【課題】 逆方向電圧が印加された場合の素子破壊の発生を低減することができるＳｉＣ半導体素子を提供する。
【解決手段】 高濃度のｎ型ＳｉＣからなる高濃度層１０１の一方の表面上には、低濃度のｎ型ＳｉＣからなる低濃度層１０２が形成されている。低濃度層１０２内には、高濃度層１０１と接するように、ｎ型ＳｉＣからなる埋め込み層１０３が形成されている。低濃度層１０２の表面領域には、ｐ型ＳｉＣからなるガードリング領域１０４が形成されている。低濃度層１０２およびガードリング領域１０４上にはショットキー電極１２０が形成されている。高濃度層１０１の他方の表面上にはオーミック電極１２１が形成されている。 （もっと読む）

【課題】 半導体層表面の凝集Ｉｎ粒子に起因する電気的特性の低下を防止することが可能な化合物半導体デバイスの製造方法を提供する。
【解決手段】 表面に凝集Ｉｎ粒子１０３が点在するＩｎＧａＡｓエピタキシャル層上にプラズマＳｉＯ₂膜１０２を形成し、所定の領域のプラズマＳｉＯ₂膜１０２を除去し、除去により露出したＩｎＧａＡｓエピタキシャル層１０１に酸素プラズマによるアッシングを施して表面の凝集Ｉｎ粒子１０３を強制的に酸化させ、アッシングが施されたＩｎＧａＡｓエピタキシャル層１０１に例えば１分間以上の期間ＨＣＬ溶液によるウェットエッチングを施して表面の酸化した凝集Ｉｎ粒子１０３を除去し、下部電極となるＴｉ／Ｐｔ／Ａｕ層１０５を形成する。 （もっと読む）

【課題】 良好なショットキー特性を有する電極を備えた半導体素子を提供する。また、良好なショットキー特性を有するゲート電極を備えた電界効果トランジスタを提供する。
【解決手段】 ｎ型ＧａＮ層３の上に形成されたショットキー電極６は、ＷＮ_ｘ層４を有し、ｎ型ＧａＮ層３とＷＮ_ｘ層４とが接触する面において、ｎ型ＧａＮ層３の結晶面は六方晶の（０００１）面であり、ＷＮｘ層４の結晶面は（１１１）面に配向している。ＷＮ_ｘ層４は、Ｚｒ、Ｈａ、Ｎｂ、Ｔａ、ＭｏおよびＷよりなる群から選ばれる少なくとも１種の元素と、窒素および炭素の少なくとも一方の元素とからなる塩化ナトリウム型構造の電極層であればよい。また、電極層の格子定数は、ｎ型ＧａＮ層３におけるａ軸格子定数を２^{（１／２）}倍した値の０．９５倍〜１．０５倍であることが好ましい。 （もっと読む）

【課題】 逆方向電圧が印加された場合の素子破壊の発生を低減することができるＳｉＣ半導体素子を提供する。
【解決手段】 高濃度層１１は、高濃度のｎ型ＳｉＣからなる層であり、ＳｉＣ基板を構成している。高濃度層１１の表面には、低濃度のｎ型ＳｉＣからなる低濃度層１２が形成され、低濃度層１２の表面には、ｐ型ＳｉＣからなるガードリング領域１３が形成されている。低濃度層１２およびガードリング領域１３の上には、低濃度層１２とショットキー接合を形成しているバリアメタル膜１４、パッド電極１５、および絶縁膜１６が形成されている。高濃度層１１の他方の面には、高濃度層１１とオーミック接合を形成しているオーミックメタル膜１７および裏面電極１８が形成されている。低濃度層１２において、ガードリング領域１３の近傍には、低濃度層１２の表面に露出するように結晶欠陥領域１９ａが形成されている。 （もっと読む）

【課題】 本願発明は、コレクタトップ型ＨＢＴにおいて、外部ベース直下のエミッタ層の狭窄化とベース・エミッタ接合容量の低減化を微量なサイドエッチ量で実現し、エミッタトップ型ＨＢＴにおいては、ベース・コレクタ接合容量の低減化を実現することの出来るＨＢＴを提供することにある。
【解決手段】 コレクタトップ型ＨＢＴの場合、コレクタ側壁周辺の窓構造を利用して外部ベース層直下エミッタ層あるいはエミッタコンタクト層のエッチングを行い、エミッタトップ型のＨＢＴの場合、エミッタ側壁周辺の窓構造を利用して外部ベース直下コレクタ層あるいはコレクタコンタクト層のエッチングを行なう。両ＨＢＴ共に、外部ベース層は柱構造で支持され機械的強度が確保されている。 （もっと読む）

【課題】 熱的安定性と信頼性を両立し、さらに静電破壊耐量を向上したＨＢＴを備えた半導体装置を提供する。
【解決手段】 化合物半導体からなる基板の主面上に、順に形成されたサブコレクタ層、コレクタ層、ベース層４およびエミッタ層５、ならびにコレクタ層４と電気的に接続されたコレクタ電極、ベース層４と電気的に接続されたベース電極、エミッタ層５上に形成され、エミッタ層５と電気的に接続されたエミッタメサ層６Ｍ、およびエミッタメサ層６Ｍと電気的に接続されたエミッタ電極１３を備えたＨＢＴであって、このエミッタメサ層６Ｍが、ｎ型ＧａＡｓ層からなる半導体層６と、半導体層６上のｎ^＋型ＧａＡｓ層からなる高濃度半導体層６Ｂと、高濃度半導体層６Ｂ上のｎ型ＩｎＧａＡｓ層からなるバラスト抵抗層７とを有する。 （もっと読む）

【課題】 半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】 複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。 （もっと読む）

本発明のバリスティック半導体素子は、ｎ型のエミッタ層（１０２）と、ｎ型のＩｎＧａＮで構成されたベース層（３０５）と、ｎ型のコレクタ層（３０７）と、前記エミッタ層（１０２）及び前記ベース層（３０５）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するエミッタ障壁層（１０３）、前記ベース層（３０５）及び前記コレクタ層（３０７）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するコレクタ障壁層（３０６）とを備え、１０ＧＨｚ以上で動作する。
（もっと読む）

【課題】 従来のＨＢＴの製造時に、外因性ベース上へのコンタクトホール形成の際の突き抜けを防ぎ、コンタクトホール形成の歩留まりを向上することを目的とする。
【解決手段】 エピタキシャル成長ベース層を有するバイポーラトランジスタであって、外因性ベース層を、化学的に極めて安定なシリコンカーバイド層を含む積層構造とすることにより、ドライエッチングによるコンタクトホール形成時にシリサイドの不完全な部分があったとしても、シリコンカーバイド層によってエッチングの突き抜けを防ぐことができるために、コンタクトホール形成の歩留まりを向上することが可能となる。 （もっと読む）

【課題】 バイポーラトランジスタを必要とするプロセスに容易に適合することができる半導体装置の製造方法を用いながら、電極となる半導体膜自体に発生する寄生抵抗の影響を低減し、かつ半導体基板とコンタクト部を形成しない、つまり寄生容量を抑えた半導体装置を提供することを目的とする。
【解決手段】 下部引き出し電極としての半導体膜を開口し、開口窓の底部と側壁に容量膜を形成し、容量膜とシリサイド層１２６からなるコンタクト部を近接させる構造とすることで、下部引き出し電極になる半導体膜自体の寄生抵抗の影響を低減することができ、かつ、半導体基板とコンタクト部を形成しないので、半導体基板に対する寄生容量を抑えた容量素子を得ることができる。 （もっと読む）

【課題】金属シリサイド層を設けることなくベース抵抗の低減を可能としたバイポーラトランジスタ、及びこのバイポーラトランジスタを有する半導体装置、及びこの半導体装置の製造方法を提供する。
【解決手段】ベース領域の上面にエミッタ領域を設け、絶縁膜で被覆したバイポーラトランジスタ、及びこのバイポーラトランジスタを有する半導体装置、及びこの半導体装置の製造方法において、絶縁膜には、エミッタ領域を囲繞してベース領域に接続した筒状のベース取出電極を設けるようにする。ベース取出電極に接続するベース電極は、エミッタ電極を挟んでコレクタ電極の反対側に設ける。 （もっと読む）

【課題】 小型化および低消費電力化を図りつつ負荷変動時のＨＢＴの破壊を有効に防止することのできる高周波電力増幅用電子部品（ＲＦパワーモジュール）および移動体通信システムを提供する。
【解決手段】 高周波電力増幅回路の少なくとも最終段の増幅素子（Ｑ１）がＨＢＴ（ヘテロ接合バイポーラ・トランジスタ）で構成されている高周波電力増幅用電子部品おいて、上記ＨＢＴとしてそのコレクタ電流−コレクタ電圧特性の非破壊領域と破壊領域との境界が逆Ｓ字カーブを有し、該逆Ｓ字カーブの極小値が当該高周波電力増幅用電子部品（ＲＦパワーモジュール１００）に接続される電源（２００）の実使用時に想定される電圧の最大値の４倍以上の領域に存在するＨＢＴを用いるようにした。 （もっと読む）

【課題】バイポーラトランジスタにおいてベース抵抗の増大を伴うことなく寄生容量を低減し、もって高周波特性を改善する。
【解決手段】n型GaN層２上にSiO₂マスク３がストライプ状に開口部を有する形で形成され、前記n型GaN層２上に選択的にn型AlGaNエミッタ層４が形成され、前記n型AlGaNエミッタ層４上にp型GaNベース層５が形成され、同時に横方向成長により前記SiO₂マスク３上にもp型GaNベース層５が形成されている。このような構成とすることにより、ベース・コレクタ接合容量C_BCおよびベース・エミッタ接合容量C_BEが大幅に低減され、バイポーラトランジスタの高周波特性を向上させることが可能となる。 （もっと読む）

【課題】 積層方向における電極位置の高低差を緩和或いは解消し、かつ、製造工程の増加や生産性の低下を抑え、また、電気的特性の悪化を招くことのない構造を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ構成材料層２、コレクタ構成材料層３、ベース構成材料層４、エミッタ構成材料層５、そしてエミッタキャップ構成材料層６を形成する。次に、イオン注入法によって、ｎ⁺型の導電領域２１を形成する。この後、エミッタキャップ構成材料層６、エミッタ構成材料層５、ベース構成材料層４およびコレクタ構成材料層３をメサ構造にパターニングして活性層を形成し、エミッタキャップ層１６に接してエミッタ電極９を設け、ベース層１４に接してベース電極８を設け、活性層以外に残存させた構成材料層のエミッタキャップ構成材料層６の上にコレクタ電極７を設ける。 （もっと読む）

本発明は、加工ダメージのあるｐ型窒化物半導体上にＩｎを含むｐ型窒化物半導体を再成長することにより、加工ダメージが修復され、オーミック特性が大幅に改善されたｐ型窒化物半導体構造を提供すること、また、電流利得および立ち上がり電圧を大幅に改善することができるｐ型窒化物半導体バイポーラトランジスタを提供することである。エッチングによる加工を施したｐ型窒化物半導体（２）上に、Ｉｎを含むｐ型窒化物半導体層（８）を設ける。また、ベース層がｐ型窒化物半導体であるバイポーラトランジスタにおいて、エミッタ層（１）をエッチングすることにより露出されたｐ型ＩｎＧａＮベース層（２）の表面に、再成長させたＩｎを含むｐ型ＩｎＧａＮベース層（８）を設ける。
（もっと読む）

【課題】 ベースコンタクトを安定して形成し、高周波特性等の特性の向上を図ることができる、ヘテロ接合型バイポーラ半導体装置及びその製造方法を提供すること。
【解決手段】 コレクタ層３、ベース層４及びエミッタ層５をこの順に積層してなるヘテロ接合型バイポーラ半導体装置２０ａにおいて、ベース層４を外部と接続するためのベースオーミックコンタクト部１３が拡散係数の小さい炭素等のイオン注入によって形成され、このイオン注入領域がベース層４の設定された途中深さまで高濃度に形成され、ＲＴＡ処理で低抵抗化されている、ヘテロ接合型バイポーラ半導体装置（ＨＢＴ）２０ａ。 （もっと読む）

【課題】 本発明は、上述の点に鑑み、断面Ｔ字型エミッタ電極の微細化を可能にし、且つ高精度の製造を可能にしたヘテロ接合バイポーラトランジスタ及びその製造方法を提供するものである。
【解決手段】 本発明のヘテロ接合バイポーラトランジスタ１は、コレクタ層２、ベース層３、エミッタ層４及びエミッタキャップ層５を積層し、エミッタキャップ層５のメサ７端部にほぼ一致する断面Ｔ字型のエミッタ電極１２ｂを有することを特徴とする。 （もっと読む）

【課題】 少ない工数で耐圧を任意に調整できるダイオード、特に保護ダイオードを提供する。また、この保護ダイオードとバイポーラトランジスタを備えた半導体装置を提供する。
【解決手段】 ダイオードは、接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物が追加して導入されて成る。
このダイオードをバイポーラトランジスタの保護ダイオードに用いて半導体装置を構成する。 （もっと読む）

【課題】 能動素子、受動素子、配線、及び電極からなる半導体装置において、機械的強度の確保、小型化、及び熱的安定性を満たすことの出来る半導体装置を提供することにある。
【解決手段】 半導体装置において、能動素子直下の開口の位置に開口を充填するための導体層を有し、開口のない位置にも導体層を形成する。 （もっと読む）

約１０^４／ｃｍ^２未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが１０^１９ｃｍ^−３未満の窒化ガリウムからなる単結晶基板上に配設された１以上のエピタキシャル半導体層を含むデバイス。かかる電子デバイスは、発光ダイオード（ＬＥＤ）及びレーザーダイオード（ＬＤ）用途のような照明用途、並びにＧａＮを基材とするトランジスター、整流器、サイリスター及びカスコードスイッチなどのデバイスの形態を有し得る。また、約１０^４／ｃｍ^２未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが１０^１９ｃｍ^−３未満の窒化ガリウムからなる単結晶基板を形成し、該基板上に１以上の半導体層をホモエピタキシャルに形成する方法及び電子デバイスも提供される。
（もっと読む）