【課題】パワー・トランジスタに流れる電流ルートを明確にすると共に、パワー・トランジスタに流れる電流の最適化を図ることにより、パワー・トランジスタへのダメージ又はストレスを低減し、信頼性に優れた半導体集積回路を提供する。
【解決手段】半導体集積回路は、パワー・トランジスタ(100A)と、パワー・トランジスタ(100A)の直上に形成され、複数の第１のバス(140〜142)と、複数の第２のバス(150〜152)と、複数の第１のバス(140〜142)及び複数の第２のバス(150〜152)の各々に１つずつ設けられたコンタクト・パッド(304)とを備える。複数の第１のバス(140〜142)と複数の第２のバス(150〜152)は、外部の接続部材(307)に近い側に位置するものから遠くに位置するものへと順に面積が小さくなるように形成されている。 （もっと読む）

【課題】半導体基板１０１の裏面から半導体基板１０１の表面にある金属配線１０８ｂまで至るよう形成されたビアホール１１６を有する半導体基板１０１と半導体基板１０１の表面にありビアホール１１６によって半導体基板１０１の表面に開口部を有する位置にある金属配線１０８ｂとの密着性を向上させた半導体装置１００の構造およびその製造方法を提供する。
【解決手段】半導体基板上に形成された金属層と、前記金属層の下に前記半導体基板と前記金属層が合金化反応して形成された合金化反応層と、前記半導体基板の裏面側から前記金属層または前記合金化反応層に至るよう形成されたビアホールとを備えることを特徴とする。 （もっと読む）

【課題】エミッタ層にまでシリサイド化反応が進入するのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置（バイポーラトランジスタ１００）は、拡散層７と、拡散層７の表面上に形成され、金属と半導体との金属半導体化合物からなるコバルトシリサイド膜９ａと、拡散層７とコバルトシリサイド膜９ａとの間に形成され、コバルトシリサイド膜９ａから拡散される金属の透過を抑制する反応抑制層８とを備える。 （もっと読む）

【課題】 微少な電極とコンタクト層との間のコンタクト抵抗を低くできる化合物半導体素子およびそのような半導体素子を工程数を増やすことなく製造する方法を提供する。
【解決手段】 ＧａＡｓ基板１上に、所定の半導体層２，３，４，５を形成した後、ＩｎＧａＡｓから構成されるオーミックコンタクト層６を、その表面が凹凸となるように、ＭＯＣＶＤ法またはＭＢＥ法によって形成する。そして、オーミックコンタクト層６の凹凸表面上に、横幅が１０μｍ以下である金属電極９を形成する。オーミックコンタクト層６と金属電極９の界面における凹凸状の構造は、高低差が０．１μｍから０．５μｍの範囲内にあり、かつ、隣り合う山と山との間隔が０．１μｍから０．５μｍの範囲内にある。 （もっと読む）

【課題】ヘテロバリア効果による高電流動作時でのトランジスタ特性の劣化を抑制した、高性能なＳｉＧｅ−ＨＢＴを提供することにある。
【解決手段】ベース領域４は、エミッタ領域９からコレクタ領域３に向かい、Ｇｅ組成比が連続的に減少する第１の領域４ａと第２の領域４ｂを有し、第１の領域４ａにおけるＧｅ組成比の減少率が、第２の領域４ｂにおけるＧｅ組成比の減少率よりも小さくなっている。また、エミッタ領域９に接するベース領域５は、エミッタ領域９からコレクタ領域３に向かいＧｅ組成比が増加している。 （もっと読む）

【課題】ガラス基板上にＭＯＳトランジスタと、バイポーラトランジスタを同時に集積できる素子構造および製法を提供する。
【解決手段】絶縁基板（１０１）上に形成された半導体薄膜（１０５）に形成されたエミッタ（１０２）、ベース（１０３）、およびコレクタ（１０４）を有するラテラルバイポーラトランジスタ（１００）において、半導体薄膜（１０５）が所定の方向に結晶化された半導体薄膜であるラテラルバイポーラトランジスタ。また、絶縁基板上に形成された半導体薄膜に形成されたＭＯＳ−バイポーラハイブリッドトランジスタ（２００）において、半導体薄膜（２０５）は所定の方向に結晶化された半導体薄膜であるＭＯＳ−バイポーラハイブリッドトランジスタ。 （もっと読む）

【課題】トレンチ構造のトランジスタの形状及び電極構造に関して自由に設計を行なうことができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０の表面には複数の凹部１０ａ，１０ａ，…が設けられ、各凹部１０ａには、表面からエミッタ領域ＲＥとベース領域ＲＢとがこの順序で配置されている。その他の領域がコレクタ領域ＲＣとなってトランジスタを構成する。基板全面に電極としての導電体を設ける場合、凹部１０ａによる段差のため、ベース領域ＲＢ上のベース電極１２Ｂとエミッタ領域ＲＥ上のエミッタ電極１２Ｅとは分離された状態で形成される。そして、エミッタ電極１２Ｅ及びベース電極１２Ｂを被覆する層間絶縁膜１３を形成し、層間絶縁膜１３を介してエミッタ電極１２Ｅ及びベース電極１２Ｂとそれぞれコンタクトを取るためのボンディングパッド１４Ｅ及び１４Ｂをデバイスの上層に形成する。 （もっと読む）

【課題】ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置の製造方法を提供する。
【解決手段】Ｐ型Ｓｉ基板１上の高速用ＨＢＴの形成領域Ａに高濃度のリンイオンを注入した後、Ｓｉ基板１上にシリコン酸化膜３を形成する。その後Ｎ型Ｓｉ層をエピタキシャル成長させると、高速用ＨＢＴの形成領域Ａではまずシリコン酸化膜３の蒸発が起こり除去されてからＮ型Ｓｉ層が成長する。このためラテラルＰＮＰ、ＰＮ接合型バラクタ、高耐圧用ＨＢＴトランジスタ等の素子よりも薄いＮ型Ｓｉ層が得られるため用途の異なる各素子の性能を両立させることができる。 （もっと読む）

【課題】工程数を増やすことなく、バイポーラ領域内でのサイドウォールの残存やサブトレンチの形成を防止できるようにした半導体装置の製造方法を提供する。
【解決手段】ＳｉＧｅ−ＨＢＴ５０とＣＭＯＳとを同一基板１上に形成する半導体装置の製造方法であって、バイポーラ領域とＣＭＯＳ領域とを素子分離するＤＴＩ１３及びＬＯＣＯＳ層１５Ａを基板１に形成する工程と、ＣＭＯＳのゲート電極の材料膜であるポリシリコン膜２２を基板１上の全面に形成する工程と、このポリシリコン膜をパターニングして、ＣＭＯＳ領域の基板１上にゲート電極を形成する工程とを含み、ゲート電極を形成する工程では、バイポーラ領域上から当該領域周辺のＬＯＣＯＳ層１５Ａ上までを全て覆うようにポリシリコン膜２２を基板１上に残存させる。 （もっと読む）

【課題】歪みチャネルＭＯＳＦＥＴを有するＣＭＯＳＦＥの製造工程内で、特性の劣化をきたすことなくＰＮＰバイポーラトランジスタを形成する。
【解決手段】素子分離層１１によって分離されたベース領域１２Ｃの周辺に、歪みチャネルＭＯＳＦＥＴの歪み付与半導体領域２７の形成を阻止する阻止層を、ＣＭＯＳのゲート電極部の形成と同一工程で形成し、これによって歪み付与半導体領域２７のエピタキシャル成長と同時に形成されるエミッタ領域１２Ｅが素子分離層１１から離間してエピタキシャル成長されるようにする。このようにしてエミッタ領域１２Ｅが素子分離層１１に接して形成される場合の欠陥発生を回避して、トランジスタ特性の向上を、工程数を増加させることなく構成することができるようにする。 （もっと読む）

【課題】最小限の小さなＥＳＤ保護素子で、ＥＳＤ破壊を防止すること。
【解決手段】入出力端子Ｉ／Ｏの保護回路において３種類のＰＮＰ型バイポーラトランジスタを備える。第１ＰＮＰ型バイポーラトランジスタ１０Ａは、エミッタが入出力端子Ｉ／Ｏに接続され、ベースが高電位電源端子ＶＤＤに接続され、かつ、コレクタが低電位電源端子ＶＳＳに接続されている。第２ＰＮＰ型バイポーラトランジスタ１０Ｂは、エミッタが入出力端子Ｉ／Ｏに接続され、かつ、ベース及びコレクタが高電位電源端子ＶＤＤに接続されている。第３ＰＮＰ型バイポーラトランジスタ１０Ｃは、エミッタが低電位電源端子ＶＳＳに接続され、ベース及びコレクタが高電位電源端子ＶＤＤに接続されている。 （もっと読む）

【課題】メタルマイグレーションの信頼性を確保しつつ小型化を可能とした半導体装置を提供すること。
【解決手段】半導体層１０３と、この半導体層１０３の表面に設けられた表面絶縁膜１０８とを備える。表面絶縁膜１０８のうち一部の領域を、半導体層表面を露出させるように貫通してコンタクト穴１２０Ｅ，１２０Ｃが形成されている。第１のメタル層１０９Ｅ，１０９Ｃがコンタクト穴１２０Ｅ，１２０Ｃの底と側壁とに沿って設けられている。第１のメタル層１０９Ｅ，１０９Ｃ上に第２のメタル層１１１Ｅ，１１１Ｃが積層されている。 （もっと読む）

【課題】スイッチ用トランジスタとパワーアンプ用トランジスタとを１チップに集積し、それぞれがそれぞれに要求される特性を有する構成とすることができるようにする。
【解決手段】接合ゲート電界効果トランジスタ構成によるスイッチ用トラック２と、メタモルフィックヘテロ接合型バイポーラトランジスタ構成によるパワーアンプ用トランジスタ３とすることによってこれらトランジスタを同一基板１上に形成して低オン抵抗、高耐圧、低損失スイッチと高速動作、高電流利得を持つパワーアンプとの集積化モジュールとして実現できるようにする。 （もっと読む）

【課題】ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置及びその製造方法を提供する。
【解決手段】Ｐ型Ｓｉ基板１上の高速用ＨＢＴ形成領域に高濃度のリンイオンを注入し、カーボンを注入した後、Ｓｉ基板１上に低濃度のＮ型Ｓｉ層３を形成する。Ｎ型Ｓｉ層３は約１０００〜１２００℃でエピタキシャル成長させるため、埋め込み型不純物層２中の不純物がＮ型Ｓｉ層３側にせり上がってくるが、埋め込み型不純物層２下部にカーボンが導入されている高速用ＨＢＴ形成領域は埋め込み不純物層２からの不純物拡散が促進され、リンのせり上がり量を大きくできる。 （もっと読む）

【課題】庇部を有する電極の庇部下の空洞を絶縁膜で埋め込むことで、層間絶縁膜や配線の段切れ、配線の短絡等を防止することを可能とする。
【解決手段】基板１０に形成された導電層（エミッタキャップ層１５）に接続されるもので庇部２０ａ有するコンタクト電極（エミッタ電極）２０と、エミッタ電極２０の庇部２０ａ下の空洞２８部分に埋め込まれた絶縁膜３１と、エミッタ電極２０および絶縁膜３１側部を被覆する層間絶縁膜２１と、層間絶縁膜２１に形成された接続孔２４を通じてエミッタ電極２０に接続されるとともに、層間絶縁膜２１上をエミッタ電極２０上より電極周辺部に配設されている配線２７とを備えたことを特徴とする。 （もっと読む）

【課題】ＨＢＴの動作の信頼性向上と動作の高速性向上とを同時に実現する。
【解決手段】 半絶縁性基板１１上にコレクタコンタクト層１２、コレクタ層１３、ベース層１４、エミッタ層１５，１６、エミッタコンタクト層１７、エミッタ電極１８，１９が形成され、ベース層上、コレクタコンタクト層上にベース電極２１、コレクタ電極２５を取付けたＨＢＴにおいて、エミッタ層を、ベース層側の第１のエミッタ層１５とエミッタコンタクト層側の第２のエミッタ層１６とで形成し、第１のエミッタ層の延設部２３に空乏化されたリッジを形成する。さらに、第２のエミッタ層、エミッタコンタクト層及びエミッタ電極は、エミッタ電極に対するアンダーカット３１を有したエミッタメサ２２を形成し、ベース電極をエミッタメサに対してセルフアライン形成する。 （もっと読む）

【課題】バイポーラトランジスタにおける高利得化および低雑音化を同時に実現できる技術を提供する。
【解決手段】ベースパッド３１およびコレクタパッド３２の下部にエミッタ（基準（接地）電位）と電気的に接続された配線２４が設けられた基板シールド構造とすることにより、ベースパッド３１およびコレクタパッド３２と配線２４との間では容量が設けられた構造として電力消費をなくし、基板１からの熱雑音は、配線２４を介して基準（接地）電位へと逃がし、ベースパッド３１およびコレクタパッド３２へは届かないようにする。 （もっと読む）

【課題】エミッタ電極−コレクタ電極間において、低電圧で大電流変調を可能とするトランジスタ素子を提供する。また、そうしたトランジスタ素子の製造方法、また、そのトランジスタ素子有する発光素子及びディスプレイを提供する。
【解決手段】エミッタ電極３とコレクタ電極２との間に、半導体層５（５Ａ，５Ｂ）とシート状のベース電極４が設けられているトランジスタ素子により、上記課題を解決する。半導体層５は、エミッタ電極３とベース電極４との間及びコレクタ電極２とベース電極４との間に設けられて、それぞれ第２半導体層５Ｂ及び第１半導体層５Ａを構成し、さらに、ベース電極の厚さが８０ｎｍ以下であることが好ましい。また、少なくともエミッタ電極とベース電極との間又はコレクタ電極とベース電極との間には、暗電流抑制層が設けられていてもよい。 （もっと読む）

【課題】高出力化に付随して要求される高耐破壊化を満たすヘテロ接合バイポーラトランジスタを提供する。
【解決手段】ＧａＡｓからなるｎ型のサブコレクタ層１１０と、サブコレクタ層１１０上に形成され、サブコレクタ層１１０よりアバランシェ係数の小さい半導体材料からなるｎ型の第１のコレクタ層１２１と、第１のコレクタ層１２１上に形成され、サブコレクタ層１１０より低い不純物濃度のｎ型又はｉ型のＧａＡｓからなる第２のコレクタ層２０３と、第２のコレクタ層２０３上に形成され、ＧａＡｓからなるｐ型のベース層２０４と、ベース層２０４上に形成され、ベース層２０４よりバンドギャップの大きな半導体材料からなるｎ型のエミッタ層２０５とを備えるヘテロ接合バイポーラトランジスタ。 （もっと読む）

【課題】 ＨＢＴでは、ベース電流を増加させて電流密度の向上を図ると、二次降伏を起し、破壊に至りやすくなる。
【解決手段】 単位ＨＢＴと単位ＦＥＴを分離領域を介して隣接して配置し、単位ＨＢＴのベース電極に単位ＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。これにより、単位素子に電流が集中した場合であっても二次降伏による破壊が発生しない能動素子を実現できる。また単位ＦＥＴでは耐圧を確保するため埋め込みゲート電極構造を採用するが、埋め込み部をＩｎＧａＰ層に拡散させない構造とすることによりＰｔの異常拡散を防止できる。更に、単位ＨＢＴのエミッタメサ、ベースメサ形成、レッジ形成および単位ＦＥＴのゲートリセスエッチングに選択エッチングを採用でき、再現性が良好となる。 （もっと読む）