【課題】基板上に位置するＢｉＦＥＴにおいて、ＨＢＴ性能の低下を引起すことなくＦＥＴの製造可能性増大を達成させる。
【解決手段】基板上に位置するＢｉＦＥＴ１００は、基板の上に位置するエミッタ層部分１２２を含み、エミッタ層部分は第１のタイプの半導体を含む。ＨＢＴはエッチストップ層の第１の部分１２６をさらに含み、エッチストップ層の第１の部分はＩｎＧａＰを含む。ＢｉＦＥＴは基板の上に位置するＦＥＴ１０６をさらに含み、ＦＥＴはソース領域およびドレイン領域を含み、エッチストップ層の第２の部分１４６はソース領域およびドレイン領域の下に位置し、エッチストップ層の第２の部分はＩｎＧａＰを含む。ＦＥＴはエッチストップ層の第２の部分の下に直接接して位置する第２のタイプの半導体層をさらに含む。エッチストップ層はＦＥＴの線形性を増大させ、ＨＢＴの電子の流れを低下させない。 （もっと読む）

【課題】形成する素子に要求される素子間耐圧や素子内部耐圧に応じたディープトレンチ膜を有する半導体装置を提供する。
【解決手段】Ｐ型のシリコン基板１１上に、Ｎ＋型埋め込み層１２と、Ｎ型半導体層１３と、が積層された基板１０と、基板１０にＮ＋型埋め込み層１２の形成位置よりも深く形成され、基板１０内の素子形成領域内を区画するディープトレンチ２０と、ディープトレンチ２０の内壁に沿って形成される側壁酸化膜２３，２４と、ディープトレンチ２０内を埋めるＴＥＯＳ膜を含むディープトレンチ膜２６と、ディープトレンチ膜２６で区画される素子形成領域に形成されるＬＤＭＯＳと、を備え、ディープトレンチ２０は、Ｎ＋型埋め込み層１２の上面よりも浅い位置の境界深さまでの第１のディープトレンチ２１と、境界深さから底部までの第１のディープトレンチ２１よりも小さい開口径を有する第２のディープトレンチ２２によって構成される。 （もっと読む）

【課題】エミッタ電子輸送特性やエミッタ注入効率を劣化させることなく、レッジ部を薄層化することが容易で、微細化に適したヘテロ接合バイポーラトランジスタを提供すること。
【解決手段】エミッタ層は、第１の半導体層１１と、第２の半導体層１２と、第３の半導体層１３との積層構造からなり、第３の半導体層１３は、第２の半導体層１２に対してウェット・エッチングにより選択的に除去でき、第２の半導体層１２は、第１の半導体層１１に対してウェット・エッチングにより選択的に除去でき、第１の半導体層１１と第３の半導体層１３のバンドギャップはベース層４のバンドギャップよりも大きく、第２の半導体層１２は不純物添加によって縮退しており、第３の半導体層１３は不純物添加によって中性領域を形成しているヘテロ接合バイポーラトランジスタを構成する。 （もっと読む）

【課題】アスペクト比の高いサブミクロンサイズのエミッタ電極パタンを線幅制御性良く形成することを可能とするヘテロ接合バイポーラトランジスタの製造方法を提供すること。
【解決手段】エミッタコンタクト層６上にＴｉ層（図示せず）、エッチングストッパー用のＷ層７、Ａｕ層８、エッチングマスク用Ｗ層９、フォトレジストパタン１０を形成し、フォトレジストパタン１０をマスクとしてエッチングマスク用Ｗ層９を選択的に除去することによってＷパタン９とし、Ｗパタン９をマスクとして、Ａｕ層８を、酸素ガスを含有する混合ガスを用いる反応性イオンエッチング法により選択的に除去し、Ｗパタン９をマスクとして、エッチングストッパー用のＷ層７、Ｔｉ層を選択的に除去することを特徴とするヘテロ接合バイポーラトランジスタの製造方法を構成する。 （もっと読む）

半導体発光素子は、エミッタとコレクタ領域の間のベース領域を有するヘテロ結合バイポーラ発光トランジスタと、エミッタ、ベース、およびコレクタ領域それぞれで、結合電気信号ためのエミッタ、ベース、およびコレクタ電極と、前記ベース領域の中に量子サイズ領域とを備え、前記ベース領域は、前記量子サイズ領域のエミッタ側上に第１のベースサブ領域と、前記量子サイズ領域のコレクタ側上に第２のベースサブ領域を備え、前記第１と第２のベースサブ領域は非対称バンド構造を有する。２端子半導体構造から光放射を生み出すための方法は、第１の伝導型のエミッタ領域と、第１の伝導型の領域と反対に第２の伝導型のベース領域の間に第１の半導体接合、および前記ベース領域とドレイン領域との間に第２の半導体接合を含む半導体構造を提供するステップと、前記ベース領域の間に量子サイズ効果を示す領域を提供するステップと、前記エミッタ領域に結合されたエミッタ電極を提供するステップと、前記ベース領域と前記ドレイン領域に結合されたベース／ドレイン電極を提供するステップとを含み、前記半導体構造から光放射を得るため、前記エミッタおよび前記ベース／ドレイン電極に信号を印加する。 （もっと読む）

【課題】バイポーラトランジスタのベース走行時間の低減とエミッタ・ベース接合容量の低減により、遮断周波数と低電流駆動性能の向上を図ったバイポーラトランジスタを提供する。
【解決手段】半導体基板上に設けられた第１導電型の第１の半導体層５と、前記第１の半導体層の上に設けられた第１導電型の第２半導体層６と、前記第２半導体層上に設けられた第２導電型の第３の半導体層７と、該第３の半導体層上に設けられ、開口部を有する第１の絶縁膜９と、前記開口部内に設けられた第１導電型の第４の半導体層１１と、前記第４の半導体層上に設けられた第１導電型の第５の半導体層１３とで構成され、第４の半導体層が第１の絶縁膜の側壁に接しないように形成し、少なくとも前記第４の半導体層と第１の絶縁膜で囲まれた空洞１２を有して成ることを特徴とする。 （もっと読む）

（例えばシリコン）バイポーラデバイス（４０、１００、１００’）の高周波性能は、外部ベースコンタクト（４６）とコレクタ（４４、４４’、４４”）との間の容量結合（Ｃｂｃ）の低減により向上される。外部ベースコンタクト（４６）をコレクタ（４４、４４’、４４”）の外周部（４４１）から隔てるように、製造中に誘電体突出部（４５３、４５３’）が作製される。誘電体突出部（４５３、４５３’）は、外部ベースコンタクト（４６）を真性ベース（４７２）に結合するトランジション領域（４６１）の下に位置する。デバイス製造中に、多層誘電体スタック（４５）が真性ベース（４７２）に隣接して形成され、真性ベース（４７２）から外部ベースコンタクト（４６）へのトランジション領域（４６１）を形成可能なアンダーカット領域（４５７、４５７’）の同時作製が可能にされる。キャビティ（４５７、４５７’）内に形成されたトランジション領域（４６１）が、それをコレクタ（４４、４４’、４４”）の外周部（４４１）から隔てる誘電体突出部（４５３、４５３’）の上に位置することで、ベース−コレクタ接合容量（Ｃｂｃ）が低減される。デバイスのｆ_ＭＡＸが有意に上昇される。
（もっと読む）

【課題】犠牲層を介してＩｎＰ系のデバイスを形成したときに、犠牲層としてＡｌＡｓ単層を用いたときのデバイス特性よりも良好なデバイス特性を得ることができ、かつ、犠牲層をエッチングする際に、デバイス層もエッチングされてしまう虞のない半導体デバイスの製造方法を提供する。
【解決手段】保護膜３５の平坦面３５Ａに支持基板１０を接合もしくは接着したのち、ＩｎＰと疑似格子整合するＩｎＡｌＡｓからなる犠牲層４２を、フッ酸を用いて選択的に除去することにより、ＩｎＰ基板４１を、ＩｎＰ系のデバイス層２１を含む支持基板１０から剥離する。 （もっと読む）

【課題】 エッチング量を工程内で測定し、フィードバックをかけることにより、エッチング量のばらつきを無くすことを実現する。
【解決手段】 半導体層が選択エッチングされることにより半導体素子が形成される半導体素子領域と、前記半導体層と同じ材質からなり、前記半導体素子が選択エッチングされた量を検査するモニタ用半導体素子が設けられたモニタ領域とを有することを特徴とする。 （もっと読む）

【課題】 偶発的に生成される層を異方性エッチングすることにより、エッチングを行う時間によるエッチングのばらつきを改善し、かつ任意の層を異方性エッチングで一定量エッチングすることにより、回り込みエッチングの制御性の向上を図ることを実現する。
【解決手段】 第１の層の表面に第２の層を積層したものに、前記第１の層を横方向にエッチングする半導体素子の製造方法において、前記第２の層側から前記第１の層側に向かって縦方向に異方性エッチングを行うステップと前記第１の層を横方向に等方性エッチングを行うステップとを有することを特徴とする。 （もっと読む）

【課題】トレードオフの関係にあるＨＢＴの特性上のメリットとＨＦＥＴの特性上のメリットとを両立することが可能な半導体装置及びその製造方法を提供する。
【解決手段】Ｂｉ−ＨＦＥＴであって、ＨＢＴは、順次積層されたサブコレクタ層１０７、ＧａＡｓコレクタ層１０８、ＧａＡｓベース層１０９及びＩｎＧａＰエミッタ層１１０を有し、サブコレクタ層１０７は、ＧａＡｓ外部サブコレクタ領域１０７ａと、ＧａＡｓ外部サブコレクタ領域１０７ａ上に位置するＧａＡｓ内部サブコレクタ領域１０７ｂとを有し、ＧａＡｓ外部サブコレクタ領域１０７ａ上には、メサ状のコレクタ部８３０と、コレクタ電極２０３とが離間して形成され、ＨＦＥＴは、ＧａＡｓ外部サブコレクタ領域１０７ａの一部により構成されたＧａＡｓキャップ層１０５と、ＧａＡｓキャップ層１０５上に形成されたソース電極３０４及びドレイン電極３０５とを有する。 （もっと読む）

【課題】二酸化ケイ素や窒化ケイ素など非常に薄い低応力誘電体材料と半導体層とで形成された可とう性の膜で集積回路（２４、２６、２８、．．．３０）を製造する汎用手法を提供する。
【解決手段】膜（３６）の半導体層中に半導体デバイス（２４、２６、２８．．．３０）を形成する。最初に、標準厚さの基板（１８）から半導体膜層（３６）を形成し、次いで、基板の薄い表面層をエッチングまたは研磨する。他のバージョンでは、ボンディングされた従来の集積回路ダイ用の支持および電気的相互接続として可とう性膜を使用し、膜中の複数の層に相互接続部を形成する。１つのそのような膜に複数のダイを接続することができ、膜は次いでマルチチップ・モジュールとしてパッケージされる。 （もっと読む）

【課題】ベース・エミッタをエピタキシャル成長により形成するバイポーラトランジスタにおいて、真性ベースを薄くして遮断周波数を向上すると同時に、厚い外部ベースを形成することでベース抵抗を低減する。
【解決手段】具体例を述べれば、ベース層をエピタキシャル成長した後に、低温アニールを行うことで、開口部周辺部分のシリコン・ゲルマニウム層に凸部ができるように変形させ、真性ベースのキャリア走行時間を増大させずにベース抵抗を低減する。 （もっと読む）

【課題】電流リーク及び寄生抵抗が抑制され、安定した電流利得を実現する半導体装置を提供する。
【解決手段】ｎ型コレクタ層１０２上に、第一の半導体層１１０を成長させつつ、ｐ型多結晶シリコン膜１０６、シリコン窒化膜１０８を含む積層膜からなる庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第一の多結晶半導体層１２０を成長させ、その後第一の多結晶半導体層１２０を選択的に除去する。さらに第二の半導体層１１２、１１４、第三の半導体層１１６を成長させつつ、庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第二の多結晶半導体層１２２、１２４、第三の多結晶半導体層１２６を、シリコン窒化膜１０８に接触しないように選択的に成長させ、第三の半導体層と、第三の多結晶半導体層を接触させる。 （もっと読む）

【課題】二酸化ケイ素や窒化ケイ素など非常に薄い低応力誘電体材料と半導体層とで
形成された可とう性の膜で集積回路（２４、２６、２８、．．．３０）を製造する汎用手
法を提供する。
【解決手段】膜（３６）の半導体層中に半導体デバイス（２４、２６、２８．．．３
０）を形成する。最初に、標準厚さの基板（１８）から半導体膜層（３６）を形成し、次
いで、基板の薄い表面層をエッチングまたは研磨する。他のバージョンでは、ボンディン
グされた従来の集積回路ダイ用の支持および電気的相互接続として可とう性膜を使用し、
膜中の複数の層に相互接続部を形成する。１つのそのような膜に複数のダイを接続するこ
とができ、膜は次いでマルチチップ・モジュールとしてパッケージされる。 （もっと読む）

【課題】エミッタ電極に対するコンタクト部を容易に形成しながら、エミッタ層の幅を小さくすることが可能な半導体装置を提供する。
【解決手段】このバイポーラトランジスタ（半導体装置）１００は、シリコン層７と、シリコン層７の表面に形成された不純物領域８と、不純物領域８上に形成されたポリシリコン層からなるエミッタ電極１０ａと、不純物領域８とエミッタ電極１０ａとの間に形成され、エミッタ電極１０ａの幅Ｗ３よりも小さい幅Ｗ２を有するＳｉＧｅ層９とを備えている。 （もっと読む）

【課題】半導体基板の第２素子が形成される領域にエッチングによるダメージが発生するのを抑制しながら第１素子のゲート電極の側面を覆うサイドウォール絶縁膜を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置１００の製造方法は、シリコン基板１１の電界効果型トランジスタ２が形成される領域にゲート電極２８を形成する工程と、ゲート電極２８の表面およびシリコン基板１１のバイポーラトランジスタ１が形成される領域を覆うようにスペーサ絶縁膜４２を形成する工程と、スペーサ絶縁膜４２を表面から所定の厚み分エッチングすることにより、シリコン基板１１のバイポーラトランジスタ１が形成される領域にスペーサ絶縁膜４２を所定の厚み分残した状態でゲート電極２８の側面を覆うサイドウォール絶縁膜３０を形成する工程とを備える。 （もっと読む）

【課題】高精度のセルフアライメント構造を形成して半導体層に拡散層を形成する不純物元素のイオン注入を行うことにより、特性の向上を図る半導体装置を製造する半導体装置の製造方法を提供する。
【解決手段】各拡散層形成領域７〜９を相互に位置決めするイオン注入制御開口部１３〜１４を形成する工程を施した後に、各拡散層毎にイオン注入開口部２９，３０を形成するイオン注入マスク層形成工程と、各イオン注入開口部から不純物元素をイオン注入して各拡散層を形成する拡散層形成工程を実施する。イオン注入制御開口部が各拡散層形成工程におけるセルフアライメント構造を構成して各拡散層が形成される。 （もっと読む）

【課題】ベース引き出し用電極とベース領域との接続抵抗を低抵抗化できる技術の提供。
【解決手段】半導体基板上に、第１導電型のコレクタ領域、第１絶縁膜、第２導電型を有するベース引き出し用電極、及び第２絶縁膜をこの順で設け、第２絶縁膜及びベース引き出し用電極の一部をエッチングして、第１絶縁膜の表面を露出させ、開口部の側壁に、成長防止用絶縁膜を形成する。露出した第１絶縁膜をエッチングして、前記コレクタ領域の表面を露出させる。露出したコレクタ領域上に、ベース領域を選択エピタキシャル成長により形成する。ベース領域形成工程の後、前記成長防止用絶縁膜を除去する。その後、開口部の側壁に、第２導電型の不純物が高濃度でドープされた低抵抗化用側壁を形成する。低抵抗化用側壁を被覆するように絶縁性の分離膜を形成し、エミッタ層を、開口部の底部でベース領域と接する様に、開口部に埋めこむエミッタ層形成工程と、を具備する。 （もっと読む）

【課題】 単結晶ベースを有するヘテロ構造バイポーラ・トランジスタ及びこれに関連する方法を提供すること。
【解決手段】 ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）及び関連する方法が開示される。一実施形態において、ＨＢＴは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも１つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。１つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。 （もっと読む）