単結晶ベースを有するヘテロ接合バイポーラ・トランジスタ及び関連する方法
【課題】 単結晶ベースを有するヘテロ構造バイポーラ・トランジスタ及びこれに関連する方法を提供すること。
【解決手段】 ヘテロ構造バイポーラ・トランジスタ(HBT)及び関連する方法が開示される。一実施形態において、HBTは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも1つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。1つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。
【解決手段】 ヘテロ構造バイポーラ・トランジスタ(HBT)及び関連する方法が開示される。一実施形態において、HBTは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも1つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。1つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、集積回路(IC)チップの製造に関し、より特定的には、単結晶ベースを有するヘテロ構造バイポーラ・トランジスタ(HBT)及びこれに関連する方法に関する。
【背景技術】
【0002】
ヘテロ構造バイポーラ・トランジスタ(HBT)は、集積回路(IC)チップにおいて幅広く用いられる高性能トランジスタ構造体である。図1を参照すると、HBT10は、異なる型の半導体材料を使用し、3つの基本構成要素、すなわちベース12(真性ベース14及び外部ベース16を含む)、コレクタ(活性領域)18及びエミッタ20を含む。HBT10は、コレクタ18並びにディープ・トレンチ24及び/又は浅いトレンチ26分離領域の上へのp型シリコン・ゲルマニウム(SiGe)ベース12層の非選択的な堆積に依存している。特定的には、HBT10の真性ベース14は、ディープ・トレンチ分離領域24及び/又は浅いトレンチ分離領域26によって境界付けられる活性領域18の上に、非常に低い温度(550℃以下)でエピタキシャル成長される。結果的に、真性ベース14は単結晶シリコンであり、一方、酸化シリコン(SiO2)を含む分離領域24、26の上に堆積された部分は、多結晶又はアモルファス・シリコン材料として成長する。ドープされた及び非ドープのシリコン(Si)及びシリコン・ゲルマニウム(SiGe)の低温の非選択的堆積は、ファセット形成され、単結晶層及び多結晶層について異なる成長率を有する。従って、層12は、コレクタ18の上でより厚くなり、ディープ・トレンチ24及び/又は浅いトレンチ26の分離領域の上でより薄くなる。堆積のこの非共形性(non-conformality)に加えて、たとえ単結晶真性ベース14が実質的に二次元であっても、ゲルマニウム(Ge)の添加により、分離領域24、26の上の多結晶部分の中に、シリコン・ゲルマニウム(SiGe)のクラスタ/ハット/ピラミッドがもたらされ得る。
【発明の開示】
【発明が解決しようとする課題】
【0003】
結果的に、多結晶真性ベース14はより薄くなり(約20〜30%だけ)、さらに重要なことには、ディープ・トレンチ分離領域24及び/又は浅いトレンチ分離領域26の上にあるドーパント含有シリコン・ゲルマニウム(SiGe)が不連続になり、このことにより、上に外部ベース16を適切に形成することが妨げられる。この構造体は、外部ベース16のポリシリコンと真性ベース14のポリシリコンと間のリンク抵抗(Rb)を増大させる。さらに、この構造体は、分離領域24、26の酸化シリコンの上にあるベース12のポリシリコン・ゲルマニウムのシート抵抗を増大させる。さらに、この構造体は、コレクタ18・ベース12容量(Ccb)を増大させる。上述の構造体を形成する現在の方法では、自己整合することもできない。
【課題を解決するための手段】
【0004】
ヘテロ構造バイポーラ・トランジスタ(HBT)及び関連する方法が開示される。一実施形態において、HBTは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも1つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。1つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。
【0005】
本発明の第1の態様は、基板を準備するステップと、基板内に注入領域を形成するステップと、注入領域及び基板の上に単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成するステップと、単結晶シリコン・ゲルマニウム・ベース・プロファイル層上にダミー・エミッタを形成するステップと、単結晶シリコン・ゲルマニウム・ベース・プロファイル層の上に単結晶外部ベースをエピタキシャル成長させるステップと、注入領域を分離領域に変換するステップと、ダミー・エミッタをポリシリコン・エミッタと置き換えるステップとを含む、ヘテロ構造バイポーラ・トランジスタ(HBT)を形成する方法を提供する。
【0006】
本発明の第2の態様は、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも1つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む、ヘテロ構造バイポーラ・トランジスタ(HBT)を提供する。
【0007】
本発明の第3の態様は、基板を準備するステップと、基板内に注入領域を形成するステップと、注入領域及び基板の上に単結晶シリコン・ゲルマニウム層を形成するステップと、単結晶シリコン・ゲルマニウム層の上に他の構造体を形成するステップと、注入領域を分離領域に変換するステップとを含む方法を提供する。
【0008】
本発明の例証となる態様は、ここに説明された問題及び/又は説明されていない他の問題を解決するように意図される。
【発明を実施するための最良の形態】
【0009】
本発明のこれらの及び他の特徴は、本発明の様々な実施形態を示す添付の図面と併せた本発明の様々な態様についての以下の詳細な説明から、より容易に理解されるであろう。
【0010】
本発明の図面は尺度どおりに描かれていないことに留意されたい。図面は、本発明の典型的な態様だけを示すように意図され、よって、本発明の範囲を限定するものとして考えるべきではない。図面において、図面の間で同様の番号は同様の要素を示す。
【0011】
図を参照すると、図2〜図23は、方法の、特に、ヘテロ構造バイポーラ・トランジスタ(HTB)100、200(図11、図13、図14及び図20〜図22)を形成する方法の様々な実施形態を示す。
【0012】
図2〜図11は、方法の第1の実施形態を示す。図2は、基板102を準備することを示す。基板102は、シリコン及びシリコン・ゲルマニウムを含むことができるが、これらに限定されない。いずれの場合も、基板102は単結晶である。図2はまた、ここに説明されるように、最終的に分離領域106(図11)になる注入領域104(2つが示されている)を、基板102内に形成する1つの実施形態も示す。注入領域104は、上に単結晶シリコンを形成することができる上面110を含む。この場合、注入領域104は、基板102の単結晶シリコン(現時点ではドープされている)を含む。注入領域104は、例えば、マスク112を形成し、パターン形成/エッチングを行って内部に開口部114を形成し、次にイオン注入116を行うことによって形成することができる。注入されるドーパントは、例えば、ホウ素(B)のような、いずれかのp型シリコン・ドーパントを含むことができる。この実施形態において、注入領域104の上面110は、基板102の表面113と同一平面上にある、即ち、イオン注入116は、浅い注入を行うのに十分な電力を使用し、上面110を形成する。
【0013】
図3は、マスク112(図2)を除去し、注入領域104(図2)に陽極多孔質化118を行い、注入された多孔質シリコン領域120を形成することを示す。マスクの除去は、例えば湿式エッチングのような、いずれかの通常のレジスト剥離技術を含むことができる。陽極多孔質化118は、約20〜100mA/cm2の電流密度を用いて、フッ化水素酸浴を行うことを含むことができる。多孔質化は、暗所で又は光照射下で行うことができる。
【0014】
次いで、図4に示されるように、例えば、水素流下で800〜1100℃の範囲の高温でアニールする128ことによって、単結晶シリコン膜126内に上面110(図2)を形成する。
【0015】
図5は、注入された多孔質シリコン領域120及び基板102の上に単結晶シリコン・ゲルマニウム(SiGe)ベース・プロファイル層130を形成することを示す。このプロセスが、例えば、酸化シリコン(SiO2)、窒化シリコン(Si3N4)及び酸化シリコン(SiO2)層を含む、ハードマスク132をパターン形成することに先行してもよい。いずれの場合も、通常のプロセスと対照的に、単結晶SiGeベース・プロファイル層130は、注入された多孔質シリコン領域120の上でさえ、実質的に厚さが均一であり、実質的に連続している。さらに、単結晶SiGeベース・プロファイル層130は、最終的に分離領域106(図11)に変換される、注入された多孔質シリコン領域120の上の単結晶SiGeである。単結晶SiGeベース・プロファイル層130は、例えば、堆積、エピタキシャル成長等の、現在既知の又は後に開発されるいずれかの技術を用いて形成することができる。
【0016】
図6〜図7は、ダミー・エミッタ141を介して、単結晶SiGeベース・プロファイル層130の上に、単結晶シリコン外部ベース134(図6)及びポリシリコン・エミッタ136(図7)を形成することを示す。これらのプロセスは、現在既知の又は後に開発されるいずれかの技術を含むことができる。例えば、薄い酸化シリコン(SiO2)停止層140を堆積させ、続いてダミー・エミッタ141を堆積させ、パターン形成することができる。窒化物スペーサ144を堆積させ、エッチングした後、酸化シリコン停止層140が除去される。次いで、図6に示されるように、外部ベース134が形成される。しかしながら、通常の処理とは対照的に、単結晶外部ベース134が形成される領域は、単結晶シリコン・ゲルマニウム・ベース・プロファイル層130を含む。結果的に、例えば、単結晶SiGeベース・プロファイル層130上に単結晶シリコンをエピタキシャル成長させることによって、外部ベース134を形成することができる。図示されるように、単結晶外部ベース134は、非選択的に(図示せず)又は選択的に成長させることができる。非選択的なプロセスに続いて、研磨、即ち、化学的機械研磨(CMP)、及びリセスを行うことができる。選択的なプロセスは、図6の構造体を達成するために、更なるCMPも又はリセスも必要としない。
【0017】
図7は、更なる処理を行って、ポリシリコン・エミッタ136を形成した後の構造体を示す。これらのプロセスは、現在既知の又は後に開発される任意の技術を含むことができる。例えば、分離酸化物146を堆積させること、研磨及びエッチ・バックによって平坦化すること、及びダミー・エミッタ141(図6)を除去することなどである。内部窒化物スペーサ148が形成された後、エミッタ領域において停止酸化物層140(図6)が除去され、(例えば、n型のリンがドープされたポリシリコン等の)ポリシリコン・エミッタ136が、選択的に(図示せず)又は非選択的に堆積され、レジスト143を用いてパターン形成され、エッチングされる(例えば、反応性イオン・エッチング(RIE))。ポリシリコン・エミッタ136は、実質的にT形状である。
【0018】
図8〜図9に示されるように、サリサイド化及び他のバック・エンド・オブ・ライン(back−end−of−line)処理の前に、開口部142(図9)が、例えば、時限式RIEによって、外周を通して形成される。開口部142の深さは、該開口部142が注入された多孔質シリコン領域120に達する限り、相対的に重要ではない。一実施形態において、下にある注入された多孔質シリコン領域120に、即ち、少なくとも単結晶シリコン膜126に達するように、ポリシリコン・エミッタ136のエッチングを延長することができる。
【0019】
図9〜図14は、注入された多孔質シリコン領域120(図9)を分離領域106(図10〜図11、図13、図14)に変換する様々な実施形態を示す。各々の実施形態において、例えば反応性イオン・エッチングによって、開口部142が、注入された多孔質シリコン領域120(図9)に形成される。図9〜図11に示される第1の実施形態においては、注入された多孔質シリコン領域120を誘電体、即ち、酸化シリコン(SiO2)に変換するために、注入された多孔質シリコン領域120の低温酸化(low temperature oxidation、LTO)145(例えば、約400℃における)が行われる。図10は、酸化145(図9)後の分離領域106を示す。図11は、例えば、窒化シリコン(Si3N4)の栓160で分離領域106をキャッピングすることを含む、次の処理後のHBT100を示す。他の処理は、例えば、酸化物層146を除去するための酸化物エッチング、窒化物エッチング、及び窒化物スペーサ164の形成を含むことができる。
【0020】
図12〜図13は、注入された多孔質シリコン領域120(図9)を分離領域106(図13)に変換する第2の実施形態を示す。この場合、例えば、コラプス・エッチング(collapsing etch)を行ってボイド150を形成することによって、注入された多孔質シリコン領域120(図9)が、開口部142を介して除去され、開口部142がシールされ、ガスのような分離領域106(図13)を形成する。図13に示されるように、窒化シリコン(Si3N4)栓160を用いて、分離領域106をシールすることもできる。
【0021】
図12及び図14は、注入された多孔質シリコン領域120(図9)を分離領域106に変換する第3の実施形態を示す。この実施形態において、例えば、図12に示されるようなコラプス・エッチングを行ってボイド150を形成することによって、注入された多孔質シリコン領域120(図9)が、開口部142を介して除去される。しかしながら、この場合、ボイド150は、例えば、ボイド150内の誘電体152(例えば、酸化シリコン(SiO2))を堆積させることによって不動態化され、ボイド150の少なくとも一部分が、誘電体154(例えば、酸化シリコン(SiO2))で再充填される。図14に示されるように、栓160を用いて、分離領域106をシールすることができる。栓160は、パッシベーション誘電体152、又は窒化シリコン(Si3N4)のような他の誘電体材料から作製することができる。
【0022】
上述した図12〜図14の実施形態においては、短時間の浅い等方性バルク・シリコン(Si)エッチングによって、コレクタ138(図14)の側壁上にある多孔質材料の残りの望ましくない電気的効果(電荷トラッピング、キャリア散乱、再結合の増大等のような)を軽減させることができる。HBT100(図11、図13、図14)を完成させるために、いずれかの残りの処理(即ち、バック・エンド・オブ・ライン)が、現在既知のように又は後に開発されるように進行する。
【0023】
図15〜図23は、本方法の第2の実施形態を示す。この場合、基板202が準備され、注入領域204の上面210が基板202の表面212からある距離をおくように、イオン注入(例えば、ホウ素(B))によって、注入領域204が、分離領域206(図20〜図22)となるべき位置に形成される。表面212は、上に単結晶シリコンを形成することができる。この場合、注入領域204は、基板202の単結晶シリコン(ドープされていない)を含む。注入領域204は、例えば、マスク213を形成し、パターン形成/エッチングを行って内部に開口部214を形成し、次に、イオン注入216を行うことによって形成することができる。注入されたドーパントは、例えば、ホウ素(B)のような、いずれかのp型シリコン・ドーパントを含むことができる。
【0024】
図16は、マスク213(図15)を除去し、注入領域204(図15)に陽極多孔質化218を行って、注入された多孔質シリコン領域220を形成することを示す。マスクの除去は、例えば、湿式エッチングなどのいずれかの通常のレジスト剥離技術を含むことができる。陽極多孔質化218は、20〜100mA/cm2の電流密度を用いて、フッ化水素酸浴を行うことを含む。多孔質化は、暗所で又は照明下で行うことができる。この場合、陽極多孔質化218は、表面212(図15)を多孔質化するが、注入領域204(図15)の範囲までは多孔質化しない。
【0025】
図17は、注入された多孔質シリコン領域220及び基板202の上に、単結晶シリコン・ゲルマニウム(SiGe)ベース・プロファイル層230を形成することを示す。このプロセスは、例えば、酸化シリコン(SiO2)、窒化シリコン(Si3N4)及び酸化シリコン(SiO2)層を含む、ハードマスク232をパターン形成することに先行してもよい。いずれの場合も、通常のプロセスとは対照的に、単結晶SiGeベース・プロファイル層230は、注入された多孔質シリコン領域220の上でさえ、実質的に厚さが均一であり、実質的に連続している。さらに、単結晶SiGeベース・プロファイル層230は、最終的に分離領域206(図19〜図22)に変換される、注入された多孔質シリコン領域220の上の単結晶SiGeである。
【0026】
図18〜図20に示されるように、この段階に続いて、図6〜図14に関してここに説明されたように、処理が進行する。即ち、図18に示されるように、ダミー・エミッタ(図示せず、図6を参照されたい)を介して、単結晶SiGeベース・プロファイル層230の上に、単結晶外部ベース234及び多結晶エミッタ236が形成される。しかしながら、図6〜図14とは対照的に、埋め込まれた注入された多孔質シリコン領域220は、更なる処理のために化学的及び構造的安定性を維持しながら、多孔質化218後の高温表皮形成(図3におけるような)の必要性を排除する。さらに、ここに説明されるように、高温表皮形成を省くことは、統合プロセスのサーマルバジェットを低減させ、選択的な除去又は酸化のために多孔度を維持するのを助ける。
【0027】
図18に示されるように、実質的にT形状であるポリシリコン・エミッタ236の形成後/形成時に、例えば反応性イオン・エッチングによって、開口部242が、注入された多孔質シリコン領域220(図18)に形成される。続いて、ここに説明される実施形態のいずれかを用いて、注入された多孔質シリコン領域220を分離領域206(図19)に変換することができる。図18〜図19は、例えば、注入された多孔質シリコン領域220の低温酸化245を行い、注入された多孔質シリコン領域220を誘電体に変換することを示す。図19は、酸化245(図18)後の分離領域206を示す。図20は、例えば、窒化シリコン(Si3N4)栓260を用いて分離領域206をキャッピングすることを含む次の処理後のHBT200を示す。
【0028】
図21は、図12〜図13のプロセスを用いる、注入された多孔質シリコン領域220の変換後のHBT200を示す。この場合、注入された多孔質シリコン領域220(図18)は、例えば、コラプス・エッチングを行ってボイドを形成することによって、開口部242(図18)を介して除去され、開口部242がシールされ、ガス誘電体のような分離領域206(図21)を形成する。図21に示されるように、窒化シリコン(Si3N4)栓260を用いて、分離領域206をシールすることができる。
【0029】
図22は、図12及び図14のプロセスを用いて、注入された多孔質シリコン領域220を変換した後のHBT200を示す。この場合、例えば、ボイド内の誘電体252(例えば、酸化シリコン(SiO2))を堆積させることによって、ボイドが不動態化され、ボイドの少なくとも一部分が、誘電体254(例えば、酸化シリコン(SiO2))で再充填される。図22に示されるように、不動態化誘電体252の栓260、又は、窒化シリコン(Si3N4)などの他の誘電体材料を用いて、分離領域206をシールすることができる。
【0030】
図21〜図22の上述の実施形態において、短時間の浅い等方性バルク・シリコン(Si)エッチングによって、コレクタ238の側壁上にある多孔質材料の残りの望ましくない電気的効果(電荷トラッピング、キャリア散乱、再結合の増大等のような)を軽減させることができる。さらに、図23に示される1つの代替的な実施形態において、図21におけるような分離領域206のシール、又は、図22におけるような不動態化/再充填の前に、例えば、浅い等方性シリコン・エッチングによって、注入された多孔質シリコン領域220の上の基板202の一部分280(図21〜図22)を、単結晶シリコン・ゲルマニウム・ベース・プロファイル・ベース層230の下面282(図23)まで除去することができる。その後、処理は、図21又は図22に関して説明されたように進行する。HBT200(図20〜図22)を完成させるために、いずれかの残りの処理(即ち、バック・エンド・オブ・ライン)が、現在既知のように又は後に開発されるように行われる。
【0031】
図11、図13、図14及び図20〜図22に示されるように、上述した方法は、基板102、202と、ポリシリコン・エミッタ136、236と、コレクタ138、238と、コレクタ138、238に隣接した少なくとも1つの分離領域106、206と、各分離領域106、206の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベース130、230(即ち、単結晶ベース・プロファイル層)と、単結晶シリコン外部ベース134、234とを含む、ヘテロ構造バイポーラ・トランジスタ(HBT)100、200をもたらす。各々の分離領域106、206は、分離領域106、206を上部層からシールする栓160、260を含むことができる。幾つかの実施形態(図13及び図21)においては、分離領域106、206は、ガス誘電体を含む。
【0032】
HBT100、200は、多数の利点を示す。例えば、HBT100、200は、低減されたコレクタ・ベース容量(Ccb)及びベース抵抗(Rb)を示す。特に、注入された犠牲多孔質シリコン領域120、220を用いることにより、その後の、構築されたデバイスの下からの非常に選択的な除去が可能になり、ベースとコレクタとの間の容量を大きく低減させる。さらに、ここに説明される方法は、自己整合された外部ベース134、234の堆積を可能にし、統合プロセスを容易にし、かつ、寄生容量を最小にする。単結晶真性ベースもまた、単結晶外部ベースの選択的な堆積を可能にする。このことにより、統合スキームにおいて、CMP及びRIEリセスに対する必要性が排除される。単結晶シリコンの移動度は、本質的に、均一にドープされたポリシリコン又はアモルファス材料の移動度より大きい。従って、単結晶真性ベース130、230は、より低い抵抗を有する。単結晶SiGeベース・プロファイル層130、230は、連続層として形成されるので、エピタキシの定義により、従来のプロセスの不連続層と比べて、より良好なリンク及びバルク抵抗を達成することができる。単結晶SiGeベース・プロファイル層130、230内のゲルマニウム(Ge)は、横方向の正孔移動度をさらに増大させ、ベース抵抗の低下を助ける二軸歪みを生じさせる。
【0033】
上述した方法及び構造体は、集積回路チップの製造に用いられる。結果として得られる集積回路チップは、生ウェハの形態で(即ち、多数のパッケージされていないチップ有する単一のウェハとして)、ベア・ダイとして、又はパッケージされた形態で、製造業者により流通させることができる。後者の場合、チップは、単一のチップ・パッケージ(マザーボード又は他のより高いレベルのキャリアに取り付けられたリード線を有するプラスチック製キャリアのような)、又は、マルチチップ・パッケージ(片面又は両面の相互接続部、或いは埋め込まれた相互接続部を有するセラミック・キャリアのような)の中にマウントされる。いずれにせよ、その後、チップは、他のチップ、別個の回路素子、及び/又は、(a)マザーボードなどの中間製品又は(b)最終製品のいずれかの部品のような他の信号処理デバイスと共に統合される。最終製品は、玩具及び他のローエンド用途から、ディスプレイ、キーボード又は他の入力デバイス、及び中央処理装置を有する高性能コンピュータ製品に及ぶ、集積回路チップを含む何らかの製品とすることができる。
【0034】
本発明の様々な態様についての上記の説明は、例証及び説明のために示されたものである。これらは、網羅的であること、又は本発明を開示された正確な形態に制限することを意図するものではなく、明らかに、多くの変更及び変形が可能である。当業者には明白であり得るこうした変更及び変形は、添付の特許請求の範囲に規定されるような本発明の範囲内に含まれることが意図される。
【図面の簡単な説明】
【0035】
【図1】従来のヘテロ構造バイポーラ・トランジスタ(HBT)を示す。
【図2】HBTを形成する方法の第1の実施形態を示す。
【図3】HBTを形成する方法の第1の実施形態を示す。
【図4】HBTを形成する方法の第1の実施形態を示す。
【図5】HBTを形成する方法の第1の実施形態を示す。
【図6】HBTを形成する方法の第1の実施形態を示す。
【図7】HBTを形成する方法の第1の実施形態を示す。
【図8】HBTを形成する方法の第1の実施形態を示す。
【図9】HBTを形成する方法の第1の実施形態を示す。
【図10】HBTを形成する方法の第1の実施形態を示す。
【図11】HBTを形成する方法の第1の実施形態を示し、HBTの1つの実施形態を示すものである。
【図12】方法の代替的な実施形態を示す。
【図13】方法の代替的な実施形態を示す。
【図14】方法の別の代替的な実施形態を示す。
【図15】HBTを形成する方法の第2の実施形態を示す。
【図16】HBTを形成する方法の第2の実施形態を示す。
【図17】HBTを形成する方法の第2の実施形態を示す。
【図18】HBTを形成する方法の第2の実施形態を示す。
【図19】HBTを形成する方法の第2の実施形態を示す。
【図20】HBTを形成する方法の第2の実施形態を示し、HBTの1つの実施形態を示すものである。
【図21】方法の代替的な実施形態を示す。
【図22】方法の代替的な実施形態を示す。
【図23】方法の別の代替的な実施形態を示す。
【符号の説明】
【0036】
10、100、200:ヘテロ構造バイポーラ・トランジスタ(HBT)
12:ベース
14:真性ベース
16、134、234:外部ベース
18、138、238:コレクタ
20:エミッタ
24、26、106、206:分離領域
102、202:基板
104、204:注入領域
106、206:分離領域
112、213:マスク
114、142、214、242:開口部
120、220:注入された多孔質シリコン領域
132、232:ハードマスク
136、236:ポリシリコン・エミッタ
130、230:単結晶シリコン・ゲルマニウム・ベース・プロファイル層(真性ベース)
141:ダミー・エミッタ
143:レジスト
150:ボイド
152、154、252、254:誘電体
160、260:栓
【技術分野】
【0001】
本発明は、一般に、集積回路(IC)チップの製造に関し、より特定的には、単結晶ベースを有するヘテロ構造バイポーラ・トランジスタ(HBT)及びこれに関連する方法に関する。
【背景技術】
【0002】
ヘテロ構造バイポーラ・トランジスタ(HBT)は、集積回路(IC)チップにおいて幅広く用いられる高性能トランジスタ構造体である。図1を参照すると、HBT10は、異なる型の半導体材料を使用し、3つの基本構成要素、すなわちベース12(真性ベース14及び外部ベース16を含む)、コレクタ(活性領域)18及びエミッタ20を含む。HBT10は、コレクタ18並びにディープ・トレンチ24及び/又は浅いトレンチ26分離領域の上へのp型シリコン・ゲルマニウム(SiGe)ベース12層の非選択的な堆積に依存している。特定的には、HBT10の真性ベース14は、ディープ・トレンチ分離領域24及び/又は浅いトレンチ分離領域26によって境界付けられる活性領域18の上に、非常に低い温度(550℃以下)でエピタキシャル成長される。結果的に、真性ベース14は単結晶シリコンであり、一方、酸化シリコン(SiO2)を含む分離領域24、26の上に堆積された部分は、多結晶又はアモルファス・シリコン材料として成長する。ドープされた及び非ドープのシリコン(Si)及びシリコン・ゲルマニウム(SiGe)の低温の非選択的堆積は、ファセット形成され、単結晶層及び多結晶層について異なる成長率を有する。従って、層12は、コレクタ18の上でより厚くなり、ディープ・トレンチ24及び/又は浅いトレンチ26の分離領域の上でより薄くなる。堆積のこの非共形性(non-conformality)に加えて、たとえ単結晶真性ベース14が実質的に二次元であっても、ゲルマニウム(Ge)の添加により、分離領域24、26の上の多結晶部分の中に、シリコン・ゲルマニウム(SiGe)のクラスタ/ハット/ピラミッドがもたらされ得る。
【発明の開示】
【発明が解決しようとする課題】
【0003】
結果的に、多結晶真性ベース14はより薄くなり(約20〜30%だけ)、さらに重要なことには、ディープ・トレンチ分離領域24及び/又は浅いトレンチ分離領域26の上にあるドーパント含有シリコン・ゲルマニウム(SiGe)が不連続になり、このことにより、上に外部ベース16を適切に形成することが妨げられる。この構造体は、外部ベース16のポリシリコンと真性ベース14のポリシリコンと間のリンク抵抗(Rb)を増大させる。さらに、この構造体は、分離領域24、26の酸化シリコンの上にあるベース12のポリシリコン・ゲルマニウムのシート抵抗を増大させる。さらに、この構造体は、コレクタ18・ベース12容量(Ccb)を増大させる。上述の構造体を形成する現在の方法では、自己整合することもできない。
【課題を解決するための手段】
【0004】
ヘテロ構造バイポーラ・トランジスタ(HBT)及び関連する方法が開示される。一実施形態において、HBTは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも1つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。1つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。
【0005】
本発明の第1の態様は、基板を準備するステップと、基板内に注入領域を形成するステップと、注入領域及び基板の上に単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成するステップと、単結晶シリコン・ゲルマニウム・ベース・プロファイル層上にダミー・エミッタを形成するステップと、単結晶シリコン・ゲルマニウム・ベース・プロファイル層の上に単結晶外部ベースをエピタキシャル成長させるステップと、注入領域を分離領域に変換するステップと、ダミー・エミッタをポリシリコン・エミッタと置き換えるステップとを含む、ヘテロ構造バイポーラ・トランジスタ(HBT)を形成する方法を提供する。
【0006】
本発明の第2の態様は、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも1つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む、ヘテロ構造バイポーラ・トランジスタ(HBT)を提供する。
【0007】
本発明の第3の態様は、基板を準備するステップと、基板内に注入領域を形成するステップと、注入領域及び基板の上に単結晶シリコン・ゲルマニウム層を形成するステップと、単結晶シリコン・ゲルマニウム層の上に他の構造体を形成するステップと、注入領域を分離領域に変換するステップとを含む方法を提供する。
【0008】
本発明の例証となる態様は、ここに説明された問題及び/又は説明されていない他の問題を解決するように意図される。
【発明を実施するための最良の形態】
【0009】
本発明のこれらの及び他の特徴は、本発明の様々な実施形態を示す添付の図面と併せた本発明の様々な態様についての以下の詳細な説明から、より容易に理解されるであろう。
【0010】
本発明の図面は尺度どおりに描かれていないことに留意されたい。図面は、本発明の典型的な態様だけを示すように意図され、よって、本発明の範囲を限定するものとして考えるべきではない。図面において、図面の間で同様の番号は同様の要素を示す。
【0011】
図を参照すると、図2〜図23は、方法の、特に、ヘテロ構造バイポーラ・トランジスタ(HTB)100、200(図11、図13、図14及び図20〜図22)を形成する方法の様々な実施形態を示す。
【0012】
図2〜図11は、方法の第1の実施形態を示す。図2は、基板102を準備することを示す。基板102は、シリコン及びシリコン・ゲルマニウムを含むことができるが、これらに限定されない。いずれの場合も、基板102は単結晶である。図2はまた、ここに説明されるように、最終的に分離領域106(図11)になる注入領域104(2つが示されている)を、基板102内に形成する1つの実施形態も示す。注入領域104は、上に単結晶シリコンを形成することができる上面110を含む。この場合、注入領域104は、基板102の単結晶シリコン(現時点ではドープされている)を含む。注入領域104は、例えば、マスク112を形成し、パターン形成/エッチングを行って内部に開口部114を形成し、次にイオン注入116を行うことによって形成することができる。注入されるドーパントは、例えば、ホウ素(B)のような、いずれかのp型シリコン・ドーパントを含むことができる。この実施形態において、注入領域104の上面110は、基板102の表面113と同一平面上にある、即ち、イオン注入116は、浅い注入を行うのに十分な電力を使用し、上面110を形成する。
【0013】
図3は、マスク112(図2)を除去し、注入領域104(図2)に陽極多孔質化118を行い、注入された多孔質シリコン領域120を形成することを示す。マスクの除去は、例えば湿式エッチングのような、いずれかの通常のレジスト剥離技術を含むことができる。陽極多孔質化118は、約20〜100mA/cm2の電流密度を用いて、フッ化水素酸浴を行うことを含むことができる。多孔質化は、暗所で又は光照射下で行うことができる。
【0014】
次いで、図4に示されるように、例えば、水素流下で800〜1100℃の範囲の高温でアニールする128ことによって、単結晶シリコン膜126内に上面110(図2)を形成する。
【0015】
図5は、注入された多孔質シリコン領域120及び基板102の上に単結晶シリコン・ゲルマニウム(SiGe)ベース・プロファイル層130を形成することを示す。このプロセスが、例えば、酸化シリコン(SiO2)、窒化シリコン(Si3N4)及び酸化シリコン(SiO2)層を含む、ハードマスク132をパターン形成することに先行してもよい。いずれの場合も、通常のプロセスと対照的に、単結晶SiGeベース・プロファイル層130は、注入された多孔質シリコン領域120の上でさえ、実質的に厚さが均一であり、実質的に連続している。さらに、単結晶SiGeベース・プロファイル層130は、最終的に分離領域106(図11)に変換される、注入された多孔質シリコン領域120の上の単結晶SiGeである。単結晶SiGeベース・プロファイル層130は、例えば、堆積、エピタキシャル成長等の、現在既知の又は後に開発されるいずれかの技術を用いて形成することができる。
【0016】
図6〜図7は、ダミー・エミッタ141を介して、単結晶SiGeベース・プロファイル層130の上に、単結晶シリコン外部ベース134(図6)及びポリシリコン・エミッタ136(図7)を形成することを示す。これらのプロセスは、現在既知の又は後に開発されるいずれかの技術を含むことができる。例えば、薄い酸化シリコン(SiO2)停止層140を堆積させ、続いてダミー・エミッタ141を堆積させ、パターン形成することができる。窒化物スペーサ144を堆積させ、エッチングした後、酸化シリコン停止層140が除去される。次いで、図6に示されるように、外部ベース134が形成される。しかしながら、通常の処理とは対照的に、単結晶外部ベース134が形成される領域は、単結晶シリコン・ゲルマニウム・ベース・プロファイル層130を含む。結果的に、例えば、単結晶SiGeベース・プロファイル層130上に単結晶シリコンをエピタキシャル成長させることによって、外部ベース134を形成することができる。図示されるように、単結晶外部ベース134は、非選択的に(図示せず)又は選択的に成長させることができる。非選択的なプロセスに続いて、研磨、即ち、化学的機械研磨(CMP)、及びリセスを行うことができる。選択的なプロセスは、図6の構造体を達成するために、更なるCMPも又はリセスも必要としない。
【0017】
図7は、更なる処理を行って、ポリシリコン・エミッタ136を形成した後の構造体を示す。これらのプロセスは、現在既知の又は後に開発される任意の技術を含むことができる。例えば、分離酸化物146を堆積させること、研磨及びエッチ・バックによって平坦化すること、及びダミー・エミッタ141(図6)を除去することなどである。内部窒化物スペーサ148が形成された後、エミッタ領域において停止酸化物層140(図6)が除去され、(例えば、n型のリンがドープされたポリシリコン等の)ポリシリコン・エミッタ136が、選択的に(図示せず)又は非選択的に堆積され、レジスト143を用いてパターン形成され、エッチングされる(例えば、反応性イオン・エッチング(RIE))。ポリシリコン・エミッタ136は、実質的にT形状である。
【0018】
図8〜図9に示されるように、サリサイド化及び他のバック・エンド・オブ・ライン(back−end−of−line)処理の前に、開口部142(図9)が、例えば、時限式RIEによって、外周を通して形成される。開口部142の深さは、該開口部142が注入された多孔質シリコン領域120に達する限り、相対的に重要ではない。一実施形態において、下にある注入された多孔質シリコン領域120に、即ち、少なくとも単結晶シリコン膜126に達するように、ポリシリコン・エミッタ136のエッチングを延長することができる。
【0019】
図9〜図14は、注入された多孔質シリコン領域120(図9)を分離領域106(図10〜図11、図13、図14)に変換する様々な実施形態を示す。各々の実施形態において、例えば反応性イオン・エッチングによって、開口部142が、注入された多孔質シリコン領域120(図9)に形成される。図9〜図11に示される第1の実施形態においては、注入された多孔質シリコン領域120を誘電体、即ち、酸化シリコン(SiO2)に変換するために、注入された多孔質シリコン領域120の低温酸化(low temperature oxidation、LTO)145(例えば、約400℃における)が行われる。図10は、酸化145(図9)後の分離領域106を示す。図11は、例えば、窒化シリコン(Si3N4)の栓160で分離領域106をキャッピングすることを含む、次の処理後のHBT100を示す。他の処理は、例えば、酸化物層146を除去するための酸化物エッチング、窒化物エッチング、及び窒化物スペーサ164の形成を含むことができる。
【0020】
図12〜図13は、注入された多孔質シリコン領域120(図9)を分離領域106(図13)に変換する第2の実施形態を示す。この場合、例えば、コラプス・エッチング(collapsing etch)を行ってボイド150を形成することによって、注入された多孔質シリコン領域120(図9)が、開口部142を介して除去され、開口部142がシールされ、ガスのような分離領域106(図13)を形成する。図13に示されるように、窒化シリコン(Si3N4)栓160を用いて、分離領域106をシールすることもできる。
【0021】
図12及び図14は、注入された多孔質シリコン領域120(図9)を分離領域106に変換する第3の実施形態を示す。この実施形態において、例えば、図12に示されるようなコラプス・エッチングを行ってボイド150を形成することによって、注入された多孔質シリコン領域120(図9)が、開口部142を介して除去される。しかしながら、この場合、ボイド150は、例えば、ボイド150内の誘電体152(例えば、酸化シリコン(SiO2))を堆積させることによって不動態化され、ボイド150の少なくとも一部分が、誘電体154(例えば、酸化シリコン(SiO2))で再充填される。図14に示されるように、栓160を用いて、分離領域106をシールすることができる。栓160は、パッシベーション誘電体152、又は窒化シリコン(Si3N4)のような他の誘電体材料から作製することができる。
【0022】
上述した図12〜図14の実施形態においては、短時間の浅い等方性バルク・シリコン(Si)エッチングによって、コレクタ138(図14)の側壁上にある多孔質材料の残りの望ましくない電気的効果(電荷トラッピング、キャリア散乱、再結合の増大等のような)を軽減させることができる。HBT100(図11、図13、図14)を完成させるために、いずれかの残りの処理(即ち、バック・エンド・オブ・ライン)が、現在既知のように又は後に開発されるように進行する。
【0023】
図15〜図23は、本方法の第2の実施形態を示す。この場合、基板202が準備され、注入領域204の上面210が基板202の表面212からある距離をおくように、イオン注入(例えば、ホウ素(B))によって、注入領域204が、分離領域206(図20〜図22)となるべき位置に形成される。表面212は、上に単結晶シリコンを形成することができる。この場合、注入領域204は、基板202の単結晶シリコン(ドープされていない)を含む。注入領域204は、例えば、マスク213を形成し、パターン形成/エッチングを行って内部に開口部214を形成し、次に、イオン注入216を行うことによって形成することができる。注入されたドーパントは、例えば、ホウ素(B)のような、いずれかのp型シリコン・ドーパントを含むことができる。
【0024】
図16は、マスク213(図15)を除去し、注入領域204(図15)に陽極多孔質化218を行って、注入された多孔質シリコン領域220を形成することを示す。マスクの除去は、例えば、湿式エッチングなどのいずれかの通常のレジスト剥離技術を含むことができる。陽極多孔質化218は、20〜100mA/cm2の電流密度を用いて、フッ化水素酸浴を行うことを含む。多孔質化は、暗所で又は照明下で行うことができる。この場合、陽極多孔質化218は、表面212(図15)を多孔質化するが、注入領域204(図15)の範囲までは多孔質化しない。
【0025】
図17は、注入された多孔質シリコン領域220及び基板202の上に、単結晶シリコン・ゲルマニウム(SiGe)ベース・プロファイル層230を形成することを示す。このプロセスは、例えば、酸化シリコン(SiO2)、窒化シリコン(Si3N4)及び酸化シリコン(SiO2)層を含む、ハードマスク232をパターン形成することに先行してもよい。いずれの場合も、通常のプロセスとは対照的に、単結晶SiGeベース・プロファイル層230は、注入された多孔質シリコン領域220の上でさえ、実質的に厚さが均一であり、実質的に連続している。さらに、単結晶SiGeベース・プロファイル層230は、最終的に分離領域206(図19〜図22)に変換される、注入された多孔質シリコン領域220の上の単結晶SiGeである。
【0026】
図18〜図20に示されるように、この段階に続いて、図6〜図14に関してここに説明されたように、処理が進行する。即ち、図18に示されるように、ダミー・エミッタ(図示せず、図6を参照されたい)を介して、単結晶SiGeベース・プロファイル層230の上に、単結晶外部ベース234及び多結晶エミッタ236が形成される。しかしながら、図6〜図14とは対照的に、埋め込まれた注入された多孔質シリコン領域220は、更なる処理のために化学的及び構造的安定性を維持しながら、多孔質化218後の高温表皮形成(図3におけるような)の必要性を排除する。さらに、ここに説明されるように、高温表皮形成を省くことは、統合プロセスのサーマルバジェットを低減させ、選択的な除去又は酸化のために多孔度を維持するのを助ける。
【0027】
図18に示されるように、実質的にT形状であるポリシリコン・エミッタ236の形成後/形成時に、例えば反応性イオン・エッチングによって、開口部242が、注入された多孔質シリコン領域220(図18)に形成される。続いて、ここに説明される実施形態のいずれかを用いて、注入された多孔質シリコン領域220を分離領域206(図19)に変換することができる。図18〜図19は、例えば、注入された多孔質シリコン領域220の低温酸化245を行い、注入された多孔質シリコン領域220を誘電体に変換することを示す。図19は、酸化245(図18)後の分離領域206を示す。図20は、例えば、窒化シリコン(Si3N4)栓260を用いて分離領域206をキャッピングすることを含む次の処理後のHBT200を示す。
【0028】
図21は、図12〜図13のプロセスを用いる、注入された多孔質シリコン領域220の変換後のHBT200を示す。この場合、注入された多孔質シリコン領域220(図18)は、例えば、コラプス・エッチングを行ってボイドを形成することによって、開口部242(図18)を介して除去され、開口部242がシールされ、ガス誘電体のような分離領域206(図21)を形成する。図21に示されるように、窒化シリコン(Si3N4)栓260を用いて、分離領域206をシールすることができる。
【0029】
図22は、図12及び図14のプロセスを用いて、注入された多孔質シリコン領域220を変換した後のHBT200を示す。この場合、例えば、ボイド内の誘電体252(例えば、酸化シリコン(SiO2))を堆積させることによって、ボイドが不動態化され、ボイドの少なくとも一部分が、誘電体254(例えば、酸化シリコン(SiO2))で再充填される。図22に示されるように、不動態化誘電体252の栓260、又は、窒化シリコン(Si3N4)などの他の誘電体材料を用いて、分離領域206をシールすることができる。
【0030】
図21〜図22の上述の実施形態において、短時間の浅い等方性バルク・シリコン(Si)エッチングによって、コレクタ238の側壁上にある多孔質材料の残りの望ましくない電気的効果(電荷トラッピング、キャリア散乱、再結合の増大等のような)を軽減させることができる。さらに、図23に示される1つの代替的な実施形態において、図21におけるような分離領域206のシール、又は、図22におけるような不動態化/再充填の前に、例えば、浅い等方性シリコン・エッチングによって、注入された多孔質シリコン領域220の上の基板202の一部分280(図21〜図22)を、単結晶シリコン・ゲルマニウム・ベース・プロファイル・ベース層230の下面282(図23)まで除去することができる。その後、処理は、図21又は図22に関して説明されたように進行する。HBT200(図20〜図22)を完成させるために、いずれかの残りの処理(即ち、バック・エンド・オブ・ライン)が、現在既知のように又は後に開発されるように行われる。
【0031】
図11、図13、図14及び図20〜図22に示されるように、上述した方法は、基板102、202と、ポリシリコン・エミッタ136、236と、コレクタ138、238と、コレクタ138、238に隣接した少なくとも1つの分離領域106、206と、各分離領域106、206の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベース130、230(即ち、単結晶ベース・プロファイル層)と、単結晶シリコン外部ベース134、234とを含む、ヘテロ構造バイポーラ・トランジスタ(HBT)100、200をもたらす。各々の分離領域106、206は、分離領域106、206を上部層からシールする栓160、260を含むことができる。幾つかの実施形態(図13及び図21)においては、分離領域106、206は、ガス誘電体を含む。
【0032】
HBT100、200は、多数の利点を示す。例えば、HBT100、200は、低減されたコレクタ・ベース容量(Ccb)及びベース抵抗(Rb)を示す。特に、注入された犠牲多孔質シリコン領域120、220を用いることにより、その後の、構築されたデバイスの下からの非常に選択的な除去が可能になり、ベースとコレクタとの間の容量を大きく低減させる。さらに、ここに説明される方法は、自己整合された外部ベース134、234の堆積を可能にし、統合プロセスを容易にし、かつ、寄生容量を最小にする。単結晶真性ベースもまた、単結晶外部ベースの選択的な堆積を可能にする。このことにより、統合スキームにおいて、CMP及びRIEリセスに対する必要性が排除される。単結晶シリコンの移動度は、本質的に、均一にドープされたポリシリコン又はアモルファス材料の移動度より大きい。従って、単結晶真性ベース130、230は、より低い抵抗を有する。単結晶SiGeベース・プロファイル層130、230は、連続層として形成されるので、エピタキシの定義により、従来のプロセスの不連続層と比べて、より良好なリンク及びバルク抵抗を達成することができる。単結晶SiGeベース・プロファイル層130、230内のゲルマニウム(Ge)は、横方向の正孔移動度をさらに増大させ、ベース抵抗の低下を助ける二軸歪みを生じさせる。
【0033】
上述した方法及び構造体は、集積回路チップの製造に用いられる。結果として得られる集積回路チップは、生ウェハの形態で(即ち、多数のパッケージされていないチップ有する単一のウェハとして)、ベア・ダイとして、又はパッケージされた形態で、製造業者により流通させることができる。後者の場合、チップは、単一のチップ・パッケージ(マザーボード又は他のより高いレベルのキャリアに取り付けられたリード線を有するプラスチック製キャリアのような)、又は、マルチチップ・パッケージ(片面又は両面の相互接続部、或いは埋め込まれた相互接続部を有するセラミック・キャリアのような)の中にマウントされる。いずれにせよ、その後、チップは、他のチップ、別個の回路素子、及び/又は、(a)マザーボードなどの中間製品又は(b)最終製品のいずれかの部品のような他の信号処理デバイスと共に統合される。最終製品は、玩具及び他のローエンド用途から、ディスプレイ、キーボード又は他の入力デバイス、及び中央処理装置を有する高性能コンピュータ製品に及ぶ、集積回路チップを含む何らかの製品とすることができる。
【0034】
本発明の様々な態様についての上記の説明は、例証及び説明のために示されたものである。これらは、網羅的であること、又は本発明を開示された正確な形態に制限することを意図するものではなく、明らかに、多くの変更及び変形が可能である。当業者には明白であり得るこうした変更及び変形は、添付の特許請求の範囲に規定されるような本発明の範囲内に含まれることが意図される。
【図面の簡単な説明】
【0035】
【図1】従来のヘテロ構造バイポーラ・トランジスタ(HBT)を示す。
【図2】HBTを形成する方法の第1の実施形態を示す。
【図3】HBTを形成する方法の第1の実施形態を示す。
【図4】HBTを形成する方法の第1の実施形態を示す。
【図5】HBTを形成する方法の第1の実施形態を示す。
【図6】HBTを形成する方法の第1の実施形態を示す。
【図7】HBTを形成する方法の第1の実施形態を示す。
【図8】HBTを形成する方法の第1の実施形態を示す。
【図9】HBTを形成する方法の第1の実施形態を示す。
【図10】HBTを形成する方法の第1の実施形態を示す。
【図11】HBTを形成する方法の第1の実施形態を示し、HBTの1つの実施形態を示すものである。
【図12】方法の代替的な実施形態を示す。
【図13】方法の代替的な実施形態を示す。
【図14】方法の別の代替的な実施形態を示す。
【図15】HBTを形成する方法の第2の実施形態を示す。
【図16】HBTを形成する方法の第2の実施形態を示す。
【図17】HBTを形成する方法の第2の実施形態を示す。
【図18】HBTを形成する方法の第2の実施形態を示す。
【図19】HBTを形成する方法の第2の実施形態を示す。
【図20】HBTを形成する方法の第2の実施形態を示し、HBTの1つの実施形態を示すものである。
【図21】方法の代替的な実施形態を示す。
【図22】方法の代替的な実施形態を示す。
【図23】方法の別の代替的な実施形態を示す。
【符号の説明】
【0036】
10、100、200:ヘテロ構造バイポーラ・トランジスタ(HBT)
12:ベース
14:真性ベース
16、134、234:外部ベース
18、138、238:コレクタ
20:エミッタ
24、26、106、206:分離領域
102、202:基板
104、204:注入領域
106、206:分離領域
112、213:マスク
114、142、214、242:開口部
120、220:注入された多孔質シリコン領域
132、232:ハードマスク
136、236:ポリシリコン・エミッタ
130、230:単結晶シリコン・ゲルマニウム・ベース・プロファイル層(真性ベース)
141:ダミー・エミッタ
143:レジスト
150:ボイド
152、154、252、254:誘電体
160、260:栓
【特許請求の範囲】
【請求項1】
ヘテロ構造バイポーラ・トランジスタ(HBT)を形成する方法であって、
基板を準備するステップと、
前記基板内に注入領域を形成するステップと、
前記注入領域及び前記基板の上に単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成するステップと、
前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層上にダミー・エミッタを形成するステップと、
前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層の上に単結晶外部ベースをエピタキシャル成長させるステップと、
前記注入領域を分離領域に変換するステップと、
前記ダミー・エミッタをポリシリコン・エミッタと置き換えるステップと
を含む方法。
【請求項2】
前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層は、実質的に厚さが均一であり、かつ、連続している、請求項1に記載の方法。
【請求項3】
前記エピタキシャル成長させるステップは、前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層に対して選択的又は非選択的のいずれか一方である、請求項1に記載の方法。
【請求項4】
前記注入領域を形成するステップは、
イオン注入を行い、前記分離領域になる場所に前記注入領域を形成するステップであって、前記注入領域の上面が前記基板の表面と実質的に同一平面上にある、ステップと、
前記注入領域に陽極多孔質化を行うステップと、
アニールすることによって単結晶シリコン膜内に前記上面を形成するステップと
を含む、請求項1に記載の方法。
【請求項5】
前記変換するステップは、前記注入領域に開口部を形成するステップ、及び
a)前記注入領域の低温酸化を行うステップ、
b)前記注入領域を除去し、前記開口部をシールしてガス誘電体を形成するステップ、
c)前記注入領域を除去してボイドを形成し、前記ボイドを不動態化し、前記ボイドの少なくとも一部を誘電体で再充填するステップ、
のうちの1つを含む、請求項1又は4に記載の方法。
【請求項6】
前記注入領域を除去することは、前記注入領域の上の前記基板の一部を、前記単結晶シリコン・ゲルマニウム・ベース・プロファイル・ベース層の下面まで除去することを含む、請求項4に記載の方法。
【請求項7】
前記ポリシリコン・エミッタは、実質的にT形状である、請求項1に記載の方法。
【請求項8】
ヘテロ構造バイポーラ・トランジスタ(HBT)であって、
基板と、
前記基板の上のポリシリコン・エミッタと、
前記基板内のコレクタと、
前記コレクタに隣接した少なくとも1つの分離領域と、
各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、
単結晶外部ベースと
を備えるHBT。
【請求項9】
各分離領域は、前記分離領域を上部層からシールする栓を含む、請求項8に記載のHBT。
【請求項10】
前記分離領域は、酸化シリコンを含む、請求項9に記載のHBT。
【請求項11】
前記ポリシリコン・エミッタは、実質的にT形状である、請求項9に記載のHBT。
【請求項12】
基板を準備するステップと、
前記基板内に注入領域を形成するステップと、
前記注入領域及び前記基板の上に単結晶シリコン・ゲルマニウム層を形成するステップと、
前記単結晶シリコン・ゲルマニウム層の上に他の構造体を形成するステップと、
前記注入領域を分離領域に変換するステップと
を含む方法。
【請求項13】
前記単結晶シリコン・ゲルマニウム層は、実質的に厚さが均一であり、かつ、連続している、請求項12に記載の方法。
【請求項14】
前記注入領域を形成するステップは、
イオン注入を行い、前記分離領域になる場所に前記注入領域を形成するステップであって、前記注入領域の上面が前記基板の表面と実質的に同一平面上にある、ステップと、
前記注入領域に陽極多孔質化を行うステップと、
アニールすることによって単結晶シリコン膜内に前記上面を形成するステップと
を含む、請求項12に記載の方法。
【請求項15】
前記変換するステップは、前記注入領域に開口部を形成するステップ、及び
a)前記注入領域の低温酸化を行うステップ、
b)前記注入領域を除去し、前記開口部をシールしてガス誘電体を形成するステップ、
c)前記注入領域を除去してボイドを形成し、前記ボイドを不動態化し、前記ボイドの少なくとも一部を誘電体で再充填するステップ、
のうちの1つを含む、請求項12に記載の方法。
【請求項1】
ヘテロ構造バイポーラ・トランジスタ(HBT)を形成する方法であって、
基板を準備するステップと、
前記基板内に注入領域を形成するステップと、
前記注入領域及び前記基板の上に単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成するステップと、
前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層上にダミー・エミッタを形成するステップと、
前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層の上に単結晶外部ベースをエピタキシャル成長させるステップと、
前記注入領域を分離領域に変換するステップと、
前記ダミー・エミッタをポリシリコン・エミッタと置き換えるステップと
を含む方法。
【請求項2】
前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層は、実質的に厚さが均一であり、かつ、連続している、請求項1に記載の方法。
【請求項3】
前記エピタキシャル成長させるステップは、前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層に対して選択的又は非選択的のいずれか一方である、請求項1に記載の方法。
【請求項4】
前記注入領域を形成するステップは、
イオン注入を行い、前記分離領域になる場所に前記注入領域を形成するステップであって、前記注入領域の上面が前記基板の表面と実質的に同一平面上にある、ステップと、
前記注入領域に陽極多孔質化を行うステップと、
アニールすることによって単結晶シリコン膜内に前記上面を形成するステップと
を含む、請求項1に記載の方法。
【請求項5】
前記変換するステップは、前記注入領域に開口部を形成するステップ、及び
a)前記注入領域の低温酸化を行うステップ、
b)前記注入領域を除去し、前記開口部をシールしてガス誘電体を形成するステップ、
c)前記注入領域を除去してボイドを形成し、前記ボイドを不動態化し、前記ボイドの少なくとも一部を誘電体で再充填するステップ、
のうちの1つを含む、請求項1又は4に記載の方法。
【請求項6】
前記注入領域を除去することは、前記注入領域の上の前記基板の一部を、前記単結晶シリコン・ゲルマニウム・ベース・プロファイル・ベース層の下面まで除去することを含む、請求項4に記載の方法。
【請求項7】
前記ポリシリコン・エミッタは、実質的にT形状である、請求項1に記載の方法。
【請求項8】
ヘテロ構造バイポーラ・トランジスタ(HBT)であって、
基板と、
前記基板の上のポリシリコン・エミッタと、
前記基板内のコレクタと、
前記コレクタに隣接した少なくとも1つの分離領域と、
各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、
単結晶外部ベースと
を備えるHBT。
【請求項9】
各分離領域は、前記分離領域を上部層からシールする栓を含む、請求項8に記載のHBT。
【請求項10】
前記分離領域は、酸化シリコンを含む、請求項9に記載のHBT。
【請求項11】
前記ポリシリコン・エミッタは、実質的にT形状である、請求項9に記載のHBT。
【請求項12】
基板を準備するステップと、
前記基板内に注入領域を形成するステップと、
前記注入領域及び前記基板の上に単結晶シリコン・ゲルマニウム層を形成するステップと、
前記単結晶シリコン・ゲルマニウム層の上に他の構造体を形成するステップと、
前記注入領域を分離領域に変換するステップと
を含む方法。
【請求項13】
前記単結晶シリコン・ゲルマニウム層は、実質的に厚さが均一であり、かつ、連続している、請求項12に記載の方法。
【請求項14】
前記注入領域を形成するステップは、
イオン注入を行い、前記分離領域になる場所に前記注入領域を形成するステップであって、前記注入領域の上面が前記基板の表面と実質的に同一平面上にある、ステップと、
前記注入領域に陽極多孔質化を行うステップと、
アニールすることによって単結晶シリコン膜内に前記上面を形成するステップと
を含む、請求項12に記載の方法。
【請求項15】
前記変換するステップは、前記注入領域に開口部を形成するステップ、及び
a)前記注入領域の低温酸化を行うステップ、
b)前記注入領域を除去し、前記開口部をシールしてガス誘電体を形成するステップ、
c)前記注入領域を除去してボイドを形成し、前記ボイドを不動態化し、前記ボイドの少なくとも一部を誘電体で再充填するステップ、
のうちの1つを含む、請求項12に記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【公開番号】特開2008−124451(P2008−124451A)
【公開日】平成20年5月29日(2008.5.29)
【国際特許分類】
【出願番号】特願2007−274814(P2007−274814)
【出願日】平成19年10月23日(2007.10.23)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公開日】平成20年5月29日(2008.5.29)
【国際特許分類】
【出願日】平成19年10月23日(2007.10.23)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]