【課題】画素分離部の幅を縮小することや光電変換部の面積の拡大することを可能にする固体撮像装置を提供する。
【解決手段】第１導電型の電荷蓄積領域２３を含む光電変換部及び画素トランジスタＴｒ_１から成る画素３８と、画素３８が複数配列された画素領域と、この画素領域内の隣接する画素３８間の半導体層２２に設けられたトレンチ４２の内壁部に形成された、エピタキシャル成長による第１導電型の半導体層４３と、この第１導電型の半導体層４３の内部に形成され、隣接する画素３８の電荷蓄積領域２３を分離する、画素分離部４１とを含んで、固体撮像装置２１を構成する。 （もっと読む）

【課題】本発明の一つの実施形態の目的は、素子分離特性を向上可能な固体撮像装置および固体撮像装置の製造方法を提供することである。
【解決手段】実施形態によれば、固体撮像装置の製造方法が提供される。固体撮像装置の製造方法は、素子分離領域形成工程と、電荷蓄積領域形成工程とを含む。素子分離領域形成工程では、第１導電型の半導体層をエピタキシャル成長させて光電変換素子間を分離する素子分離領域を形成する。電荷蓄積領域形成工程では、第２導電型の半導体層をエピタキシャル成長させて前記光電変換素子における電荷蓄積領域を形成する。 （もっと読む）

【課題】ｐｎ接合におけるリーク電流を抑制する。
【解決手段】Ｎ⁻型半導体層１０と、シリサイド層２０ｓがその表面に形成されたＰ⁻型半導体層２０とが、絶縁体９上に形成される。半導体層１０にはＰＭＯＳトランジスタを、半導体層２０にはＮＭＯＳトランジスタを、それぞれ形成することができる。半導体層１０，２０がｐｎ接合Ｊ５０ａを形成する場合、これはシリサイド層２０ｓの端部から近く、結晶欠陥が小さい位置に存在するので、ここにおけるリーク電流は非常に小さい。半導体層１０，２０が形成するｐｎ接合は、シリサイド層２０ｓの端部から２μｍ以下の距離にあることが望ましい。 （もっと読む）

【課題】閾値電圧調整用金属を含む高誘電率絶縁膜を有するゲート絶縁膜を備えたｎ型ＭＩＳトランジスタを有する半導体装置において、ゲート幅が狭くなっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止する。
【解決手段】ｎ型ＭＩＳトランジスタｎＴｒは、半導体基板１における素子分離領域３２に囲まれた活性領域１ａと、活性領域１ａ上及び素子分離領域３２上に形成され且つ高誘電率絶縁膜１２ａを有するゲート絶縁膜１３ａと、ゲート絶縁膜１３ａ上に形成されたゲート電極１６ａとを備えている。活性領域１ａにおける素子分離領域３２に接する部分のうち少なくともゲート絶縁膜１３ａの下側に位置する部分に、ｎ型不純物領域２８が形成されている。 （もっと読む）

【目的】ＳＯＮ構造上に素子を形成する場合や繰り返しのエピタキシャル成長で素子を形成する場合に正確な位置あわせをすることができる半導体装置の製造方法を提供すること。
【解決手段】シリコンウェハ１のダイシングライン４などの無効領域の内部にＳＯＮ構造１１のアライメントマーク９を形成し、このアライメントマーク９を赤色レーザ（透過型レーザ）の反射光１６の変化で認識することで、図示しないＳＯＮ構造２３上に素子を形成する場合や繰り返しのエピタキシャル成長で素子を形成する場合に正確な位置合わせをすることができる。 （もっと読む）

【課題】 本発明は、リセットトランジスタまたは増幅トランジスタと光電変換部とを分離するための素子分離領域で発生する暗電流によるノイズを低減するとともに、画素の微細化に有利な固体撮像装置を提供することを目的とする。
【解決手段】 第１画素領域には光電変換部、ＦＤ、及び転送トランジスタが画素を単位として行列状に配される。第２画素領域には増幅トランジスタ、及びリセットトランジスタが配される。第１画素領域には第１素子分離部が配され、第２画素領域には第２素子分離部が配される。第１素子分離部において絶縁膜が半導体基板内部に突出する量が、第２素子分離部において絶縁膜が半導体基板内部に突出する量に比べて小さい。配線が配された第１主面側とは反対の第２主面側から、光電変換部に光が入射する。 （もっと読む）

【課題】ＩＧＢＴ素子領域とダイオード素子領域とを同一半導体基板に備えた逆導通型の半導体装置において、電流検知領域によるＩＧＢＴ検知電流、ダイオード検知電流の検知精度を向上させる。ＩＧＢＴとダイオードとの境界部分によって検知電流が不安定化することを抑制する。
【解決手段】電流検知領域を主活性領域のＩＧＢＴ素子領域に隣接して配置し、ＩＧＢＴ素子領域のコレクタ領域を電流検知領域のコレクタ領域に接するまで伸ばす。ＩＧＢＴとダイオードとの境界部分による影響を受けにくくなるため、ＩＧＢＴ検知電流が安定化する。同様に、電流検知領域を主活性領域のダイオード素子領域に隣接して配置し、ダイオード素子領域のカソード領域を電流検知領域のカソード領域に接するまで伸ばす。これによって、ダイオード検知電流が安定化する。 （もっと読む）

【課題】半導体特性または拡散炉に悪影響を及ぼすような高温、長時間の拡散をすることなく、また、トレンチ形成のような長時間プロセス加工による良品率低下が無く、高耐圧用の厚い半導体基板の表面から裏面に達する程度の深さの拡散分離層を備える逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法の提供。
【解決手段】第１導電型半導体基板１の半導体デバイス領域を取り巻く位置に、該第１導電型半導体基板を貫通する第２導電型貫通領域５を、いずれか一方の主面または両主面から形成する工程と、複数枚の前記第１導電型半導体基板１を鏡面加工し、前記第２導電型貫通領域５の位置を合わせて真空中で貼り合わせる工程とを有する半導体装置の製造方法とする。 （もっと読む）

【課題】高耐電圧により大電流化が可能で、オン抵抗が低く高速動作が可能で、高集積化と省エネルギーが可能で、素子間分離の容易な、電気熱変換素子駆動用の半導体装置を提供する。
【解決手段】電気熱変換素子とそれに通電するためのスイッチング素子とがｐ型半導体基体１に集積化されている。スイッチング素子は、半導体基体１の表面に設けられたｎ型ウェル領域２と、それに隣接して設けられチャネル領域を提供するｐ型ベース領域６と、その表面側に設けられたｎ型ソース領域７と、ｎ型ウェル領域２の表面側に設けられたｎ型ドレイン領域８，９と、チャネル領域上にゲート絶縁膜を介して設けられたゲート電極４とを有する絶縁ゲート型電界効果トランジスタである。ベース領域６は、ドレイン領域８，９を横方向に分離するように設けられた、ウェル領域２より不純物濃度の高い半導体からなる。 （もっと読む）

【課題】第１、第２素子形成領域間でノイズが伝播することを抑制することができる半導体装置を提供することを目的とする。
【解決手段】第１、第２素子形成領域２０、３０に形成された半導体素子のうち、第１素子形成領域２０に形成された半導体素子を外部機器と接続し、第１素子形成領域２０と第２素子形成領域３０との間に、第１導電型層６０と、当該第１導電型層６０に挟まれる第２導電型層６１とを配置し、第１、第２導電型層６０、６１の間に、オフ時に半導体層１２の表面から埋込絶縁膜１１に達し、第１、第２素子形成領域２０、３０との間を仕切る空乏層６３、６４を構成する。 （もっと読む）

【課題】 本発明は、従来の製造方法と比較し、同一ウエハまたは製品上において複数のデバイス耐圧帯と良好なオン抵抗をもったＬＤＭＯＳを備えた半導体装置およびその製造方法を提供することを目的とするものである。
【解決手段】 第１電界緩和用酸化膜２４と第２電界緩和用酸化膜２５と素子分離用ＬＯＣＯＳ酸化膜１７の膜厚を別々に最適化することにより、同一ウエハにおいて複数のデバイス耐圧と良好なオン抵抗を実現する。 （もっと読む）

【課題】高電源電圧回路部に十分なラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を提供する。
【解決手段】トレンチ分離構造を有する半導体装置において、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタが形成されて成り、ウエル領域の端部近傍のトレンチ分離領域下面にラッチアップを防止するための一対のキャリア捕獲領域を形成し配置する。 （もっと読む）

【課題】本発明は、受光センサー部内のＰ型領域のホウ素がＮ型領域中へ拡散することを抑制して飽和電荷量の低下を抑えることを可能にする。
【解決手段】半導体基板１１に形成されたＮ型領域１３と、前記Ｎ型領域１３上に形成された第１炭化シリコン層２１と、前記炭化シリコン層２１上に形成されたシリコン層２２からなるＰ型領域１４とで構成されたフォトダイオード１５を有する。 （もっと読む）

【課題】相対的に厚いゲート絶縁膜を有するＭＯＳトランジスタと相対的に薄いゲート絶縁膜を有するＭＯＳトランジスタを同時に形成する半導体装置およびその製造方法の提供。
【解決手段】相対的に薄いゲート絶縁膜２５を有するＭＯＳトランジスタが形成される領域のフィールド絶縁膜端２３を相対的に厚いゲート絶縁膜２４で覆うことにより、フィールド絶縁膜下部に形成された反転防止拡散層３１から相対的に薄いゲート絶縁膜２５を有するＭＯＳトランジスタのチャネル領域３３をオフセットさせることによって、フィールド絶縁膜の膜厚ばらつきや相対的に厚い第一のゲート絶縁膜２４のエッチングばらつき、および反転防止拡散層によるチャネル端の濃度変動の影響を受けず、ＭＯＳトランジスタのチャネル幅を短く設計した際に生じる狭チャネル効果の影響を抑制することが可能となり、素子特性が安定した半導体装置。 （もっと読む）

【目的】裏面工程追加などの複雑な製造プロセスを一切伴わず、レベルシフタ素子である高耐圧ＮＭＯＳＦＥＴの高耐圧化が安価で実現できるほか、安定した高電位配線、低いオン電圧による低電圧駆動かつ高速応答性の実現を可能とする高耐圧半導体装置および高電圧集積回路装置を提供することにある。
【構成】支持基板１００上に埋め込み酸化膜２００を介して半導体層１０１が形成され、半導体層１０１上に高電位側第２段トランジスタ３０２とそれを囲むように低電位側第１段トランジスタ３０１を形成し、第２段トランジスタのドレイン電極１０７１と第１段トランジスタ３０１のソース電極１０７２を接続する。第２段トランジスタ３０２のドレイン電極１１４はドレインパッド１１９と接続される。 （もっと読む）

【課題】ＩＧＢＴ素子領域とダイオード素子領域とを同一半導体基板に備えた逆導通型の半導体装置において、電流検知領域によるＩＧＢＴ検知電流、ダイオード検知電流の検知精度を向上させる。ＩＧＢＴとダイオードとの境界部分によって検知電流が不安定化することを抑制する。
【解決手段】電流検知領域を主活性領域のＩＧＢＴ素子領域に隣接して配置し、ＩＧＢＴ素子領域のコレクタ領域を電流検知領域のコレクタ領域に接するまで伸ばす。ＩＧＢＴとダイオードとの境界部分による影響を受けにくくなるため、ＩＧＢＴ検知電流が安定化する。同様に、電流検知領域を主活性領域のダイオード素子領域に隣接して配置し、ダイオード素子領域のカソード領域を電流検知領域のカソード領域に接するまで伸ばす。これによって、ダイオード検知電流が安定化する。 （もっと読む）

【課題】化合物半導体と絶縁性材料との界面に形成される界面準位が低減した半導体装置を提供する。
【解決手段】閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体と、３−５族化合物半導体の（１１１）面、（１１１）面と等価な面、または、（１１１）面もしくは（１１１）面と等価な面から傾いたオフ角を有する面に接する絶縁性材料と、絶縁性材料に接し、金属伝導性材料を含むＭＩＳ型電極とを備える半導体装置を提供する。 （もっと読む）

【課題】ＳＯＩ基板に形成されたＭＯＳトランジスタを備えた半導体装置において、ソース領域及びドレイン領域におけるＰＮ接合領域を低減する。
【解決手段】ＰＭＯＳトランジスタにおいて、ＬＯＣＯＳ酸化膜７のバーズビーク下のシリコン層であってゲート電極１７から所定範囲内に位置する第１バーズビーク下シリコン層２１はチャネル領域と同じ導電型で形成されている。ＬＯＣＯＳ酸化膜７のバーズビーク下のシリコン層であってソース領域９及びドレイン領域１１と接し、かつ第１バーズビーク下シリコン層２１を除く位置の第２バーズビーク下シリコン層５はソース領域９及びドレイン領域１１と同じ導電型でソース領域９及びドレイン領域１１よりも薄い不純物濃度で形成されている。 （もっと読む）

【課題】ＪＦＥＴが形成されるセル領域とダイオード形成領域との間の絶縁耐圧を向上でき、耐圧の最適設計が行える構造のＳｉＣ半導体装置を提供する。
【解決手段】電界緩和領域Ｒ３に備えたｐ型領域９ｂとｎ型領域８ｂとにより構成されるＰＮ分離部により、セル領域Ｒ１とダイオード形成領域Ｒ２の間の素子分離を行う。これにより、トレンチ内に酸化膜を配置して素子分離を行う場合と比べて、素子分離用の酸化膜が絶縁破壊されることが無いため、ＪＦＥＴが形成されるセル領域Ｒ１とダイオード形成領域Ｒ２との間の絶縁耐圧を向上できる。このため、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。 （もっと読む）

【課題】チャネル領域の特性向上及び、１／ｆノイズの改善を図ったＭＯＳトランジスタを提供する。また、そのＭＯＳトランジスタを用いた固体撮像装置を提供する。
【解決手段】ゲート電極３１と、ゲート電極３１に対して、チャネル領域３４が素子分離領域３２により複数に分割されたソース・ドレイン領域３３から構成されるＭＯＳトランジスタとする。 （もっと読む）