ワイドバンドギャップ半導体装置
【課題】JFETが形成されるセル領域とダイオード形成領域との間の絶縁耐圧を向上でき、耐圧の最適設計が行える構造のSiC半導体装置を提供する。
【解決手段】電界緩和領域R3に備えたp型領域9bとn型領域8bとにより構成されるPN分離部により、セル領域R1とダイオード形成領域R2の間の素子分離を行う。これにより、トレンチ内に酸化膜を配置して素子分離を行う場合と比べて、素子分離用の酸化膜が絶縁破壊されることが無いため、JFETが形成されるセル領域R1とダイオード形成領域R2との間の絶縁耐圧を向上できる。このため、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。
【解決手段】電界緩和領域R3に備えたp型領域9bとn型領域8bとにより構成されるPN分離部により、セル領域R1とダイオード形成領域R2の間の素子分離を行う。これにより、トレンチ内に酸化膜を配置して素子分離を行う場合と比べて、素子分離用の酸化膜が絶縁破壊されることが無いため、JFETが形成されるセル領域R1とダイオード形成領域R2との間の絶縁耐圧を向上できる。このため、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、J−FETを備えた炭化珪素(以下、SiCという)、窒化ガリウム(以下、GaNという)、ダイヤモンドなどのワイドバンドギャップ半導体にて構成されるワイドバンドギャップ半導体装置に関するものである。
【背景技術】
【0002】
従来、特許文献1において、JFETが形成されるセル領域とショットキーダイオードおよび外周耐圧構造が備えられる外周領域とが備えられる半導体装置が開示されている。この半導体装置では、セル部と外周領域との間にトレンチを形成すると共に、このトレンチ内に酸化膜を埋め込むことで、セル部と外周領域との間の絶縁分離が図られている。
【0003】
また、特許文献2において、JFETが形成されるセル領域とジャンクションバリアショットキーダイオード(以下、JBSという)が形成される外周領域とが備えられるSiC半導体装置が提案されている。このSiC半導体装置に備えられるJFETは、n-型ドリフト層の上にp+型第1ゲート層とn+型ソース領域を形成すると共に、これらを貫通してn-型ドリフト層に達するトレンチを形成し、トレンチ内にn-型チャネル層とp+型第2ゲート領域を配置した構造とされている。このため、このSiC半導体装置に備えられるJBSは、p+型第1ゲート層をエッチングにより除去してn-型ドリフト層を露出させ、その露出したn-型ドリフト層内にp+型不純物領域を形成すると共に、p+型不純物領域およびn-型ドリフト層に接するショットキー電極を配置した構造とされている。そして、このような構造のJFETが備えられたセル部とJBSが備えられた外周領域との絶縁を図るために、p+型第1ゲート層とn+型ソース領域の段差部、つまりこれらがエッチングにより除去された箇所の端部を覆うように酸化膜を配置している。
【0004】
また、特許文献3において、MOSFETとJBSとを組み合わせた構造の半導体装置が開示されている。この半導体装置では、JBSを囲むようにMOSFETを配置すると共に、MOSFETにおけるp型チャネル領域(ベース領域)をソース電極に電気的に接続するためのp+型ボディ層をJBSのp+型不純物領域も兼ねさせた構造としている。このようにMOSFETとJBSとを組み合わせた構造としているため、絶縁分離を行わなくても良い構造となる。
【特許文献1】米国特許出願公開第2006/0011924号明細書
【特許文献2】特開2003−68760号公報
【特許文献3】米国特許出願公開第2004/0212011号明細書
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1のように、トレンチ内を酸化膜で埋め込むような絶縁分離構造の場合、ショットキーダイオードの端部でブレークダウンが生じることになり、酸化膜が絶縁破壊されてしまうという問題がある。特にSiC半導体装置に適用する場合、酸化膜に掛かる電界強度がSiの3倍程度になるため絶縁破壊され易い。また、トレンチ内を酸化膜で埋め込んだ絶縁分離構造の耐圧によって半導体装置の耐圧が決まってしまうため、JFETやショットキーダイオードの耐圧を高くしても半導体装置の耐圧を向上させることができず、耐圧の最適設計を行うことができなくなる。
【0006】
また、特許文献2のように、p+型第1ゲート層とn+型ソース領域の段差部を酸化膜で覆うような絶縁分離構造についても、そのJBSの端部でブレークダウンが生じることになり、酸化膜が絶縁破壊されるという問題がある。また、p+型第1ゲート層とn+型ソース領域の段差部を酸化膜で覆うようにした絶縁分離構造の耐圧によって半導体装置の耐圧が決まってしまうため、JFETやショットキーダイオードの耐圧を高くしても半導体装置の耐圧を向上させることができず、耐圧の最適設計を行うことができなくなる。
【0007】
また、特許文献3のように、MOSFETとJBSとを組み合わせた構造とする場合、p+型ボディ層をソース電極とオーミック接触させなければならないため、MOSFET側の濃度設計によって各部の濃度が決まってしまい、ダイオードとしての最適設計を行えない。このため、JBSに電流が流れるときにp+型ボディ層側に主に流れて他のp+型層には電流が殆ど流れない状態になる。これにより、電流が局所的に流れ、耐圧の最適設計が行えないという問題がある。
【0008】
なお、ここではワイドバンドギャップ半導体の一例としてSiCを例に挙げて説明したが、他のワイドバンドギャップ半導体、例えばGaNやダイヤモンドを用いて半導体装置を形成する場合にも同様のことが言える。
【0009】
本発明は上記点に鑑みて、JFETが形成されるセル領域とダイオード形成領域との間の絶縁耐圧を向上でき、耐圧の最適設計が行える構造のワイドバンドギャップ半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
上記目的を達成するため、請求項1に記載の発明では、半導体基板(5)におけるセル領域(R1)に、第3半導体層(4)および第2半導体層(3)を貫通して第1半導体層(2)に達する第1トレンチ(7a)と、第1トレンチ(7a)の側面に位置する第2半導体層(3)にて構成された第1ゲート領域(3a)と、第1トレンチ(7a)の側面に位置する第3半導体層(4)にて構成されたソース領域(4a)と、第1トレンチ(7a)の内壁に形成されたSiCからなる第1導電型のチャネル層(8a)と、第1トレンチ(7a)を埋め込むようにチャネル層(8a)の表面に形成されたSiCからなる第2導電型の第2ゲート領域(9a)と、ソース領域(4a)と電気的に接続されたソース電極(12)と、基板(1)と電気的に接続されたドレイン電極(13)とを有するJFETが備えられていると共に、半導体基板(5)におけるダイオード形成領域(R2)に、ドレイン電極(13)をアノードとなる裏面電極とし、半導体基板(5)のうち裏面電極と反対側の面にカソードとなる表面電極(14)が形成されたダイオードが備えられるSiC半導体装置において、セル領域(R1)とダイオード形成領域(R2)の間に配置された電界緩和領域(R3)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、第2半導体層(3)を貫通して第1半導体層(2)に達し、かつ、セル領域(R1)とダイオード形成領域(R2)の間を仕切るように配置された第2トレンチ(7b)と、第2トレンチ(7b)の内壁に形成されたSiCからなる第1導電型層(8b)および第2トレンチ(7b)を埋め込むように第1導電型層(8b)の表面に形成されたSiCからなる第2導電型層(9b)により構成されたPN接合部による素子分離構造を備えることを特徴としている。
【0011】
このようなSiC半導体装置では、電界緩和領域(R3)に備えた第2導電型層(9b)と第1導電型層(8b)とにより構成されるPN分離部により、セル領域(R1)とダイオード形成領域(R2)の間の素子分離を行うようにしている。このため、トレンチ内に酸化膜を配置して素子分離を行う場合と比べて、素子分離用の酸化膜が絶縁破壊されることが無いため、JFETが形成されるセル領域(R1)とダイオード形成領域(R2)との間の絶縁耐圧を向上できる。このため、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。なお、請求項4に記載したように、第2トレンチ(7b)は複数個備えられていても良い。
【0012】
請求項2に記載の発明は、請求項1に記載の発明における素子分離構造を変更したものであり、第2トレンチ(7b)内を埋め込むようにワイドバンドギャップ半導体からなる第1導電型層(8b)を形成し、該第1導電型層(8b)と第2トレンチ(7b)の側面の第2半導体層(3)とにより構成されたPN接合部による素子分離構造としていることを特徴としている。
【0013】
このように、第2トレンチ(7b)内を埋め込むようにワイドバンドギャップ半導体からなる第1導電型層(8b)を形成しても、第1導電型層(8b)と第2トレンチ(7b)の側面の第2半導体層(3)とによりPN接合部を構成できる。このような素子分離構造としても、請求項1と同様の効果を得ることができる。
【0014】
請求項3に記載の発明では、電界緩和領域(R3)では第3半導体層(4)が除去され、ダイオード形成領域(R2)では第3半導体層(4)および第2半導体層(3)が除去されることで、電界緩和領域(R3)とダイオード形成領域(R2)との境界部が段差部とされ、境界部において第1半導体層(2)の表層部には第2半導体層(3)からダイオードに向けて延設された第2導電型のリサーフ層(16a)が備えられ、電界緩和領域(R3)における第2トレンチ(7b)よりもダイオード側において第2半導体層(3)と電気的に接続されたサージ引抜電極(17)が備えられていることを特徴としている。
【0015】
このように、電界緩和領域(R3)とダイオード形成領域(R2)の境界部となる段差部までリサーフ層(16a)が延設されるようにし、その表面に形成される層間絶縁膜(10)にかかる電界を緩和できるようにしている。このため、層間絶縁膜(10)の電界集中による絶縁破壊も抑制することが可能となる。さらに、サージ電流がダイオード形成領域(R2)に形成されたダイオードの表面電極(14)だけでなく、電界緩和領域(R3)に備えたサージ引抜電極(17)側にも流すことができる。このため、サージ発生時に表面電極(14)側に集中して大電流が流れることを防止できる。
【0016】
請求項5に記載の発明では、セル領域(R1)が半導体基板(5)の中央位置に配置されていると共に、該セル領域(R1)の周囲を囲むようにダイオード形成領域(R2)が配置され、セル領域(R1)とダイオード形成領域(R2)の間においてセル領域(R1)の周囲を囲むように電界緩和領域(R3)が配置されていることを特徴としている。
【0017】
このように、セル領域(R1)を中央に配置して、その周囲を電界緩和領域(R3)を介してダイオード形成領域(R2)が囲むような構造とすることができる。
【0018】
請求項6に記載の発明では、ダイオード形成領域(R2)が半導体基板(5)の中央位置に配置されていると共に、該ダイオード形成領域(R2)の周囲を囲むようにセル領域(R1)が配置され、さらに該セル領域(R1)を囲むように外周領域(R4)が配置されており、電界緩和領域(R3)がダイオード形成領域(R2)とセル領域(R1)の間においてダイオード形成領域(R2)の周囲を囲むように配置されていると共に、セル領域(R1)と外周領域(R4)の間においてセル領域(R1)の周囲を囲むように配置されていることを特徴としている。
【0019】
このように、ダイオード形成領域(R2)を中央に配置し、その周囲を電界緩和領域(R3)を介してセル領域(R1)が囲み、さらにセル領域(R1)と外周領域(R4)との間にも電界緩和領域(R3)が備えられた構造とすることもできる。
【0020】
請求項7に記載の発明では、ダイオード形成領域(R2)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、表面電極(14)が第2半導体層(3)とオーミック接触され、ダイオードが第2半導体層(3)と第1半導体層(2)とによるPN接合にて形成されるPNダイオードにより構成されていることを特徴としている。
【0021】
このように、ダイオード形成領域(R2)において第3半導体層(4)を除去し、表面電極(14)を第2半導体層(3)とオーミック接触させれば、第2半導体層(3)と第1半導体層(2)とによるPN接合にて形成されるPNダイオードとすることができる。このようなPNダイオードによりダイオード形成領域(R2)のダイオードを構成することができる。
【0022】
請求項8に記載の発明では、ダイオード形成領域(R2)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、表面電極(14)が第2半導体層(3)とオーミック接触されることで、第2半導体層(3)と第1半導体層(2)とによるPN接合にて形成されるPNダイオードが構成され、かつ、PNダイオードよりも外周領域(R4)側において第2半導体層(3)が除去されていると共に、表面電極(14)が第1半導体層(2)とショットキー接触されることで、ショットキーダイオードが構成され、ダイオード形成領域(R2)に備えられるダイオードがPNダイオードとショットキーダイオードにて構成されていることを特徴としている。
【0023】
このように、PNダイオードとショットキーダイオードとによってダイオード形成領域(R2)のダイオードを構成することができる。PNダイオードとショットキーダイオードのIV特性が温度によって異なり、PNダイオードでは比較的低温のときには印加電圧に対して流せる電流量がショットキーダイオードの場合よりも大きいが、所定温度(約250℃程度)よりも高温のなるとその関係が逆転する。このため、PNダイオードとショットキーダイオードとによってダイオード形成領域(R2)のダイオードを構成することにより、どのような温度帯でワイドバンドギャップ半導体装置が使用されたとしても、より大きな電流を流すことが可能となる。
【0024】
請求項9に記載の発明では、PNダイオードとショットキーダイオードの間において、第1半導体層(2)の表層部には、第2半導体層(3)の端部の下方からさらに外周側に延設されるように形成された第2導電型のリサーフ層(16a)が備えられていることを特徴としている。
【0025】
このように、リサーフ層(16a)を第2半導体層(3)の端部の下方からさらに外周側に延設されるように形成することにより、第2半導体層(3)の端部での電界集中を緩和することが可能となる。
【0026】
請求項10に記載の発明では、ダイオード形成領域(R2)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、第2半導体層(3)を貫通して第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより第2半導体層(3)が複数に分断されることで、ダイオードがJBSにて構成されていることを特徴としている。
【0027】
このように、ダイオード形成領域(R2)に第3トレンチ(20)を形成し、第3トレンチ(20)内を第1導電型層(8)で埋め込めば、第2半導体層(3)を複数に分断できる。これにより、JBSを構成することができ、このようなJBSによりダイオード形成領域(R2)のダイオードを構成することができる。
【0028】
請求項11に記載の発明では、外周領域(R4)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、第2半導体層(3)を貫通して第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより第2半導体層(3)が複数に分断されることで、ガードリングが構成されていることを特徴としている。
【0029】
このように、外周領域(R4)に第3トレンチ(20)を形成し、第3トレンチ(20)内を第1導電型層(8)で埋め込むようにしても、第2半導体層(3)を複数に分断できる。これにより、ガードリングを構成することができる。
【0030】
請求項12に記載の発明では、第2半導体層(3)は、二層構造とされており、上層部(3c)の方が下層部(3b)よりも高濃度とされていることを特徴としている。
【0031】
このように、第2半導体層(3)の濃度を変えておくことにより、第2ゲート領域(9a)とゲート電極との接触抵抗を低減できる。また、請求項7〜9に示すようなPNダイオードを構成する場合であれば、上層部(3c)と表面電極(14)との接触抵抗を更に低減することが可能となる。
【0032】
以上説明した請求項1ないし12に記載の発明の各部の面積設計は適宜選択可能であるが、請求項13に記載したように、セル領域(R1)におけるJFETの面積(Aj)とダイオード形成領域(R2)におけるダイオード(Ad)の面積が、JFETをオンさせたときにソース電極(12)とドレイン(13)の間に流れる電流とJFETをオフさせたときにダイオードの表面電極(14)とドレイン電極(13)との間に流れる電流とが等しくなるように設定されるようにすると好ましい。
【0033】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【0034】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【0035】
(第1実施形態)
図1は、本発明の第1実施形態にかかるSiC半導体装置の上面レイアウト図である。また、図2は、図1に示すSiC半導体装置のA−A断面図である。以下、図1および図2に基づいてSiC半導体装置の構成の説明を行う。
【0036】
図1に示すように、SiC半導体装置は、セル領域R1、ダイオード形成領域R2、電界緩和領域R3および外周領域R4を備えた構造とされている。セル領域R1には、JFETが形成されている。このセル領域R1は、上面形状が角部を丸めた正方形状とされている。ダイオード形成領域R2には、ダイオードとして、JBSが備えられている。このダイオード形成領域R2は、上面形状がセル領域R1および電界緩和領域R3の周囲を囲むように角部を丸めた正方枠体形状とされている。電界緩和領域R3は、セル領域R1とダイオード形成領域R2の間の絶縁分離を図りつつ、この領域での電界集中を緩和する役割を果たす。この電界緩和領域R3は、セル領域R1とダイオード形成領域R2の間に配置され、セル領域R1の周囲を囲むように角部が丸められた正方枠体形状とされている。外周領域R4は、セル領域R1やダイオード形成領域R2から延びる電界をSiC半導体装置の外周側において広範囲に広げて終端させることで、耐圧を持たせるためのものである。この外周領域R4は、上面形状がダイオード形成領域R2の周囲を囲むように角部を丸めた正方枠体形状とされている。
【0037】
具体的には、図2に示すように、SiC半導体装置には、例えば1×1019cm-3以上の不純物濃度とされたn+型基板(基板)1と、n+型基板1よりも低濃度、例えば1×1015〜5×1016cm-3の不純物濃度とされたn-型ドリフト層(第1半導体層)2と、例えば1×1018〜5×1019cm-3の不純物濃度とされたp+型層(第2半導体層)3と、n-型ドリフト層2よりも高濃度、例えば1×1018〜5×1020cm-3の不純物濃度とされたn+型層(第3半導体層)4とが備えられている。これらn+型基板1、n-型ドリフト層2、p+型層3およびn+型層4はすべてSiCによって構成されており、これらによって半導体基板5が構成されている。そして、図1に示すように、半導体基板5の中央部がセル領域R1とされ、セル領域R1を中心として順に電界緩和領域R3、ダイオード形成領域R2および外周領域R4が配置されている。
【0038】
また、図2に示すように、セル領域R1における半導体基板5の主表面側には、n+型層4およびp+型層3を貫通してn-型ドリフト層2まで達するトレンチ7aが形成されている。このトレンチ7aを埋め込むように、例えば0.1〜0.5μmの厚さ、1.0×1016〜1.0×1018cm-3の不純物濃度とされたn-型層(第1導電型層)8と、1×1018〜5×1020cm-3の不純物濃度とされたp+型層(第2導電型層)9とが順に成膜されている。そして、p+型層3によって第1ゲート領域3aが構成され、p+型層9によって第2ゲート領域9aが構成され、n+型層4によってn+型ソース領域4aが構成され、n-型層8によってn-型チャネル層8aが構成されている。
【0039】
n-型チャネル層8aや第1、第2ゲート領域3a、9aの不純物濃度やn-型チャネル層8aの膜厚は、JFETの作動形態に応じて設定され、本実施形態ではJFETがノーマリオフで作動するような設定としてある。
【0040】
また、n+型層4、n-型層8およびp+型層9の表面には、層間絶縁膜10を介してゲート電極11およびソース電極12が形成されている。ゲート電極11は、層間絶縁膜10に形成されたコンタクトホール10aを通じて第2ゲート領域9aに電気的に接続されていると共に、図2とは別断面において第1ゲート領域3aとも電気的に接続されている。ソース電極12は、層間絶縁膜10に形成されたコンタクトホール10bを通じてn+型ソース領域4aと電気的に接続されている。ゲート電極11は、例えばp+型層とオーミック接触可能な材質であるAlと、その上に積層されたNiとから構成され、ソース電極12は、例えばNiから構成されている。
【0041】
そして、半導体基板5の裏面側にはn+型基板1の裏面全面と電気的に接続されたドレイン電極13が形成されている。このような構造によってJFETが構成されていると共に、JFETが複数セル集められて構成されたセル領域R1が構成されている。
【0042】
また、ダイオード形成領域R2では、半導体基板5のうちp+型層3およびn+型層4がエッチングにより除去されている。このため、ダイオード形成領域R2のうち電界緩和領域R3との境界部は段差部となっており、n-型ドリフト層2が露出させられた状態とされている。
【0043】
ダイオード形成領域R2におけるn-型ドリフト層2の表面(半導体基板5のうちドレイン電極13とは反対側の面)には、層間絶縁膜10に形成された窓部10cを通じてカソードとなる表面電極14が接触させられている。この表面電極14が備えられ領域において、n-型ドリフト層2の表層部に、複数のp+型層15が等間隔のストライプ状、同心円状もしくはドット状に配置されている。また、表面電極14の内周端および外周端と接触し、さらに表面電極14の内周側と外周側に向かってp-型リサーフ層16a、16bが延設されている。このような構成において、表面電極14がn-型ドリフト層2に対してはショットキー接触させられていると共に、p+型層15およびp-型リサーフ層16a、16bはフローティング状態とされ、ドレイン電極13がアノードとなる裏面電極とされ、ショットキーバリアダイオードの一部がPNダイオードとされた整流素子として機能するJBSが構成されている。なお、表面電極14は、ソース電極12と電気的に接続され、GND状態とされる。
【0044】
また、電界緩和領域R3では、半導体基板5のうちn+型層4がエッチングにより除去されている。このため、電界緩和領域R3のうちセル領域R1との境界部は段差部となっており、p+型層3が露出させられた状態とされている。
【0045】
電界緩和領域R3におけるセル領域R1側には、セル領域R1とダイオード形成領域R2の間を仕切る(本実施形態ではセル領域R1の周囲を囲む)ようにn-型ドリフト層2まで達するトレンチ7bが形成されていると共に、このトレンチ7b内を埋め込むようにn-型層8およびp+型層9が配置されている。これら電界緩和領域R3におけるn-型層8およびp+型層9は、PN分離部を構成するn型領域8bおよびp型領域9bとして機能する。なお、図2では、トレンチ7bを1つのみ形成し、PN分離部を1つ備えた構造を図示しているが、セル領域R1を囲むように複数のトレンチ7bを同心円状に配置し、複数個PN分離部を備える構造としても良い。
【0046】
また、電界緩和領域R3のうちダイオード形成領域R2との境界部となる段差部にまで、p-型リサーフ層16aが延設されている。p-型リサーフ層16aは、p型不純物濃度が1.0×1017〜5.0×1017cm-3とされている。本実施形態では、段差部が傾斜したメサ形状を為しており、段差部の表面全域にp-型リサーフ層16aが延設されることで、p+型層3とp-型リサーフ層16aとが繋がった構造とされている。そして、トレンチ7bよりも外周(トレンチ7bが複数本ある場合には最外周のトレンチよりも外周側)において、層間絶縁膜10に形成されたコンタクトホール10dを通じてp+型層3の表面と接触するようにサージ引抜電極17が備えられている。
【0047】
外周領域R4では、ダイオード形成領域R2と同様に、半導体基板5のうちp+型層3およびn+型層4がエッチングにより除去されている。このため、外周領域R4ではn-型ドリフト層2が露出させられた状態とされている。そして、n-型ドリフト層2の表層部においてp-型リサーフ層16bがセル領域R1の外周側に向かって延設されている。このp-型リサーフ層16bも、p型不純物濃度が1.0×1017〜5.0×1017cm-3とされている。さらに、p-型リサーフ層16bの外周を囲むようにn+型層18が形成されていると共に、このn+型層18と層間絶縁膜10に形成されたコンタクトホール10eを通じて電気的に接続された等電位リング(EQR)電極19が備えられている。
【0048】
以上のような構造により、本実施形態にかかるSiC半導体装置が構成されている。次に、このように構成されたSiC半導体装置のセル領域R1に備えられたJFETの作動について説明する。
【0049】
本実施形態では、JFETはノーマリオフで作動する。まず、第1ゲート領域3aと第2ゲート領域9aにゲート電圧が印加される前の状態では、第1ゲート領域3aと第2ゲート領域9aの双方からn-型チャネル層8aに伸びる空乏層によってn-型チャネル層8aがピンチオフされる。このため、チャネル領域が設定されず、ソース−ドレイン間に電流が流れない状態となる。一方、第1ゲート領域3aと第2ゲート領域9aにゲート電圧が印加されると、第1、第2ゲート領域3a、9aの双方からn-型チャネル層8a側に延びる空乏層の延び量が制御され、n-型チャネル層8aに延びる空乏層の延び量が縮小される。これにより、チャネル領域が設定されて、ソース−ドレイン間に電流が流される。そして、第1ゲート領域3aと第2ゲート領域9aへのゲート電圧の印加をやめ、JFETをオフさせると、整流素子として機能するJFETを通じて電流が流される。
【0050】
また、サージが発生したときには、p-型リサーフ層16a、16bにおいてアバランシェブレークダウンが生じ、図1中に示した電流経路に沿ってサージ電流が流れる。このとき、電界緩和領域R3とダイオード形成領域R2の境界部となる段差部にまでp-型リサーフ層16aを延設してあるため、サージ電流が表面電極14側だけでなくサージ引抜電極17側にも流れるようにできる。
【0051】
このようなSiC半導体装置では、電界緩和領域R3に備えたp型領域9bとn型領域8bとにより構成されるPN分離部により、セル領域R1とダイオード形成領域R2の間の素子分離を行うようにしている。このため、トレンチ内に酸化膜を配置して素子分離を行う場合と比べて、素子分離用の酸化膜が絶縁破壊されることが無いため、JFETが形成されるセル領域R1とダイオード形成領域R2との間の絶縁耐圧を向上できる。このため、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。
【0052】
また、電界緩和領域R3とダイオード形成領域R2の境界部となる段差部までp-型リサーフ層16aが延設されるようにし、その表面に形成される層間絶縁膜10にかかる電界を緩和できるようにしている。このため、層間絶縁膜10の電界集中による絶縁破壊も抑制することが可能となる。
【0053】
さらに、サージ電流がダイオード形成領域R2に形成されたJBSの表面電極14だけでなく、電界緩和領域R3に備えたサージ引抜電極17側にも流すことができる。このため、サージ発生時に表面電極14側に集中して大電流が流れることを防止できる。
【0054】
参考として、本実施形態にかかるSiC半導体装置、つまりPN分離部によりセル領域R1とダイオード形成領域R2との間の素子分離を行った構造と、従来のようにトレンチ内に酸化膜を配置することにより素子分離を行った構造とについて、ドレイン電圧−電流密度特性を調べた。図3は、その結果を示したグラフである。この図に示されるように、従来の酸化膜による素子分離構造の場合には、ドレイン電圧が低い段階で電流密度が変動し始めている。つまり、早期にブレークダウンが発生してリークが発生していることが確認できる。これについて分析するために、セル領域R1とダイオード形成領域R2との間にトレンチを形成し、トレンチ内を酸化膜で埋め込むことで素子分離を行った場合についてシミュレーションにより電界強度分布を調べたところ、図4のような電位分布になることが確認された。この図からも、トレンチのコーナー部等において電界集中が発生していることが判る。このため、早期にブレークダウンが発生していると言える。
【0055】
一方、本実施形態のようなPN分離部による素子分離構造の場合には、ドレイン電圧が1000V以上という高い電圧になっても電流密度が変動しておらず、ブレークダウンが生じていないことが判る。
【0056】
この結果から、本実施形態のようなPN分離部による素子分離構造とすることにより、JFETが形成されるセル領域R1とダイオード形成領域R2との間の絶縁耐圧を向上できると言える。したがって、上述したように、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。
【0057】
また、このようなSiC半導体装置では、以下のようにしてセル領域R1とダイオード形成領域R2の面積設計について行うことができる。
【0058】
例えば、JFETにおけるn-型チャネル層8aの幅、つまりチャネル幅を0.25μmにし、不純物濃度を4.0×1016cm-3にした場合に第1ゲート領域3aおよび第2ゲート領域9aに対して2.5Vのゲート電圧を印加した場合のJFETおよびJBSの電圧−電流密度特性を調べた。その結果を図5に示す。
【0059】
この図に示されるように、表面電極14とn-型ドリフト層2との接触部における仕事関数φMをφM=4.95eVとしたときのショットキー障壁VTOが0.8Vになることから、JBSの電圧(ソース−ドレイン間電圧)−電流密度特性はショットキーダイオードと近似した特性となり、0.8Vを超えると急激に電流密度が上昇するという特性となる。一方、JFETは、n-型チャネル層8aに広がる空乏層が縮まってチャネル領域の幅が十分に広がると、ほぼ電流密度が一定になるという特性になる。
【0060】
ここで、JFETとJBSの面積設計を行うにあたり、JFETに流れる電流とJBSに流れる電流とが同等になるのが好ましい。つまり、JBSはJFETをオフしたときに電流が流れる整流素子として機能するため、オフする直前までJFETに流れていた電流がそのままJBS側に流れ込むことを想定し、JFETに流れる電流とJBSに流れる電流とが等しくなるのが最適設計となる。このような最適設計は、以下の手法により行うことができる。なお、ここでは説明を簡単にするために、セル領域R1に形成されたJFETおよびダイオード形成領域R2に形成されたJBSを単純な円形とした構造について考えてみる。
【0061】
図6のJFETおよびJBSのレイアウト模式図に記載したように、JFETの半径をrj、JBSの幅をxdとすると、JFETの面積AjとJBSの面積Adは次式で表される。
【0062】
(数1) Aj=πrj2 … 数式1
(数2) Ad=π(rj+xd)2−πrj2 … 数式2
このため、JFETの面積AjのJBSの面積Adに対する比率P(=Aj/Ad)は、次式のように表すことができる。そして、次式をxdの式に直すと、下記のようになる。
【0063】
【数3】
【0064】
【数4】
そして、例えばJFETで目標とする電流値を40〔A〕に設定し、ゲート−ソース間電圧(ゲート電圧)VGS=2.5〔V〕とする。また、ドレイン−ソース間電圧VDS=1〔V〕とすると、図3のグラフからドレイン−ソース間電流の電流密度JDS=31.6〔A/cm2〕となるため、面積Ajが次式のように導き出せる。
【0065】
(数5)
Aj=40〔A〕/31.6〔A/cm2〕=1.27〔cm2〕 …数式5
また、JFETの半径rjと面積Ajとの関係が数式1のように表されることから、JFETの半径rjは以下のように表される。
【0066】
【数6】
一方、同様の条件の場合、つまりドレイン−ソース間電圧VDS=1〔V〕の場合、図3のグラフからJBSのアノード−カソード間の電流密度JAK=45.5〔A/cm2〕となる。そして、アノード−カソード間の電流IAKの目標とする電流値をJFETの12倍(IAK=12×IDS=20A)に設定すると、面積Adは次式のように表される。
【0067】
(数7)
Ad=20〔A〕/31.6〔A/cm2〕=1.27〔cm2〕 …数式7
そして、JFETの面積AjのJBSの面積Adに対する比率P(=Aj/Ad)が上記した数式3として表されるため、比率P=Aj/Ad=1.27〔cm2〕/0.44〔cm2〕=2.88・・・≒3となる。これを数式4に対して代入することにより、下記のようにJBSの幅xdを求めることができ、xd=1.02〔mm〕となる。
【0068】
【数8】
このように、本実施形態の構造を有するSiC半導体装置においても、上記した手法によってセル領域R1のJFETおよびダイオード形成領域R2におけるJBSの面積設計の最適設計を行うことができる。そして、比率Pが約3となるように、つまりJFETに対するJBSの面積が1/3程度となるようにすることで、これらに流す電流が等しくなる面積設計にでき、所望の電圧−電流特性を得ることが可能となる。
【0069】
続いて、図1に示すSiC半導体装置の製造工程について、図7〜図10に示す製造工程図を用いて説明する。
【0070】
まず、図7に示す工程では、例えば1×1019cm-3以上の不純物濃度とされたn+型基板1の上に、例えば1×1015〜5×1016cm-3の不純物濃度とされたn-型ドリフト層2と、例えば1×1018〜5×1019cm-3の不純物濃度とされたp+型層3と、例えば1×1018〜5×1020cm-3の不純物濃度とされたn+型層4とをエピタキシャル成長させた半導体基板5を用意する。
【0071】
図8に示す工程では、半導体基板5の表面に図示しないマスクを配置した後、セル領域R1のトレンチ7aおよび電界緩和領域R3のトレンチ7bの形成予定領域を開口させる。そして、そのマスクを用いてエッチングを行うことにより、n+型層4およびp+型層4を貫通してn-型ドリフト層2に達するトレンチ7a、7bを同時に形成する。これにより、トレンチ7aにてp+型層3およびn+型層4が複数に分断され、トレンチ7aの側面に位置しているp+型層3およびn+型層4によって第1ゲート領域3aとn+型ソース領域4aが形成される。この後、マスクを除去する。
【0072】
図9に示す工程では、トレンチ7a、7b内を埋め込むように半導体基板5の表面にn-型層8とp+型層9を順にエピタキシャル成長させて積層する。そして、CMP(Chemical Mechanical Polishing)などによる平坦化工程により、トレンチ7a、7b内にのみn-型層8とp+型層9を残す。これにより、セル領域R1のトレンチ7a内にn-型チャネル層8aおよび第2ゲート領域9aを形成でき、電界緩和領域R3のトレンチ7b内にn型領域8bおよびp型領域9bからなるPN接合部を形成できる。
【0073】
図10に示す工程では、半導体基板5のうちのセル領域R1を覆うマスクを配置し、エッチングすることでダイオード形成領域R2、電界緩和領域R3および外周領域R4においてn+型層4を除去する。
【0074】
図11に示す工程では、半導体基板5のうちのセル領域R1および電界緩和領域R3を覆うマスクを配置し、エッチングすることでダイオード形成領域R2および外周領域R4においてp+型層3を除去し、n-型ドリフト層2を露出させる。このとき、等方性エッチングを行うこと、もしくは、面方位依存性を用いた異方性エッチングを行うことにより、電界緩和領域R3とダイオード形成領域R2の境界部の段差部がテーパ状(メサ状)になるようにすると好ましい。
【0075】
図12に示す工程では、半導体基板5の表面のうちp+型層15の形成予定領域が開口するマスクを配置したのちp型不純物をイオン注入する。さらに、マスクを除去したのち、再度、半導体基板5の表面のうちp-型リサーフ層16a、16bの形成予定領域が開口するマスクを配置し、p型不純物をイオン注入する。このとき、上述したように電界緩和領域R3とダイオード形成領域R2の境界部の段差部がテーパ状になっていれば、基板垂直方向からのイオン注入のみにより、段差部にもp型不純物を注入することが可能となる。電界緩和領域R3とダイオード形成領域R2の境界部の段差部が半導体基板5の表面に対して垂直である場合であっても、p型不純物を斜めイオン注入すれば、段差部にもp型不純物を注入することが可能である。
【0076】
続いて、先程利用したマスクを除去したのち、n+型層18の形成予定領域が開口するマスクを配置し、n型不純物をイオン注入する。そして、熱処理などを行うことで注入されたイオンを活性化させ、p-型リサーフ層16a、16b、p+型層15およびn+型層18を形成する。
【0077】
図13に示す工程では、層間絶縁膜10を形成したのち、パターニングしてコンタクトホール10a、10b、10d、10eおよび窓部10cを形成する。その後、p型SiCとオーミック接触可能なAlやn型SiCとオーミック接触可能なNi等の金属膜を形成したのち、パターニングして、ゲート電極11、ソース電極12、表面電極14、サージ引抜電極17および等電位リング電極19を形成する。
【0078】
その後の工程については図示しないが、ドレイン電極13の形成工程を経て、本実施形態のSiC半導体装置が完成する。
【0079】
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態のSiC半導体装置は、第1実施形態に対してセル領域R1とダイオード形成領域R2のレイアウトを変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0080】
図14は、本実施形態にかかるSiC半導体装置の上面レイアウト図である。図15は、図14に示すSiC半導体装置のB−B断面図である。
【0081】
図14に示すように、本実施形態も、セル領域R1、ダイオード形成領域R2、電界緩和領域R3および外周領域R4を備えた構造とされているが、ダイオード形成領域R2が中央位置に配置され、これを囲むようにセル領域R1が配置されていると共に、これらセル領域R1とダイオード形成領域R2の間に電界緩和領域R3が配置された構造とされている。また、セル領域R1を囲むように外周領域R4が配置されているが、これらセル領域R1と外周領域R4の間にも電界緩和領域R3が配置された構造とされている。なお、図15に示されるように、セル領域R1、ダイオード形成領域R2、電界緩和領域R3および外周領域R4を構成する各部の構造は第1実施形態と同様である。
【0082】
このように、ダイオード形成領域R2が中央位置に配置され、セル領域R1がその周りを囲むような構造とすることも可能である。このような構造に対しても、第1実施形態と同様の効果を得ることができる。
【0083】
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態のSiC半導体装置は、第1実施形態に対してダイオード形成領域R2および外周領域R4の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0084】
図16は、本実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大図である。この図に示すように、本実施形態ではダイオード形成領域R2にPNダイオードを形成している。具体的には、半導体基板5に予め備えておいたp+型層3をp型領域とし、n+型ドリフト層2をn型領域とするPN接合を構成することでPNダイオードとしている。p+型層3の表面は、表面電極14のうちp+型層3と接触する部分をNi等で構成することでシリサイド膜14aを形成し、表面電極14とp+型層3とがオーミック接触させられるようにしている。このような構造とされているため、電界緩和領域R3とダイオード形成領域R2とがフラットな構成となる。
【0085】
さらに、外周領域R4については、p+型層3を除去してn-型ドリフト層2を露出させ、p+型層3の端部の下方からさらに外周側に延設されるようにp-型リサーフ層16bを形成している。このような構造とすることで、p+型層3の端部での電界集中を緩和することが可能となり、この部分での層間絶縁膜10の絶縁破壊を防止することが可能となる。
【0086】
また、本実施形態のSiC半導体装置の製造工程に関しては、基本的に第1実施形態と同様の製造工程を用いることができるが、以下の製造工程を変更することになる。
【0087】
まず、第1実施形態で説明した図10に示す工程まで行い、図11に示す工程において、外周領域R4のみを開口させたマスクを用いてp+型層3をエッチングする。そして、図12に示す工程においてp型不純物をイオン注入することにより、p-型リサーフ層16bを形成するが、n-型ドリフト層2の露出部分を傾斜したメサ形状とすることにより、p-型リサーフ層16bがp+型層3の端部の下方からさらに外周側に延設されるようにする。その後の工程に関しては第1実施形態と同様であるが、表面電極14を形成する際に、Ni等のp+型SiCとオーミック接触させられる金属層をダイオード形成領域R2にも残しておき、後でサリサイドプロセスを行うことにより、p+型層3とオーミック接触させた表面電極14を得ることができる。
【0088】
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態のSiC半導体装置は、第3実施形態に対してp+型層3の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0089】
図17は、本実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大図である。この図に示すように、本実施形態ではp+型層3を二層構造とし、下層部3bよりも上層部3cの方がp型不純物濃度が高濃度となるようにしている。このように、p+型層3の濃度を変えておくことにより、上層部3cと表面電極14との接触抵抗を更に低減することが可能となる。また、セル領域R1に関しても、上層部3cが高濃度とされていることから、第2ゲート領域9aと図示しないゲート電極との接触抵抗を低減できるという効果も得られる。
【0090】
このような構造は、半導体基板5を形成する際に、予めp+型層3を二段階に分けて形成し、p+型層3をエピタキシャル成長させる際のp型不純物の導入量を代えておけばよい。
【0091】
(第5実施形態)
本発明の第5実施形態について説明する。本実施形態のSiC半導体装置は、第3実施形態に対してダイオード形成領域R2にPNダイオードだけでなくショットキーダイオードも形成したものであり、その他に関しては第3実施形態と同様であるため、第3実施形態と異なる部分についてのみ説明する。
【0092】
図18は、本実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大図である。この図に示すように、本実施形態ではダイオード形成領域R2のうち電界緩和領域R3側にPNダイオードを形成し、外周領域R4側にショットキーダイオードを形成している。PNダイオードに関しては第3実施形態と同様である。ショットキーダイオードは、表面電極14をn-型ドリフト層2に対してショットキー接触させることにより構成されたものである。これらPNダイオードとショットキーダイオードの表面電極14は共通化されている。
【0093】
このような構造では、PNダイオードとショットキーダイオードとが並列的に備えられた整流素子となる。そして、PNダイオードとショットキーダイオードのIV特性が温度によって異なり、PNダイオードでは比較的低温のときには印加電圧に対して流せる電流量がショットキーダイオードの場合よりも大きいが、所定温度(約250℃程度)よりも高温のなるとその関係が逆転することから、どのような温度帯でSiC半導体装置が使用されたとしても、より大きな電流を流すことが可能となる。
【0094】
また、PNダイオードとショットキーダイオードとの境界部において、p-型リサーフ層16aが形成されている。このp-型リサーフ層16aはp+型層3の端部の下方からさらに外周側に延設されるように形成されており、第3実施形態と同様、n-型ドリフト層2の露出部分を傾斜したメサ形状としてp型不純物をイオン注入することにより形成されている。このように、p-型リサーフ層16aをp+型層3の端部の下方からさらに外周側に延設されるように形成することにより、p+型層3の端部での電界集中を緩和することが可能となる。
【0095】
(第6実施形態)
本発明の第6実施形態について説明する。本実施形態のSiC半導体装置は、第1実施形態に対してダイオード形成領域R2および外周領域R4の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0096】
図19は、本実施形態にかかるSiC半導体装置の外周領域R4の近傍の部分拡大図である。この図に示されるように、本実施形態では、ダイオード形成領域R2においてもp+型層3を残した状態とし、ダイオード形成領域R2においてトレンチ20を形成することでp+型層3を分断すると共に、トレンチ20内をn-型層8で埋め込んだ構造としている。このため、p+型層15が分断されたp+型層3にて構成されている。このような構造とすることによっても、ダイオード形成領域R2にJBSを構成することもできる。
【0097】
外周領域R4におけるp-型リサーフ層16bの構造に関しては第3実施形態と同様とされており、p+型層3の端部の下方からさらに外周側に延設されるようにp-型リサーフ層16bが形成されることで、この領域での電界緩和を図ることができ、層間絶縁膜10の絶縁破壊を防止することが可能となる。
【0098】
また、本実施形態のSiC半導体装置の製造工程に関しては、基本的に第1実施形態と同様の製造工程を用いることができるが、以下の製造工程を変更することになる。
【0099】
まず、第1実施形態で説明した図8に示す工程において、マスクを配置する際に、ダイオード形成領域R2に関してはp+型層15やp+型層15の形成予定領域を覆い、それ以外の領域が開口するようにする。そして、マスクを用いたエッチングにより、セル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7bと同時にダイオード形成領域R2にもトレンチ20を形成する。このとき、トレンチ20の幅を後工程で形成するn-型層8の膜厚の2倍以下となるようにしておく。
【0100】
そして、図9に示す工程を行う際に、セル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7b内にn-型層8を成膜すると同時に、ダイオード形成領域R2のトレンチ20内にもn-型層8を成膜する。このとき、トレンチ20の幅をn-型層8の膜厚の2倍以下にしてあるため、トレンチ20内がすべてn-型層8によって埋め込まれる。このため、この後、セル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7b内をp+型層9で埋め込む際に、ダイオード形成領域R2のトレンチ20にはp+型層9が入らないようにできる。
【0101】
そして、図11に示す工程と図12に示す工程のうちp-型リサーフ層16bを形成するためのp型不純物のイオン注入工程のみを行ったのち、それ以降の工程を行うようにすることで、本実施形態にかかるSiC半導体装置を製造することができる。
【0102】
このような製造方法によれば、ダイオード形成領域R2のトレンチ20をセル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7bの形成と同時に行える。また、トレンチ20内をn-型層8で埋め込むことにより、p+型層15を分断されたp+型層3にて構成することができる。これにより、製造工程の簡略化を図ることが可能となる。
【0103】
また、一般的に、JBSでは表面電極14がn-型層8に対してショットキー接触させられるが、p+型層15はフローティング状態とされる。しかしながら、図20に示す本実施形態のSiC半導体装置の変形例の断面図に示されるように、p+型層15と表面電極14との接触部にシリサイド膜14aが形成されるようにすることで、p+型層15がPNダイオードとして機能するようにしても良い。
【0104】
(第7実施形態)
本発明の第7実施形態について説明する。本実施形態のSiC半導体装置は、第6実施形態に対して外周領域R4の構造を変更したものであり、その他に関しては第6実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0105】
図21は、本実施形態にかかるSiC半導体装置の外周領域R4の近傍の部分拡大図である。この図に示されるように、本実施形態では、ダイオード形成領域R2に加えて外周領域R4にもp+型層3を残した状態とし、これらの領域R2、R4においてトレンチ20を形成することでp+型層3を分断すると共に、トレンチ20内をn-型層8で埋め込んだ構造としている。このため、分断されたp+型層3によってp+型層15が構成されていると共に、外周領域R4においてp+型層21が等間隔に配置されたガードリングが備えられた構造とされている。このように、外周領域R4にガードリングが備えられる構造としても良い。
【0106】
本実施形態のSiC半導体装置の製造工程に関しては、基本的に第6実施形態と同様の製造工程を用いることができる。すなわち、第1実施形態で説明した図8に示す工程において、マスクを配置する際に、ダイオード形成領域R2に加えて外周領域R4に関してp+型層15やp+型層21の形成予定領域を覆われるようにする。そして、マスクを用いたエッチングにより、ダイオード形成領域R2と同時に外周領域R4にもトレンチ20を形成する。
【0107】
そして、図9に示す工程を行う際に、セル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7b内にn-型層8を成膜すると同時に、ダイオード形成領域R2および外周領域R4びトレンチ20内にもn-型層8を成膜する。このとき、外周領域R4のトレンチ20内もすべてn-型層8によって埋め込まれる。
【0108】
この後、図11に示す工程と図12に示す工程のうちp-型リサーフ層16a、16bやp+型層15を形成するためのp型不純物のイオン注入工程を行わず、それ以降の工程を行うようにすることで、本実施形態にかかるSiC半導体装置を製造することができる。
【0109】
このような製造方法によれば、ダイオード形成領域R2および外周領域R4のトレンチ20をセル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7bの形成と同時に行える。また、トレンチ20内をn-型層8で埋め込むことにより、p+型層15を分断されたp+型層3にて構成することができると共に、外周領域R4にはp+型層21が等間隔に配置されたガードリングを形成することができる。これにより、製造工程の簡略化を図ることが可能となる。
【0110】
また、一般的に、JBSでは表面電極14がn-型層8に対してショットキー接触させられるが、p+型層15はフローティング状態とされる。しかしながら、図22に示す本実施形態のSiC半導体装置の変形例の断面図に示されるように、p+型層15と表面電極14との接触部にシリサイド膜14aが形成されるようにすることで、p+型層15がPNダイオードとして機能するようにしても良い。
【0111】
(他の実施形態)
(1)上記各実施形態では、JFETをノーマリオフで作動させる形態として説明したが、ノーマリオンで作動させる形態とすることもできる。ただし、ノーマリオンで作動させる場合には、各JFETの第2ゲート領域9aや電界緩和領域R3のPN接合部により、複数のPN接合が順番に並んだ状態となる。このため、第1実施形態におけるSiC半導体装置の等価回路を示すと、図23のように表される。すなわち、複数の寄生PNPトランジスタが直列接続されたものと等価になる。このため、例えば第1ゲート領域3aに負電圧が印加された場合に寄生PNPトランジスタがオンしてしまい、リークが発生する可能性がある。
【0112】
したがって、JFETをノーマリオンで作動させる形態とする場合には、図24に記載したSiC半導体装置の断面図に示されるように、サージ引抜電極17を無くす構造にすると好ましい。また、電界緩和領域R3におけるPN接合部の数を増やすことによっても寄生PNPトランジスタがオンしないようにすることも可能である。ただし、その分SiC半導体装置のサイズが大きくなるため、サージ引抜電極17を無くす構造にすることが有効である。なお、ここではJFETをノーマリオンで作動させる形態とする場合について説明したが、勿論、JFETをノーマリオフで作動させる形態の場合であっても、サージ引抜電極17を無くす構造を採用することもできる。
【0113】
(2)上記各実施形態では、第1ゲート領域3aと第2ゲート領域9aを同電位にする場合について説明したが、第1ゲート領域3aを第1電位にでき、第2ゲート領域9aを第2電位にというように、それぞれ別々の電位にする構造としても構わない。この場合、第1ゲート領域3aを制御する第1電位と第2ゲート領域9aを制御する第2電位をそれぞれ独立した電位に変化させられるようにしても、第1ゲート領域3aを制御する第1電位のみ変化させられ、第2ゲート領域9aに印加される第2電位をGND(ソース電位)に固定するようにしても構わない。
【0114】
(3)上記第1、第2実施形態等では、外周領域R4に等電位リング電極19を配置した構造を例に挙げたが、これらの実施形態についても第7実施形態で示したようなガードリングなどを備えるようにしても良い。つまり、外周領域R4に外周耐圧構造として知られている様々な構造のどのようなものを形成しても良い。
【0115】
(4)上記各実施形態では、セル領域R1におけるトレンチ7aや電界緩和領域R3におけるトレンチ7b内に形成するp+型層9の濃度を均一な濃度とする場合について説明したが、これを二層構造とし、内側の方が外側よりもp型不純物濃度が高い高濃度領域となるようにすることもできる。このような構造とすれば、第2ゲート領域9aとゲート電極11との接触抵抗をより低減しつつ、第2ゲート領域9aや電界緩和領域R3におけるp型領域9bに濃度勾配を設けることができるため、より電界緩和効果を得ることができる。
【0116】
(5)上記各実施形態では、電界緩和領域R3に備えれたトレンチ7b内にn型領域8bとp型領域9bからなるPN接合部を備えるようにしたが、トレンチ7bの周囲がp+型層3であるため、単にトレンチ7b内をn型領域8bで埋め込むことにより、p+型層3とn型領域8bによるPN接合部を構成するようにしても、素子分離を行うことができる。なお、このようにトレンチ7bをn型領域8bにて埋め込むようにするためには、トレンチ7bの幅を上述したトレンチ20と同様にn型領域8bの成長量の2倍以下にしておく必要がある。
【0117】
(6)上記各実施形態では、第1導電型がn型、第2導電型がp型となるSiC半導体装置について説明したが、各構成要素の導電型が反転させたSiC半導体装置に対しても、本発明を適用することができる。
【0118】
(7)第3〜第7実施形態では第1実施形態の構造のSiC半導体装置に対して本実施形態を適用した場合について説明したが、勿論、第2実施形態のような構造に対しても本実施形態を適用することができる。
【0119】
(8)上記各実施形態ではワイドバンドギャップ半導体の一例としてSiCを例に挙げて説明したが、他のワイドバンドギャップ半導体、例えばGaNやダイヤモンドに対しても同様に本発明を適用することができる。
【図面の簡単な説明】
【0120】
【図1】本発明の第1実施形態にかかるSiC半導体装置の上面レイアウト図である。
【図2】図1に示すSiC半導体装置のA−A断面図である。
【図3】本実施形態と従来技術のSiC半導体装置について、ドレイン電圧−電流密度特性を調べた結果を示したグラフである。
【図4】トレンチ内を酸化膜で埋め込むことで素子分離を行った場合についてシミュレーションにより電界強度分布を調べた結果を示した図である。
【図5】JFETおよびJBSの電圧−電流密度特性を調べた結果を示すグラフである。
【図6】JFETおよびJBSのレイアウト模式図である。
【図7】図1に示すSiC半導体装置の製造工程を示した断面図である。
【図8】図7に続くSiC半導体装置の製造工程を示した断面図である。
【図9】図8に続くSiC半導体装置の製造工程を示した断面図である。
【図10】図9に続くSiC半導体装置の製造工程を示した断面図である。
【図11】図10に続くSiC半導体装置の製造工程を示した断面図である。
【図12】図11に続くSiC半導体装置の製造工程を示した断面図である。
【図13】図12に続くSiC半導体装置の製造工程を示した断面図である。
【図14】本発明の第2実施形態にかかるSiC半導体装置の上面レイアウト図である。
【図15】図14に示すSiC半導体装置のB−B断面図である。
【図16】本発明の第3実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図17】本発明の第4実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図18】本発明の第5実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図19】本発明の第6実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図20】本発明の第6実施形態の変形例にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図21】本発明の第7実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図22】本発明の第7実施形態の変形例にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図23】他の実施形態で説明するSiC半導体装置の等価回路を示した断面図である。
【図24】他の実施形態で説明するSiC半導体装置の断面図である。
【符号の説明】
【0121】
1 n+型基板
2 n-型ドリフト層
3 p+型層
3a 第1ゲート領域
4 n+型層
4a n+型ソース領域
5 半導体基板
7a、7b トレンチ
8a n-型チャネル層
8b n型領域
9a 第2ゲート領域
9b p型領域
11 ゲート電極
12 ソース電極
13 ドレイン電極
14 表面電極
16a、16b p-型リサーフ層
17 サージ引抜電極
20 トレンチ
R1 セル領域
R2 ダイオード形成領域
R3 電界緩和領域
R4 外周領域
【技術分野】
【0001】
本発明は、J−FETを備えた炭化珪素(以下、SiCという)、窒化ガリウム(以下、GaNという)、ダイヤモンドなどのワイドバンドギャップ半導体にて構成されるワイドバンドギャップ半導体装置に関するものである。
【背景技術】
【0002】
従来、特許文献1において、JFETが形成されるセル領域とショットキーダイオードおよび外周耐圧構造が備えられる外周領域とが備えられる半導体装置が開示されている。この半導体装置では、セル部と外周領域との間にトレンチを形成すると共に、このトレンチ内に酸化膜を埋め込むことで、セル部と外周領域との間の絶縁分離が図られている。
【0003】
また、特許文献2において、JFETが形成されるセル領域とジャンクションバリアショットキーダイオード(以下、JBSという)が形成される外周領域とが備えられるSiC半導体装置が提案されている。このSiC半導体装置に備えられるJFETは、n-型ドリフト層の上にp+型第1ゲート層とn+型ソース領域を形成すると共に、これらを貫通してn-型ドリフト層に達するトレンチを形成し、トレンチ内にn-型チャネル層とp+型第2ゲート領域を配置した構造とされている。このため、このSiC半導体装置に備えられるJBSは、p+型第1ゲート層をエッチングにより除去してn-型ドリフト層を露出させ、その露出したn-型ドリフト層内にp+型不純物領域を形成すると共に、p+型不純物領域およびn-型ドリフト層に接するショットキー電極を配置した構造とされている。そして、このような構造のJFETが備えられたセル部とJBSが備えられた外周領域との絶縁を図るために、p+型第1ゲート層とn+型ソース領域の段差部、つまりこれらがエッチングにより除去された箇所の端部を覆うように酸化膜を配置している。
【0004】
また、特許文献3において、MOSFETとJBSとを組み合わせた構造の半導体装置が開示されている。この半導体装置では、JBSを囲むようにMOSFETを配置すると共に、MOSFETにおけるp型チャネル領域(ベース領域)をソース電極に電気的に接続するためのp+型ボディ層をJBSのp+型不純物領域も兼ねさせた構造としている。このようにMOSFETとJBSとを組み合わせた構造としているため、絶縁分離を行わなくても良い構造となる。
【特許文献1】米国特許出願公開第2006/0011924号明細書
【特許文献2】特開2003−68760号公報
【特許文献3】米国特許出願公開第2004/0212011号明細書
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1のように、トレンチ内を酸化膜で埋め込むような絶縁分離構造の場合、ショットキーダイオードの端部でブレークダウンが生じることになり、酸化膜が絶縁破壊されてしまうという問題がある。特にSiC半導体装置に適用する場合、酸化膜に掛かる電界強度がSiの3倍程度になるため絶縁破壊され易い。また、トレンチ内を酸化膜で埋め込んだ絶縁分離構造の耐圧によって半導体装置の耐圧が決まってしまうため、JFETやショットキーダイオードの耐圧を高くしても半導体装置の耐圧を向上させることができず、耐圧の最適設計を行うことができなくなる。
【0006】
また、特許文献2のように、p+型第1ゲート層とn+型ソース領域の段差部を酸化膜で覆うような絶縁分離構造についても、そのJBSの端部でブレークダウンが生じることになり、酸化膜が絶縁破壊されるという問題がある。また、p+型第1ゲート層とn+型ソース領域の段差部を酸化膜で覆うようにした絶縁分離構造の耐圧によって半導体装置の耐圧が決まってしまうため、JFETやショットキーダイオードの耐圧を高くしても半導体装置の耐圧を向上させることができず、耐圧の最適設計を行うことができなくなる。
【0007】
また、特許文献3のように、MOSFETとJBSとを組み合わせた構造とする場合、p+型ボディ層をソース電極とオーミック接触させなければならないため、MOSFET側の濃度設計によって各部の濃度が決まってしまい、ダイオードとしての最適設計を行えない。このため、JBSに電流が流れるときにp+型ボディ層側に主に流れて他のp+型層には電流が殆ど流れない状態になる。これにより、電流が局所的に流れ、耐圧の最適設計が行えないという問題がある。
【0008】
なお、ここではワイドバンドギャップ半導体の一例としてSiCを例に挙げて説明したが、他のワイドバンドギャップ半導体、例えばGaNやダイヤモンドを用いて半導体装置を形成する場合にも同様のことが言える。
【0009】
本発明は上記点に鑑みて、JFETが形成されるセル領域とダイオード形成領域との間の絶縁耐圧を向上でき、耐圧の最適設計が行える構造のワイドバンドギャップ半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
上記目的を達成するため、請求項1に記載の発明では、半導体基板(5)におけるセル領域(R1)に、第3半導体層(4)および第2半導体層(3)を貫通して第1半導体層(2)に達する第1トレンチ(7a)と、第1トレンチ(7a)の側面に位置する第2半導体層(3)にて構成された第1ゲート領域(3a)と、第1トレンチ(7a)の側面に位置する第3半導体層(4)にて構成されたソース領域(4a)と、第1トレンチ(7a)の内壁に形成されたSiCからなる第1導電型のチャネル層(8a)と、第1トレンチ(7a)を埋め込むようにチャネル層(8a)の表面に形成されたSiCからなる第2導電型の第2ゲート領域(9a)と、ソース領域(4a)と電気的に接続されたソース電極(12)と、基板(1)と電気的に接続されたドレイン電極(13)とを有するJFETが備えられていると共に、半導体基板(5)におけるダイオード形成領域(R2)に、ドレイン電極(13)をアノードとなる裏面電極とし、半導体基板(5)のうち裏面電極と反対側の面にカソードとなる表面電極(14)が形成されたダイオードが備えられるSiC半導体装置において、セル領域(R1)とダイオード形成領域(R2)の間に配置された電界緩和領域(R3)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、第2半導体層(3)を貫通して第1半導体層(2)に達し、かつ、セル領域(R1)とダイオード形成領域(R2)の間を仕切るように配置された第2トレンチ(7b)と、第2トレンチ(7b)の内壁に形成されたSiCからなる第1導電型層(8b)および第2トレンチ(7b)を埋め込むように第1導電型層(8b)の表面に形成されたSiCからなる第2導電型層(9b)により構成されたPN接合部による素子分離構造を備えることを特徴としている。
【0011】
このようなSiC半導体装置では、電界緩和領域(R3)に備えた第2導電型層(9b)と第1導電型層(8b)とにより構成されるPN分離部により、セル領域(R1)とダイオード形成領域(R2)の間の素子分離を行うようにしている。このため、トレンチ内に酸化膜を配置して素子分離を行う場合と比べて、素子分離用の酸化膜が絶縁破壊されることが無いため、JFETが形成されるセル領域(R1)とダイオード形成領域(R2)との間の絶縁耐圧を向上できる。このため、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。なお、請求項4に記載したように、第2トレンチ(7b)は複数個備えられていても良い。
【0012】
請求項2に記載の発明は、請求項1に記載の発明における素子分離構造を変更したものであり、第2トレンチ(7b)内を埋め込むようにワイドバンドギャップ半導体からなる第1導電型層(8b)を形成し、該第1導電型層(8b)と第2トレンチ(7b)の側面の第2半導体層(3)とにより構成されたPN接合部による素子分離構造としていることを特徴としている。
【0013】
このように、第2トレンチ(7b)内を埋め込むようにワイドバンドギャップ半導体からなる第1導電型層(8b)を形成しても、第1導電型層(8b)と第2トレンチ(7b)の側面の第2半導体層(3)とによりPN接合部を構成できる。このような素子分離構造としても、請求項1と同様の効果を得ることができる。
【0014】
請求項3に記載の発明では、電界緩和領域(R3)では第3半導体層(4)が除去され、ダイオード形成領域(R2)では第3半導体層(4)および第2半導体層(3)が除去されることで、電界緩和領域(R3)とダイオード形成領域(R2)との境界部が段差部とされ、境界部において第1半導体層(2)の表層部には第2半導体層(3)からダイオードに向けて延設された第2導電型のリサーフ層(16a)が備えられ、電界緩和領域(R3)における第2トレンチ(7b)よりもダイオード側において第2半導体層(3)と電気的に接続されたサージ引抜電極(17)が備えられていることを特徴としている。
【0015】
このように、電界緩和領域(R3)とダイオード形成領域(R2)の境界部となる段差部までリサーフ層(16a)が延設されるようにし、その表面に形成される層間絶縁膜(10)にかかる電界を緩和できるようにしている。このため、層間絶縁膜(10)の電界集中による絶縁破壊も抑制することが可能となる。さらに、サージ電流がダイオード形成領域(R2)に形成されたダイオードの表面電極(14)だけでなく、電界緩和領域(R3)に備えたサージ引抜電極(17)側にも流すことができる。このため、サージ発生時に表面電極(14)側に集中して大電流が流れることを防止できる。
【0016】
請求項5に記載の発明では、セル領域(R1)が半導体基板(5)の中央位置に配置されていると共に、該セル領域(R1)の周囲を囲むようにダイオード形成領域(R2)が配置され、セル領域(R1)とダイオード形成領域(R2)の間においてセル領域(R1)の周囲を囲むように電界緩和領域(R3)が配置されていることを特徴としている。
【0017】
このように、セル領域(R1)を中央に配置して、その周囲を電界緩和領域(R3)を介してダイオード形成領域(R2)が囲むような構造とすることができる。
【0018】
請求項6に記載の発明では、ダイオード形成領域(R2)が半導体基板(5)の中央位置に配置されていると共に、該ダイオード形成領域(R2)の周囲を囲むようにセル領域(R1)が配置され、さらに該セル領域(R1)を囲むように外周領域(R4)が配置されており、電界緩和領域(R3)がダイオード形成領域(R2)とセル領域(R1)の間においてダイオード形成領域(R2)の周囲を囲むように配置されていると共に、セル領域(R1)と外周領域(R4)の間においてセル領域(R1)の周囲を囲むように配置されていることを特徴としている。
【0019】
このように、ダイオード形成領域(R2)を中央に配置し、その周囲を電界緩和領域(R3)を介してセル領域(R1)が囲み、さらにセル領域(R1)と外周領域(R4)との間にも電界緩和領域(R3)が備えられた構造とすることもできる。
【0020】
請求項7に記載の発明では、ダイオード形成領域(R2)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、表面電極(14)が第2半導体層(3)とオーミック接触され、ダイオードが第2半導体層(3)と第1半導体層(2)とによるPN接合にて形成されるPNダイオードにより構成されていることを特徴としている。
【0021】
このように、ダイオード形成領域(R2)において第3半導体層(4)を除去し、表面電極(14)を第2半導体層(3)とオーミック接触させれば、第2半導体層(3)と第1半導体層(2)とによるPN接合にて形成されるPNダイオードとすることができる。このようなPNダイオードによりダイオード形成領域(R2)のダイオードを構成することができる。
【0022】
請求項8に記載の発明では、ダイオード形成領域(R2)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、表面電極(14)が第2半導体層(3)とオーミック接触されることで、第2半導体層(3)と第1半導体層(2)とによるPN接合にて形成されるPNダイオードが構成され、かつ、PNダイオードよりも外周領域(R4)側において第2半導体層(3)が除去されていると共に、表面電極(14)が第1半導体層(2)とショットキー接触されることで、ショットキーダイオードが構成され、ダイオード形成領域(R2)に備えられるダイオードがPNダイオードとショットキーダイオードにて構成されていることを特徴としている。
【0023】
このように、PNダイオードとショットキーダイオードとによってダイオード形成領域(R2)のダイオードを構成することができる。PNダイオードとショットキーダイオードのIV特性が温度によって異なり、PNダイオードでは比較的低温のときには印加電圧に対して流せる電流量がショットキーダイオードの場合よりも大きいが、所定温度(約250℃程度)よりも高温のなるとその関係が逆転する。このため、PNダイオードとショットキーダイオードとによってダイオード形成領域(R2)のダイオードを構成することにより、どのような温度帯でワイドバンドギャップ半導体装置が使用されたとしても、より大きな電流を流すことが可能となる。
【0024】
請求項9に記載の発明では、PNダイオードとショットキーダイオードの間において、第1半導体層(2)の表層部には、第2半導体層(3)の端部の下方からさらに外周側に延設されるように形成された第2導電型のリサーフ層(16a)が備えられていることを特徴としている。
【0025】
このように、リサーフ層(16a)を第2半導体層(3)の端部の下方からさらに外周側に延設されるように形成することにより、第2半導体層(3)の端部での電界集中を緩和することが可能となる。
【0026】
請求項10に記載の発明では、ダイオード形成領域(R2)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、第2半導体層(3)を貫通して第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより第2半導体層(3)が複数に分断されることで、ダイオードがJBSにて構成されていることを特徴としている。
【0027】
このように、ダイオード形成領域(R2)に第3トレンチ(20)を形成し、第3トレンチ(20)内を第1導電型層(8)で埋め込めば、第2半導体層(3)を複数に分断できる。これにより、JBSを構成することができ、このようなJBSによりダイオード形成領域(R2)のダイオードを構成することができる。
【0028】
請求項11に記載の発明では、外周領域(R4)において、半導体基板(5)における第3半導体層(4)が除去されていると共に、第2半導体層(3)を貫通して第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより第2半導体層(3)が複数に分断されることで、ガードリングが構成されていることを特徴としている。
【0029】
このように、外周領域(R4)に第3トレンチ(20)を形成し、第3トレンチ(20)内を第1導電型層(8)で埋め込むようにしても、第2半導体層(3)を複数に分断できる。これにより、ガードリングを構成することができる。
【0030】
請求項12に記載の発明では、第2半導体層(3)は、二層構造とされており、上層部(3c)の方が下層部(3b)よりも高濃度とされていることを特徴としている。
【0031】
このように、第2半導体層(3)の濃度を変えておくことにより、第2ゲート領域(9a)とゲート電極との接触抵抗を低減できる。また、請求項7〜9に示すようなPNダイオードを構成する場合であれば、上層部(3c)と表面電極(14)との接触抵抗を更に低減することが可能となる。
【0032】
以上説明した請求項1ないし12に記載の発明の各部の面積設計は適宜選択可能であるが、請求項13に記載したように、セル領域(R1)におけるJFETの面積(Aj)とダイオード形成領域(R2)におけるダイオード(Ad)の面積が、JFETをオンさせたときにソース電極(12)とドレイン(13)の間に流れる電流とJFETをオフさせたときにダイオードの表面電極(14)とドレイン電極(13)との間に流れる電流とが等しくなるように設定されるようにすると好ましい。
【0033】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【0034】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【0035】
(第1実施形態)
図1は、本発明の第1実施形態にかかるSiC半導体装置の上面レイアウト図である。また、図2は、図1に示すSiC半導体装置のA−A断面図である。以下、図1および図2に基づいてSiC半導体装置の構成の説明を行う。
【0036】
図1に示すように、SiC半導体装置は、セル領域R1、ダイオード形成領域R2、電界緩和領域R3および外周領域R4を備えた構造とされている。セル領域R1には、JFETが形成されている。このセル領域R1は、上面形状が角部を丸めた正方形状とされている。ダイオード形成領域R2には、ダイオードとして、JBSが備えられている。このダイオード形成領域R2は、上面形状がセル領域R1および電界緩和領域R3の周囲を囲むように角部を丸めた正方枠体形状とされている。電界緩和領域R3は、セル領域R1とダイオード形成領域R2の間の絶縁分離を図りつつ、この領域での電界集中を緩和する役割を果たす。この電界緩和領域R3は、セル領域R1とダイオード形成領域R2の間に配置され、セル領域R1の周囲を囲むように角部が丸められた正方枠体形状とされている。外周領域R4は、セル領域R1やダイオード形成領域R2から延びる電界をSiC半導体装置の外周側において広範囲に広げて終端させることで、耐圧を持たせるためのものである。この外周領域R4は、上面形状がダイオード形成領域R2の周囲を囲むように角部を丸めた正方枠体形状とされている。
【0037】
具体的には、図2に示すように、SiC半導体装置には、例えば1×1019cm-3以上の不純物濃度とされたn+型基板(基板)1と、n+型基板1よりも低濃度、例えば1×1015〜5×1016cm-3の不純物濃度とされたn-型ドリフト層(第1半導体層)2と、例えば1×1018〜5×1019cm-3の不純物濃度とされたp+型層(第2半導体層)3と、n-型ドリフト層2よりも高濃度、例えば1×1018〜5×1020cm-3の不純物濃度とされたn+型層(第3半導体層)4とが備えられている。これらn+型基板1、n-型ドリフト層2、p+型層3およびn+型層4はすべてSiCによって構成されており、これらによって半導体基板5が構成されている。そして、図1に示すように、半導体基板5の中央部がセル領域R1とされ、セル領域R1を中心として順に電界緩和領域R3、ダイオード形成領域R2および外周領域R4が配置されている。
【0038】
また、図2に示すように、セル領域R1における半導体基板5の主表面側には、n+型層4およびp+型層3を貫通してn-型ドリフト層2まで達するトレンチ7aが形成されている。このトレンチ7aを埋め込むように、例えば0.1〜0.5μmの厚さ、1.0×1016〜1.0×1018cm-3の不純物濃度とされたn-型層(第1導電型層)8と、1×1018〜5×1020cm-3の不純物濃度とされたp+型層(第2導電型層)9とが順に成膜されている。そして、p+型層3によって第1ゲート領域3aが構成され、p+型層9によって第2ゲート領域9aが構成され、n+型層4によってn+型ソース領域4aが構成され、n-型層8によってn-型チャネル層8aが構成されている。
【0039】
n-型チャネル層8aや第1、第2ゲート領域3a、9aの不純物濃度やn-型チャネル層8aの膜厚は、JFETの作動形態に応じて設定され、本実施形態ではJFETがノーマリオフで作動するような設定としてある。
【0040】
また、n+型層4、n-型層8およびp+型層9の表面には、層間絶縁膜10を介してゲート電極11およびソース電極12が形成されている。ゲート電極11は、層間絶縁膜10に形成されたコンタクトホール10aを通じて第2ゲート領域9aに電気的に接続されていると共に、図2とは別断面において第1ゲート領域3aとも電気的に接続されている。ソース電極12は、層間絶縁膜10に形成されたコンタクトホール10bを通じてn+型ソース領域4aと電気的に接続されている。ゲート電極11は、例えばp+型層とオーミック接触可能な材質であるAlと、その上に積層されたNiとから構成され、ソース電極12は、例えばNiから構成されている。
【0041】
そして、半導体基板5の裏面側にはn+型基板1の裏面全面と電気的に接続されたドレイン電極13が形成されている。このような構造によってJFETが構成されていると共に、JFETが複数セル集められて構成されたセル領域R1が構成されている。
【0042】
また、ダイオード形成領域R2では、半導体基板5のうちp+型層3およびn+型層4がエッチングにより除去されている。このため、ダイオード形成領域R2のうち電界緩和領域R3との境界部は段差部となっており、n-型ドリフト層2が露出させられた状態とされている。
【0043】
ダイオード形成領域R2におけるn-型ドリフト層2の表面(半導体基板5のうちドレイン電極13とは反対側の面)には、層間絶縁膜10に形成された窓部10cを通じてカソードとなる表面電極14が接触させられている。この表面電極14が備えられ領域において、n-型ドリフト層2の表層部に、複数のp+型層15が等間隔のストライプ状、同心円状もしくはドット状に配置されている。また、表面電極14の内周端および外周端と接触し、さらに表面電極14の内周側と外周側に向かってp-型リサーフ層16a、16bが延設されている。このような構成において、表面電極14がn-型ドリフト層2に対してはショットキー接触させられていると共に、p+型層15およびp-型リサーフ層16a、16bはフローティング状態とされ、ドレイン電極13がアノードとなる裏面電極とされ、ショットキーバリアダイオードの一部がPNダイオードとされた整流素子として機能するJBSが構成されている。なお、表面電極14は、ソース電極12と電気的に接続され、GND状態とされる。
【0044】
また、電界緩和領域R3では、半導体基板5のうちn+型層4がエッチングにより除去されている。このため、電界緩和領域R3のうちセル領域R1との境界部は段差部となっており、p+型層3が露出させられた状態とされている。
【0045】
電界緩和領域R3におけるセル領域R1側には、セル領域R1とダイオード形成領域R2の間を仕切る(本実施形態ではセル領域R1の周囲を囲む)ようにn-型ドリフト層2まで達するトレンチ7bが形成されていると共に、このトレンチ7b内を埋め込むようにn-型層8およびp+型層9が配置されている。これら電界緩和領域R3におけるn-型層8およびp+型層9は、PN分離部を構成するn型領域8bおよびp型領域9bとして機能する。なお、図2では、トレンチ7bを1つのみ形成し、PN分離部を1つ備えた構造を図示しているが、セル領域R1を囲むように複数のトレンチ7bを同心円状に配置し、複数個PN分離部を備える構造としても良い。
【0046】
また、電界緩和領域R3のうちダイオード形成領域R2との境界部となる段差部にまで、p-型リサーフ層16aが延設されている。p-型リサーフ層16aは、p型不純物濃度が1.0×1017〜5.0×1017cm-3とされている。本実施形態では、段差部が傾斜したメサ形状を為しており、段差部の表面全域にp-型リサーフ層16aが延設されることで、p+型層3とp-型リサーフ層16aとが繋がった構造とされている。そして、トレンチ7bよりも外周(トレンチ7bが複数本ある場合には最外周のトレンチよりも外周側)において、層間絶縁膜10に形成されたコンタクトホール10dを通じてp+型層3の表面と接触するようにサージ引抜電極17が備えられている。
【0047】
外周領域R4では、ダイオード形成領域R2と同様に、半導体基板5のうちp+型層3およびn+型層4がエッチングにより除去されている。このため、外周領域R4ではn-型ドリフト層2が露出させられた状態とされている。そして、n-型ドリフト層2の表層部においてp-型リサーフ層16bがセル領域R1の外周側に向かって延設されている。このp-型リサーフ層16bも、p型不純物濃度が1.0×1017〜5.0×1017cm-3とされている。さらに、p-型リサーフ層16bの外周を囲むようにn+型層18が形成されていると共に、このn+型層18と層間絶縁膜10に形成されたコンタクトホール10eを通じて電気的に接続された等電位リング(EQR)電極19が備えられている。
【0048】
以上のような構造により、本実施形態にかかるSiC半導体装置が構成されている。次に、このように構成されたSiC半導体装置のセル領域R1に備えられたJFETの作動について説明する。
【0049】
本実施形態では、JFETはノーマリオフで作動する。まず、第1ゲート領域3aと第2ゲート領域9aにゲート電圧が印加される前の状態では、第1ゲート領域3aと第2ゲート領域9aの双方からn-型チャネル層8aに伸びる空乏層によってn-型チャネル層8aがピンチオフされる。このため、チャネル領域が設定されず、ソース−ドレイン間に電流が流れない状態となる。一方、第1ゲート領域3aと第2ゲート領域9aにゲート電圧が印加されると、第1、第2ゲート領域3a、9aの双方からn-型チャネル層8a側に延びる空乏層の延び量が制御され、n-型チャネル層8aに延びる空乏層の延び量が縮小される。これにより、チャネル領域が設定されて、ソース−ドレイン間に電流が流される。そして、第1ゲート領域3aと第2ゲート領域9aへのゲート電圧の印加をやめ、JFETをオフさせると、整流素子として機能するJFETを通じて電流が流される。
【0050】
また、サージが発生したときには、p-型リサーフ層16a、16bにおいてアバランシェブレークダウンが生じ、図1中に示した電流経路に沿ってサージ電流が流れる。このとき、電界緩和領域R3とダイオード形成領域R2の境界部となる段差部にまでp-型リサーフ層16aを延設してあるため、サージ電流が表面電極14側だけでなくサージ引抜電極17側にも流れるようにできる。
【0051】
このようなSiC半導体装置では、電界緩和領域R3に備えたp型領域9bとn型領域8bとにより構成されるPN分離部により、セル領域R1とダイオード形成領域R2の間の素子分離を行うようにしている。このため、トレンチ内に酸化膜を配置して素子分離を行う場合と比べて、素子分離用の酸化膜が絶縁破壊されることが無いため、JFETが形成されるセル領域R1とダイオード形成領域R2との間の絶縁耐圧を向上できる。このため、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。
【0052】
また、電界緩和領域R3とダイオード形成領域R2の境界部となる段差部までp-型リサーフ層16aが延設されるようにし、その表面に形成される層間絶縁膜10にかかる電界を緩和できるようにしている。このため、層間絶縁膜10の電界集中による絶縁破壊も抑制することが可能となる。
【0053】
さらに、サージ電流がダイオード形成領域R2に形成されたJBSの表面電極14だけでなく、電界緩和領域R3に備えたサージ引抜電極17側にも流すことができる。このため、サージ発生時に表面電極14側に集中して大電流が流れることを防止できる。
【0054】
参考として、本実施形態にかかるSiC半導体装置、つまりPN分離部によりセル領域R1とダイオード形成領域R2との間の素子分離を行った構造と、従来のようにトレンチ内に酸化膜を配置することにより素子分離を行った構造とについて、ドレイン電圧−電流密度特性を調べた。図3は、その結果を示したグラフである。この図に示されるように、従来の酸化膜による素子分離構造の場合には、ドレイン電圧が低い段階で電流密度が変動し始めている。つまり、早期にブレークダウンが発生してリークが発生していることが確認できる。これについて分析するために、セル領域R1とダイオード形成領域R2との間にトレンチを形成し、トレンチ内を酸化膜で埋め込むことで素子分離を行った場合についてシミュレーションにより電界強度分布を調べたところ、図4のような電位分布になることが確認された。この図からも、トレンチのコーナー部等において電界集中が発生していることが判る。このため、早期にブレークダウンが発生していると言える。
【0055】
一方、本実施形態のようなPN分離部による素子分離構造の場合には、ドレイン電圧が1000V以上という高い電圧になっても電流密度が変動しておらず、ブレークダウンが生じていないことが判る。
【0056】
この結果から、本実施形態のようなPN分離部による素子分離構造とすることにより、JFETが形成されるセル領域R1とダイオード形成領域R2との間の絶縁耐圧を向上できると言える。したがって、上述したように、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。
【0057】
また、このようなSiC半導体装置では、以下のようにしてセル領域R1とダイオード形成領域R2の面積設計について行うことができる。
【0058】
例えば、JFETにおけるn-型チャネル層8aの幅、つまりチャネル幅を0.25μmにし、不純物濃度を4.0×1016cm-3にした場合に第1ゲート領域3aおよび第2ゲート領域9aに対して2.5Vのゲート電圧を印加した場合のJFETおよびJBSの電圧−電流密度特性を調べた。その結果を図5に示す。
【0059】
この図に示されるように、表面電極14とn-型ドリフト層2との接触部における仕事関数φMをφM=4.95eVとしたときのショットキー障壁VTOが0.8Vになることから、JBSの電圧(ソース−ドレイン間電圧)−電流密度特性はショットキーダイオードと近似した特性となり、0.8Vを超えると急激に電流密度が上昇するという特性となる。一方、JFETは、n-型チャネル層8aに広がる空乏層が縮まってチャネル領域の幅が十分に広がると、ほぼ電流密度が一定になるという特性になる。
【0060】
ここで、JFETとJBSの面積設計を行うにあたり、JFETに流れる電流とJBSに流れる電流とが同等になるのが好ましい。つまり、JBSはJFETをオフしたときに電流が流れる整流素子として機能するため、オフする直前までJFETに流れていた電流がそのままJBS側に流れ込むことを想定し、JFETに流れる電流とJBSに流れる電流とが等しくなるのが最適設計となる。このような最適設計は、以下の手法により行うことができる。なお、ここでは説明を簡単にするために、セル領域R1に形成されたJFETおよびダイオード形成領域R2に形成されたJBSを単純な円形とした構造について考えてみる。
【0061】
図6のJFETおよびJBSのレイアウト模式図に記載したように、JFETの半径をrj、JBSの幅をxdとすると、JFETの面積AjとJBSの面積Adは次式で表される。
【0062】
(数1) Aj=πrj2 … 数式1
(数2) Ad=π(rj+xd)2−πrj2 … 数式2
このため、JFETの面積AjのJBSの面積Adに対する比率P(=Aj/Ad)は、次式のように表すことができる。そして、次式をxdの式に直すと、下記のようになる。
【0063】
【数3】
【0064】
【数4】
そして、例えばJFETで目標とする電流値を40〔A〕に設定し、ゲート−ソース間電圧(ゲート電圧)VGS=2.5〔V〕とする。また、ドレイン−ソース間電圧VDS=1〔V〕とすると、図3のグラフからドレイン−ソース間電流の電流密度JDS=31.6〔A/cm2〕となるため、面積Ajが次式のように導き出せる。
【0065】
(数5)
Aj=40〔A〕/31.6〔A/cm2〕=1.27〔cm2〕 …数式5
また、JFETの半径rjと面積Ajとの関係が数式1のように表されることから、JFETの半径rjは以下のように表される。
【0066】
【数6】
一方、同様の条件の場合、つまりドレイン−ソース間電圧VDS=1〔V〕の場合、図3のグラフからJBSのアノード−カソード間の電流密度JAK=45.5〔A/cm2〕となる。そして、アノード−カソード間の電流IAKの目標とする電流値をJFETの12倍(IAK=12×IDS=20A)に設定すると、面積Adは次式のように表される。
【0067】
(数7)
Ad=20〔A〕/31.6〔A/cm2〕=1.27〔cm2〕 …数式7
そして、JFETの面積AjのJBSの面積Adに対する比率P(=Aj/Ad)が上記した数式3として表されるため、比率P=Aj/Ad=1.27〔cm2〕/0.44〔cm2〕=2.88・・・≒3となる。これを数式4に対して代入することにより、下記のようにJBSの幅xdを求めることができ、xd=1.02〔mm〕となる。
【0068】
【数8】
このように、本実施形態の構造を有するSiC半導体装置においても、上記した手法によってセル領域R1のJFETおよびダイオード形成領域R2におけるJBSの面積設計の最適設計を行うことができる。そして、比率Pが約3となるように、つまりJFETに対するJBSの面積が1/3程度となるようにすることで、これらに流す電流が等しくなる面積設計にでき、所望の電圧−電流特性を得ることが可能となる。
【0069】
続いて、図1に示すSiC半導体装置の製造工程について、図7〜図10に示す製造工程図を用いて説明する。
【0070】
まず、図7に示す工程では、例えば1×1019cm-3以上の不純物濃度とされたn+型基板1の上に、例えば1×1015〜5×1016cm-3の不純物濃度とされたn-型ドリフト層2と、例えば1×1018〜5×1019cm-3の不純物濃度とされたp+型層3と、例えば1×1018〜5×1020cm-3の不純物濃度とされたn+型層4とをエピタキシャル成長させた半導体基板5を用意する。
【0071】
図8に示す工程では、半導体基板5の表面に図示しないマスクを配置した後、セル領域R1のトレンチ7aおよび電界緩和領域R3のトレンチ7bの形成予定領域を開口させる。そして、そのマスクを用いてエッチングを行うことにより、n+型層4およびp+型層4を貫通してn-型ドリフト層2に達するトレンチ7a、7bを同時に形成する。これにより、トレンチ7aにてp+型層3およびn+型層4が複数に分断され、トレンチ7aの側面に位置しているp+型層3およびn+型層4によって第1ゲート領域3aとn+型ソース領域4aが形成される。この後、マスクを除去する。
【0072】
図9に示す工程では、トレンチ7a、7b内を埋め込むように半導体基板5の表面にn-型層8とp+型層9を順にエピタキシャル成長させて積層する。そして、CMP(Chemical Mechanical Polishing)などによる平坦化工程により、トレンチ7a、7b内にのみn-型層8とp+型層9を残す。これにより、セル領域R1のトレンチ7a内にn-型チャネル層8aおよび第2ゲート領域9aを形成でき、電界緩和領域R3のトレンチ7b内にn型領域8bおよびp型領域9bからなるPN接合部を形成できる。
【0073】
図10に示す工程では、半導体基板5のうちのセル領域R1を覆うマスクを配置し、エッチングすることでダイオード形成領域R2、電界緩和領域R3および外周領域R4においてn+型層4を除去する。
【0074】
図11に示す工程では、半導体基板5のうちのセル領域R1および電界緩和領域R3を覆うマスクを配置し、エッチングすることでダイオード形成領域R2および外周領域R4においてp+型層3を除去し、n-型ドリフト層2を露出させる。このとき、等方性エッチングを行うこと、もしくは、面方位依存性を用いた異方性エッチングを行うことにより、電界緩和領域R3とダイオード形成領域R2の境界部の段差部がテーパ状(メサ状)になるようにすると好ましい。
【0075】
図12に示す工程では、半導体基板5の表面のうちp+型層15の形成予定領域が開口するマスクを配置したのちp型不純物をイオン注入する。さらに、マスクを除去したのち、再度、半導体基板5の表面のうちp-型リサーフ層16a、16bの形成予定領域が開口するマスクを配置し、p型不純物をイオン注入する。このとき、上述したように電界緩和領域R3とダイオード形成領域R2の境界部の段差部がテーパ状になっていれば、基板垂直方向からのイオン注入のみにより、段差部にもp型不純物を注入することが可能となる。電界緩和領域R3とダイオード形成領域R2の境界部の段差部が半導体基板5の表面に対して垂直である場合であっても、p型不純物を斜めイオン注入すれば、段差部にもp型不純物を注入することが可能である。
【0076】
続いて、先程利用したマスクを除去したのち、n+型層18の形成予定領域が開口するマスクを配置し、n型不純物をイオン注入する。そして、熱処理などを行うことで注入されたイオンを活性化させ、p-型リサーフ層16a、16b、p+型層15およびn+型層18を形成する。
【0077】
図13に示す工程では、層間絶縁膜10を形成したのち、パターニングしてコンタクトホール10a、10b、10d、10eおよび窓部10cを形成する。その後、p型SiCとオーミック接触可能なAlやn型SiCとオーミック接触可能なNi等の金属膜を形成したのち、パターニングして、ゲート電極11、ソース電極12、表面電極14、サージ引抜電極17および等電位リング電極19を形成する。
【0078】
その後の工程については図示しないが、ドレイン電極13の形成工程を経て、本実施形態のSiC半導体装置が完成する。
【0079】
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態のSiC半導体装置は、第1実施形態に対してセル領域R1とダイオード形成領域R2のレイアウトを変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0080】
図14は、本実施形態にかかるSiC半導体装置の上面レイアウト図である。図15は、図14に示すSiC半導体装置のB−B断面図である。
【0081】
図14に示すように、本実施形態も、セル領域R1、ダイオード形成領域R2、電界緩和領域R3および外周領域R4を備えた構造とされているが、ダイオード形成領域R2が中央位置に配置され、これを囲むようにセル領域R1が配置されていると共に、これらセル領域R1とダイオード形成領域R2の間に電界緩和領域R3が配置された構造とされている。また、セル領域R1を囲むように外周領域R4が配置されているが、これらセル領域R1と外周領域R4の間にも電界緩和領域R3が配置された構造とされている。なお、図15に示されるように、セル領域R1、ダイオード形成領域R2、電界緩和領域R3および外周領域R4を構成する各部の構造は第1実施形態と同様である。
【0082】
このように、ダイオード形成領域R2が中央位置に配置され、セル領域R1がその周りを囲むような構造とすることも可能である。このような構造に対しても、第1実施形態と同様の効果を得ることができる。
【0083】
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態のSiC半導体装置は、第1実施形態に対してダイオード形成領域R2および外周領域R4の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0084】
図16は、本実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大図である。この図に示すように、本実施形態ではダイオード形成領域R2にPNダイオードを形成している。具体的には、半導体基板5に予め備えておいたp+型層3をp型領域とし、n+型ドリフト層2をn型領域とするPN接合を構成することでPNダイオードとしている。p+型層3の表面は、表面電極14のうちp+型層3と接触する部分をNi等で構成することでシリサイド膜14aを形成し、表面電極14とp+型層3とがオーミック接触させられるようにしている。このような構造とされているため、電界緩和領域R3とダイオード形成領域R2とがフラットな構成となる。
【0085】
さらに、外周領域R4については、p+型層3を除去してn-型ドリフト層2を露出させ、p+型層3の端部の下方からさらに外周側に延設されるようにp-型リサーフ層16bを形成している。このような構造とすることで、p+型層3の端部での電界集中を緩和することが可能となり、この部分での層間絶縁膜10の絶縁破壊を防止することが可能となる。
【0086】
また、本実施形態のSiC半導体装置の製造工程に関しては、基本的に第1実施形態と同様の製造工程を用いることができるが、以下の製造工程を変更することになる。
【0087】
まず、第1実施形態で説明した図10に示す工程まで行い、図11に示す工程において、外周領域R4のみを開口させたマスクを用いてp+型層3をエッチングする。そして、図12に示す工程においてp型不純物をイオン注入することにより、p-型リサーフ層16bを形成するが、n-型ドリフト層2の露出部分を傾斜したメサ形状とすることにより、p-型リサーフ層16bがp+型層3の端部の下方からさらに外周側に延設されるようにする。その後の工程に関しては第1実施形態と同様であるが、表面電極14を形成する際に、Ni等のp+型SiCとオーミック接触させられる金属層をダイオード形成領域R2にも残しておき、後でサリサイドプロセスを行うことにより、p+型層3とオーミック接触させた表面電極14を得ることができる。
【0088】
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態のSiC半導体装置は、第3実施形態に対してp+型層3の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0089】
図17は、本実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大図である。この図に示すように、本実施形態ではp+型層3を二層構造とし、下層部3bよりも上層部3cの方がp型不純物濃度が高濃度となるようにしている。このように、p+型層3の濃度を変えておくことにより、上層部3cと表面電極14との接触抵抗を更に低減することが可能となる。また、セル領域R1に関しても、上層部3cが高濃度とされていることから、第2ゲート領域9aと図示しないゲート電極との接触抵抗を低減できるという効果も得られる。
【0090】
このような構造は、半導体基板5を形成する際に、予めp+型層3を二段階に分けて形成し、p+型層3をエピタキシャル成長させる際のp型不純物の導入量を代えておけばよい。
【0091】
(第5実施形態)
本発明の第5実施形態について説明する。本実施形態のSiC半導体装置は、第3実施形態に対してダイオード形成領域R2にPNダイオードだけでなくショットキーダイオードも形成したものであり、その他に関しては第3実施形態と同様であるため、第3実施形態と異なる部分についてのみ説明する。
【0092】
図18は、本実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大図である。この図に示すように、本実施形態ではダイオード形成領域R2のうち電界緩和領域R3側にPNダイオードを形成し、外周領域R4側にショットキーダイオードを形成している。PNダイオードに関しては第3実施形態と同様である。ショットキーダイオードは、表面電極14をn-型ドリフト層2に対してショットキー接触させることにより構成されたものである。これらPNダイオードとショットキーダイオードの表面電極14は共通化されている。
【0093】
このような構造では、PNダイオードとショットキーダイオードとが並列的に備えられた整流素子となる。そして、PNダイオードとショットキーダイオードのIV特性が温度によって異なり、PNダイオードでは比較的低温のときには印加電圧に対して流せる電流量がショットキーダイオードの場合よりも大きいが、所定温度(約250℃程度)よりも高温のなるとその関係が逆転することから、どのような温度帯でSiC半導体装置が使用されたとしても、より大きな電流を流すことが可能となる。
【0094】
また、PNダイオードとショットキーダイオードとの境界部において、p-型リサーフ層16aが形成されている。このp-型リサーフ層16aはp+型層3の端部の下方からさらに外周側に延設されるように形成されており、第3実施形態と同様、n-型ドリフト層2の露出部分を傾斜したメサ形状としてp型不純物をイオン注入することにより形成されている。このように、p-型リサーフ層16aをp+型層3の端部の下方からさらに外周側に延設されるように形成することにより、p+型層3の端部での電界集中を緩和することが可能となる。
【0095】
(第6実施形態)
本発明の第6実施形態について説明する。本実施形態のSiC半導体装置は、第1実施形態に対してダイオード形成領域R2および外周領域R4の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0096】
図19は、本実施形態にかかるSiC半導体装置の外周領域R4の近傍の部分拡大図である。この図に示されるように、本実施形態では、ダイオード形成領域R2においてもp+型層3を残した状態とし、ダイオード形成領域R2においてトレンチ20を形成することでp+型層3を分断すると共に、トレンチ20内をn-型層8で埋め込んだ構造としている。このため、p+型層15が分断されたp+型層3にて構成されている。このような構造とすることによっても、ダイオード形成領域R2にJBSを構成することもできる。
【0097】
外周領域R4におけるp-型リサーフ層16bの構造に関しては第3実施形態と同様とされており、p+型層3の端部の下方からさらに外周側に延設されるようにp-型リサーフ層16bが形成されることで、この領域での電界緩和を図ることができ、層間絶縁膜10の絶縁破壊を防止することが可能となる。
【0098】
また、本実施形態のSiC半導体装置の製造工程に関しては、基本的に第1実施形態と同様の製造工程を用いることができるが、以下の製造工程を変更することになる。
【0099】
まず、第1実施形態で説明した図8に示す工程において、マスクを配置する際に、ダイオード形成領域R2に関してはp+型層15やp+型層15の形成予定領域を覆い、それ以外の領域が開口するようにする。そして、マスクを用いたエッチングにより、セル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7bと同時にダイオード形成領域R2にもトレンチ20を形成する。このとき、トレンチ20の幅を後工程で形成するn-型層8の膜厚の2倍以下となるようにしておく。
【0100】
そして、図9に示す工程を行う際に、セル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7b内にn-型層8を成膜すると同時に、ダイオード形成領域R2のトレンチ20内にもn-型層8を成膜する。このとき、トレンチ20の幅をn-型層8の膜厚の2倍以下にしてあるため、トレンチ20内がすべてn-型層8によって埋め込まれる。このため、この後、セル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7b内をp+型層9で埋め込む際に、ダイオード形成領域R2のトレンチ20にはp+型層9が入らないようにできる。
【0101】
そして、図11に示す工程と図12に示す工程のうちp-型リサーフ層16bを形成するためのp型不純物のイオン注入工程のみを行ったのち、それ以降の工程を行うようにすることで、本実施形態にかかるSiC半導体装置を製造することができる。
【0102】
このような製造方法によれば、ダイオード形成領域R2のトレンチ20をセル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7bの形成と同時に行える。また、トレンチ20内をn-型層8で埋め込むことにより、p+型層15を分断されたp+型層3にて構成することができる。これにより、製造工程の簡略化を図ることが可能となる。
【0103】
また、一般的に、JBSでは表面電極14がn-型層8に対してショットキー接触させられるが、p+型層15はフローティング状態とされる。しかしながら、図20に示す本実施形態のSiC半導体装置の変形例の断面図に示されるように、p+型層15と表面電極14との接触部にシリサイド膜14aが形成されるようにすることで、p+型層15がPNダイオードとして機能するようにしても良い。
【0104】
(第7実施形態)
本発明の第7実施形態について説明する。本実施形態のSiC半導体装置は、第6実施形態に対して外周領域R4の構造を変更したものであり、その他に関しては第6実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
【0105】
図21は、本実施形態にかかるSiC半導体装置の外周領域R4の近傍の部分拡大図である。この図に示されるように、本実施形態では、ダイオード形成領域R2に加えて外周領域R4にもp+型層3を残した状態とし、これらの領域R2、R4においてトレンチ20を形成することでp+型層3を分断すると共に、トレンチ20内をn-型層8で埋め込んだ構造としている。このため、分断されたp+型層3によってp+型層15が構成されていると共に、外周領域R4においてp+型層21が等間隔に配置されたガードリングが備えられた構造とされている。このように、外周領域R4にガードリングが備えられる構造としても良い。
【0106】
本実施形態のSiC半導体装置の製造工程に関しては、基本的に第6実施形態と同様の製造工程を用いることができる。すなわち、第1実施形態で説明した図8に示す工程において、マスクを配置する際に、ダイオード形成領域R2に加えて外周領域R4に関してp+型層15やp+型層21の形成予定領域を覆われるようにする。そして、マスクを用いたエッチングにより、ダイオード形成領域R2と同時に外周領域R4にもトレンチ20を形成する。
【0107】
そして、図9に示す工程を行う際に、セル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7b内にn-型層8を成膜すると同時に、ダイオード形成領域R2および外周領域R4びトレンチ20内にもn-型層8を成膜する。このとき、外周領域R4のトレンチ20内もすべてn-型層8によって埋め込まれる。
【0108】
この後、図11に示す工程と図12に示す工程のうちp-型リサーフ層16a、16bやp+型層15を形成するためのp型不純物のイオン注入工程を行わず、それ以降の工程を行うようにすることで、本実施形態にかかるSiC半導体装置を製造することができる。
【0109】
このような製造方法によれば、ダイオード形成領域R2および外周領域R4のトレンチ20をセル領域R1のトレンチ7aや電界緩和領域R3のトレンチ7bの形成と同時に行える。また、トレンチ20内をn-型層8で埋め込むことにより、p+型層15を分断されたp+型層3にて構成することができると共に、外周領域R4にはp+型層21が等間隔に配置されたガードリングを形成することができる。これにより、製造工程の簡略化を図ることが可能となる。
【0110】
また、一般的に、JBSでは表面電極14がn-型層8に対してショットキー接触させられるが、p+型層15はフローティング状態とされる。しかしながら、図22に示す本実施形態のSiC半導体装置の変形例の断面図に示されるように、p+型層15と表面電極14との接触部にシリサイド膜14aが形成されるようにすることで、p+型層15がPNダイオードとして機能するようにしても良い。
【0111】
(他の実施形態)
(1)上記各実施形態では、JFETをノーマリオフで作動させる形態として説明したが、ノーマリオンで作動させる形態とすることもできる。ただし、ノーマリオンで作動させる場合には、各JFETの第2ゲート領域9aや電界緩和領域R3のPN接合部により、複数のPN接合が順番に並んだ状態となる。このため、第1実施形態におけるSiC半導体装置の等価回路を示すと、図23のように表される。すなわち、複数の寄生PNPトランジスタが直列接続されたものと等価になる。このため、例えば第1ゲート領域3aに負電圧が印加された場合に寄生PNPトランジスタがオンしてしまい、リークが発生する可能性がある。
【0112】
したがって、JFETをノーマリオンで作動させる形態とする場合には、図24に記載したSiC半導体装置の断面図に示されるように、サージ引抜電極17を無くす構造にすると好ましい。また、電界緩和領域R3におけるPN接合部の数を増やすことによっても寄生PNPトランジスタがオンしないようにすることも可能である。ただし、その分SiC半導体装置のサイズが大きくなるため、サージ引抜電極17を無くす構造にすることが有効である。なお、ここではJFETをノーマリオンで作動させる形態とする場合について説明したが、勿論、JFETをノーマリオフで作動させる形態の場合であっても、サージ引抜電極17を無くす構造を採用することもできる。
【0113】
(2)上記各実施形態では、第1ゲート領域3aと第2ゲート領域9aを同電位にする場合について説明したが、第1ゲート領域3aを第1電位にでき、第2ゲート領域9aを第2電位にというように、それぞれ別々の電位にする構造としても構わない。この場合、第1ゲート領域3aを制御する第1電位と第2ゲート領域9aを制御する第2電位をそれぞれ独立した電位に変化させられるようにしても、第1ゲート領域3aを制御する第1電位のみ変化させられ、第2ゲート領域9aに印加される第2電位をGND(ソース電位)に固定するようにしても構わない。
【0114】
(3)上記第1、第2実施形態等では、外周領域R4に等電位リング電極19を配置した構造を例に挙げたが、これらの実施形態についても第7実施形態で示したようなガードリングなどを備えるようにしても良い。つまり、外周領域R4に外周耐圧構造として知られている様々な構造のどのようなものを形成しても良い。
【0115】
(4)上記各実施形態では、セル領域R1におけるトレンチ7aや電界緩和領域R3におけるトレンチ7b内に形成するp+型層9の濃度を均一な濃度とする場合について説明したが、これを二層構造とし、内側の方が外側よりもp型不純物濃度が高い高濃度領域となるようにすることもできる。このような構造とすれば、第2ゲート領域9aとゲート電極11との接触抵抗をより低減しつつ、第2ゲート領域9aや電界緩和領域R3におけるp型領域9bに濃度勾配を設けることができるため、より電界緩和効果を得ることができる。
【0116】
(5)上記各実施形態では、電界緩和領域R3に備えれたトレンチ7b内にn型領域8bとp型領域9bからなるPN接合部を備えるようにしたが、トレンチ7bの周囲がp+型層3であるため、単にトレンチ7b内をn型領域8bで埋め込むことにより、p+型層3とn型領域8bによるPN接合部を構成するようにしても、素子分離を行うことができる。なお、このようにトレンチ7bをn型領域8bにて埋め込むようにするためには、トレンチ7bの幅を上述したトレンチ20と同様にn型領域8bの成長量の2倍以下にしておく必要がある。
【0117】
(6)上記各実施形態では、第1導電型がn型、第2導電型がp型となるSiC半導体装置について説明したが、各構成要素の導電型が反転させたSiC半導体装置に対しても、本発明を適用することができる。
【0118】
(7)第3〜第7実施形態では第1実施形態の構造のSiC半導体装置に対して本実施形態を適用した場合について説明したが、勿論、第2実施形態のような構造に対しても本実施形態を適用することができる。
【0119】
(8)上記各実施形態ではワイドバンドギャップ半導体の一例としてSiCを例に挙げて説明したが、他のワイドバンドギャップ半導体、例えばGaNやダイヤモンドに対しても同様に本発明を適用することができる。
【図面の簡単な説明】
【0120】
【図1】本発明の第1実施形態にかかるSiC半導体装置の上面レイアウト図である。
【図2】図1に示すSiC半導体装置のA−A断面図である。
【図3】本実施形態と従来技術のSiC半導体装置について、ドレイン電圧−電流密度特性を調べた結果を示したグラフである。
【図4】トレンチ内を酸化膜で埋め込むことで素子分離を行った場合についてシミュレーションにより電界強度分布を調べた結果を示した図である。
【図5】JFETおよびJBSの電圧−電流密度特性を調べた結果を示すグラフである。
【図6】JFETおよびJBSのレイアウト模式図である。
【図7】図1に示すSiC半導体装置の製造工程を示した断面図である。
【図8】図7に続くSiC半導体装置の製造工程を示した断面図である。
【図9】図8に続くSiC半導体装置の製造工程を示した断面図である。
【図10】図9に続くSiC半導体装置の製造工程を示した断面図である。
【図11】図10に続くSiC半導体装置の製造工程を示した断面図である。
【図12】図11に続くSiC半導体装置の製造工程を示した断面図である。
【図13】図12に続くSiC半導体装置の製造工程を示した断面図である。
【図14】本発明の第2実施形態にかかるSiC半導体装置の上面レイアウト図である。
【図15】図14に示すSiC半導体装置のB−B断面図である。
【図16】本発明の第3実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図17】本発明の第4実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図18】本発明の第5実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図19】本発明の第6実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図20】本発明の第6実施形態の変形例にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図21】本発明の第7実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図22】本発明の第7実施形態の変形例にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大断面図である。
【図23】他の実施形態で説明するSiC半導体装置の等価回路を示した断面図である。
【図24】他の実施形態で説明するSiC半導体装置の断面図である。
【符号の説明】
【0121】
1 n+型基板
2 n-型ドリフト層
3 p+型層
3a 第1ゲート領域
4 n+型層
4a n+型ソース領域
5 半導体基板
7a、7b トレンチ
8a n-型チャネル層
8b n型領域
9a 第2ゲート領域
9b p型領域
11 ゲート電極
12 ソース電極
13 ドレイン電極
14 表面電極
16a、16b p-型リサーフ層
17 サージ引抜電極
20 トレンチ
R1 セル領域
R2 ダイオード形成領域
R3 電界緩和領域
R4 外周領域
【特許請求の範囲】
【請求項1】
第1導電型のワイドバンドギャップ半導体からなる基板(1)と、前記基板(1)の上に該基板(1)よりも低濃度の第1導電型のワイドバンドギャップ半導体にて形成された第1半導体層(2)と、前記ドリフト層(2)の上に形成された第2導電型のワイドバンドギャップ半導体からなる第2半導体層(3)と、前記第2半導体層(3)の上に前記第1半導体層(2)よりも高濃度の第1導電型のワイドバンドギャップ半導体にて形成された第3半導体層(4)とを有してなる半導体基板(5)と、
前記半導体基板(5)におけるセル領域(R1)に備えられ、前記第3半導体層(4)および前記第2半導体層(3)を貫通して前記第1半導体層(2)に達する第1トレンチ(7a)と、前記第1トレンチ(7a)の側面に位置する前記第2半導体層(3)にて構成された第1ゲート領域(3a)と、前記第1トレンチ(7a)の側面に位置する前記第3半導体層(4)にて構成されたソース領域(4a)と、前記第1トレンチ(7a)の内壁に形成されたワイドバンドギャップ半導体からなる第1導電型のチャネル層(8a)と、前記第1トレンチ(7a)を埋め込むように前記チャネル層(8a)の表面に形成されたワイドバンドギャップ半導体からなる第2導電型の第2ゲート領域(9a)と、前記ソース領域(4a)と電気的に接続されたソース電極(12)と、前記基板(1)と電気的に接続されたドレイン電極(13)とを有するJFETと、
前記半導体基板(5)におけるダイオード形成領域(R2)に備えられ、前記ドレイン電極(13)をアノードとなる裏面電極とし、前記半導体基板(5)のうち前記裏面電極と反対側の面にカソードとなる表面電極(14)が形成されたダイオードと、
前記セル領域(R1)および前記ダイオード形成領域(R2)の周囲を囲むように配置された外周領域(R4)に備えられた外周耐圧構造部(18、19)と、
前記セル領域(R1)と前記ダイオード形成領域(R2)の間に配置された電界緩和領域(R3)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達し、かつ、前記セル領域(R1)と前記ダイオード形成領域(R2)の間を仕切るように配置された第2トレンチ(7b)と、前記第2トレンチ(7b)の内壁に形成されたワイドバンドギャップ半導体からなる第1導電型層(8b)および前記第2トレンチ(7b)を埋め込むように前記第1導電型層(8b)の表面に形成されたワイドバンドギャップ半導体からなる第2導電型層(9b)により構成されたPN接合部による素子分離構造と、を備えていることを特徴とするワイドバンドギャップ半導体装置。
【請求項2】
第1導電型のワイドバンドギャップ半導体からなる基板(1)と、前記基板(1)の上に該基板(1)よりも低濃度の第1導電型のワイドバンドギャップ半導体にて形成された第1半導体層(2)と、前記ドリフト層(2)の上に形成された第2導電型のワイドバンドギャップ半導体からなる第2半導体層(3)と、前記第2半導体層(3)の上に前記第1半導体層(2)よりも高濃度の第1導電型のワイドバンドギャップ半導体にて形成された第3半導体層(4)とを有してなる半導体基板(5)と、
前記半導体基板(5)におけるセル領域(R1)に備えられ、前記第3半導体層(4)および前記第2半導体層(3)を貫通して前記第1半導体層(2)に達する第1トレンチ(7a)と、前記第1トレンチ(7a)の側面に位置する前記第2半導体層(3)にて構成された第1ゲート領域(3a)と、前記第1トレンチ(7a)の側面に位置する前記第3半導体層(4)にて構成されたソース領域(4a)と、前記第1トレンチ(7a)の内壁に形成されたワイドバンドギャップ半導体からなる第1導電型のチャネル層(8a)と、前記第1トレンチ(7a)を埋め込むように前記チャネル層(8a)の表面に形成されたワイドバンドギャップ半導体からなる第2導電型の第2ゲート領域(9a)と、前記ソース領域(4a)と電気的に接続されたソース電極(12)と、前記基板(1)と電気的に接続されたドレイン電極(13)とを有するJFETと、
前記半導体基板(5)におけるダイオード形成領域(R2)に備えられ、前記ドレイン電極(13)をアノードとなる裏面電極とし、前記半導体基板(5)のうち前記裏面電極と反対側の面にカソードとなる表面電極(14)が形成されたダイオードと、
前記セル領域(R1)および前記ダイオード形成領域(R2)の周囲を囲むように配置された外周領域(R4)に備えられた外周耐圧構造部(18、19)と、
前記セル領域(R1)と前記ダイオード形成領域(R2)の間に配置された電界緩和領域(R3)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達し、かつ、前記セル領域(R1)と前記ダイオード形成領域(R2)の間を仕切るように配置された第2トレンチ(7b)と、前記第2トレンチ(7b)内を埋め込むように形成されたワイドバンドギャップ半導体からなる第1導電型層(8b)を有し、該第1導電型層(8b)と前記第2トレンチ(7b)の側面の前記第2半導体層(3)とにより構成されたPN接合部による素子分離構造と、を備えていることを特徴とするワイドバンドギャップ半導体装置。
【請求項3】
前記電界緩和領域(R3)では前記第3半導体層(4)が除去され、前記ダイオード形成領域(R2)では前記第3半導体層(4)および前記第2半導体層(3)が除去されることで、前記電界緩和領域(R3)と前記ダイオード形成領域(R2)との境界部が段差部とされ、前記境界部において前記第1半導体層(2)の表層部には前記第2半導体層(3)から前記ダイオードに向けて延設された第2導電型のリサーフ層(16a)が備えられ、前記電界緩和領域(R3)における前記第2トレンチ(7b)よりも前記ダイオード側において前記第2半導体層(3)と電気的に接続されたサージ引抜電極(17)が備えられていることを特徴とする請求項1または2に記載のワイドバンドギャップ半導体装置。
【請求項4】
前記第2トレンチ(7b)は複数個備えられていることを特徴とする請求項1ないし3のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項5】
前記セル領域(R1)が前記半導体基板(5)の中央位置に配置されていると共に、該セル領域(R1)の周囲を囲むように前記ダイオード形成領域(R2)が配置され、前記セル領域(R1)と前記ダイオード形成領域(R2)の間において前記セル領域(R1)の周囲を囲むように前記電界緩和領域(R3)が配置されていることを特徴とする請求項1ないし4のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項6】
前記ダイオード形成領域(R2)が前記半導体基板(5)の中央位置に配置されていると共に、該ダイオード形成領域(R2)の周囲を囲むように前記セル領域(R1)が配置され、さらに該セル領域(R1)を囲むように前記外周領域(R4)が配置されており、
前記電界緩和領域(R3)が前記ダイオード形成領域(R2)と前記セル領域(R1)の間において前記ダイオード形成領域(R2)の周囲を囲むように配置されていると共に、前記セル領域(R1)と前記外周領域(R4)の間において前記セル領域(R1)の周囲を囲むように配置されていることを特徴とする請求項1ないし4のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項7】
前記ダイオード形成領域(R2)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記表面電極(14)が前記第2半導体層(3)とオーミック接触され、前記ダイオードが前記第2半導体層(3)と前記第1半導体層(2)とによるPN接合にて形成されるPNダイオードにより構成されていることを特徴とする請求項1ないし6のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項8】
前記ダイオード形成領域(R2)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記表面電極(14)が前記第2半導体層(3)とオーミック接触されることで、前記第2半導体層(3)と前記第1半導体層(2)とによるPN接合にて形成されるPNダイオードが構成され、かつ、前記PNダイオードよりも前記外周領域(R4)側において前記第2半導体層(3)が除去されていると共に、前記表面電極(14)が前記第1半導体層(2)とショットキー接触されることで、ショットキーダイオードが構成され、前記ダイオード形成領域(R2)に備えられる前記ダイオードが前記PNダイオードと前記ショットキーダイオードにて構成されていることを特徴とする請求項1ないし6のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項9】
前記PNダイオードと前記ショットキーダイオードの間において、前記第1半導体層(2)の表層部には、前記第2半導体層(3)の端部の下方からさらに外周側に延設されるように形成された第2導電型のリサーフ層(16a)が備えられていることを特徴とする請求項8に記載のワイドバンドギャップ半導体装置。
【請求項10】
前記ダイオード形成領域(R2)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより前記第2半導体層(3)が複数に分断されることで、前記ダイオードがジャンクションバリアショットキーダイオードにて構成されていることを特徴とする請求項1ないし6のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項11】
前記外周領域(R4)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより前記第2半導体層(3)が複数に分断されることで、ガードリングが構成されていることを特徴とする請求項10に記載のワイドバンドギャップ半導体装置。
【請求項12】
前記第2半導体層(3)は、二層構造とされており、上層部(3c)の方が下層部(3b)よりも高濃度とされていることを特徴とする請求項1ないし10のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項13】
前記セル領域(R1)における前記JFETの面積(Aj)と前記ダイオード形成領域(R2)における前記ダイオード(Ad)の面積は、前記JFETをオンさせたときにソース電極(12)と前記ドレイン(13)の間に流れる電流と前記JFETをオフさせたときに前記ダイオードの前記表面電極(14)と前記ドレイン電極(13)との間に流れる電流とが等しくなるように設定されていることを特徴とする請求項1ないし9のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項1】
第1導電型のワイドバンドギャップ半導体からなる基板(1)と、前記基板(1)の上に該基板(1)よりも低濃度の第1導電型のワイドバンドギャップ半導体にて形成された第1半導体層(2)と、前記ドリフト層(2)の上に形成された第2導電型のワイドバンドギャップ半導体からなる第2半導体層(3)と、前記第2半導体層(3)の上に前記第1半導体層(2)よりも高濃度の第1導電型のワイドバンドギャップ半導体にて形成された第3半導体層(4)とを有してなる半導体基板(5)と、
前記半導体基板(5)におけるセル領域(R1)に備えられ、前記第3半導体層(4)および前記第2半導体層(3)を貫通して前記第1半導体層(2)に達する第1トレンチ(7a)と、前記第1トレンチ(7a)の側面に位置する前記第2半導体層(3)にて構成された第1ゲート領域(3a)と、前記第1トレンチ(7a)の側面に位置する前記第3半導体層(4)にて構成されたソース領域(4a)と、前記第1トレンチ(7a)の内壁に形成されたワイドバンドギャップ半導体からなる第1導電型のチャネル層(8a)と、前記第1トレンチ(7a)を埋め込むように前記チャネル層(8a)の表面に形成されたワイドバンドギャップ半導体からなる第2導電型の第2ゲート領域(9a)と、前記ソース領域(4a)と電気的に接続されたソース電極(12)と、前記基板(1)と電気的に接続されたドレイン電極(13)とを有するJFETと、
前記半導体基板(5)におけるダイオード形成領域(R2)に備えられ、前記ドレイン電極(13)をアノードとなる裏面電極とし、前記半導体基板(5)のうち前記裏面電極と反対側の面にカソードとなる表面電極(14)が形成されたダイオードと、
前記セル領域(R1)および前記ダイオード形成領域(R2)の周囲を囲むように配置された外周領域(R4)に備えられた外周耐圧構造部(18、19)と、
前記セル領域(R1)と前記ダイオード形成領域(R2)の間に配置された電界緩和領域(R3)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達し、かつ、前記セル領域(R1)と前記ダイオード形成領域(R2)の間を仕切るように配置された第2トレンチ(7b)と、前記第2トレンチ(7b)の内壁に形成されたワイドバンドギャップ半導体からなる第1導電型層(8b)および前記第2トレンチ(7b)を埋め込むように前記第1導電型層(8b)の表面に形成されたワイドバンドギャップ半導体からなる第2導電型層(9b)により構成されたPN接合部による素子分離構造と、を備えていることを特徴とするワイドバンドギャップ半導体装置。
【請求項2】
第1導電型のワイドバンドギャップ半導体からなる基板(1)と、前記基板(1)の上に該基板(1)よりも低濃度の第1導電型のワイドバンドギャップ半導体にて形成された第1半導体層(2)と、前記ドリフト層(2)の上に形成された第2導電型のワイドバンドギャップ半導体からなる第2半導体層(3)と、前記第2半導体層(3)の上に前記第1半導体層(2)よりも高濃度の第1導電型のワイドバンドギャップ半導体にて形成された第3半導体層(4)とを有してなる半導体基板(5)と、
前記半導体基板(5)におけるセル領域(R1)に備えられ、前記第3半導体層(4)および前記第2半導体層(3)を貫通して前記第1半導体層(2)に達する第1トレンチ(7a)と、前記第1トレンチ(7a)の側面に位置する前記第2半導体層(3)にて構成された第1ゲート領域(3a)と、前記第1トレンチ(7a)の側面に位置する前記第3半導体層(4)にて構成されたソース領域(4a)と、前記第1トレンチ(7a)の内壁に形成されたワイドバンドギャップ半導体からなる第1導電型のチャネル層(8a)と、前記第1トレンチ(7a)を埋め込むように前記チャネル層(8a)の表面に形成されたワイドバンドギャップ半導体からなる第2導電型の第2ゲート領域(9a)と、前記ソース領域(4a)と電気的に接続されたソース電極(12)と、前記基板(1)と電気的に接続されたドレイン電極(13)とを有するJFETと、
前記半導体基板(5)におけるダイオード形成領域(R2)に備えられ、前記ドレイン電極(13)をアノードとなる裏面電極とし、前記半導体基板(5)のうち前記裏面電極と反対側の面にカソードとなる表面電極(14)が形成されたダイオードと、
前記セル領域(R1)および前記ダイオード形成領域(R2)の周囲を囲むように配置された外周領域(R4)に備えられた外周耐圧構造部(18、19)と、
前記セル領域(R1)と前記ダイオード形成領域(R2)の間に配置された電界緩和領域(R3)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達し、かつ、前記セル領域(R1)と前記ダイオード形成領域(R2)の間を仕切るように配置された第2トレンチ(7b)と、前記第2トレンチ(7b)内を埋め込むように形成されたワイドバンドギャップ半導体からなる第1導電型層(8b)を有し、該第1導電型層(8b)と前記第2トレンチ(7b)の側面の前記第2半導体層(3)とにより構成されたPN接合部による素子分離構造と、を備えていることを特徴とするワイドバンドギャップ半導体装置。
【請求項3】
前記電界緩和領域(R3)では前記第3半導体層(4)が除去され、前記ダイオード形成領域(R2)では前記第3半導体層(4)および前記第2半導体層(3)が除去されることで、前記電界緩和領域(R3)と前記ダイオード形成領域(R2)との境界部が段差部とされ、前記境界部において前記第1半導体層(2)の表層部には前記第2半導体層(3)から前記ダイオードに向けて延設された第2導電型のリサーフ層(16a)が備えられ、前記電界緩和領域(R3)における前記第2トレンチ(7b)よりも前記ダイオード側において前記第2半導体層(3)と電気的に接続されたサージ引抜電極(17)が備えられていることを特徴とする請求項1または2に記載のワイドバンドギャップ半導体装置。
【請求項4】
前記第2トレンチ(7b)は複数個備えられていることを特徴とする請求項1ないし3のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項5】
前記セル領域(R1)が前記半導体基板(5)の中央位置に配置されていると共に、該セル領域(R1)の周囲を囲むように前記ダイオード形成領域(R2)が配置され、前記セル領域(R1)と前記ダイオード形成領域(R2)の間において前記セル領域(R1)の周囲を囲むように前記電界緩和領域(R3)が配置されていることを特徴とする請求項1ないし4のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項6】
前記ダイオード形成領域(R2)が前記半導体基板(5)の中央位置に配置されていると共に、該ダイオード形成領域(R2)の周囲を囲むように前記セル領域(R1)が配置され、さらに該セル領域(R1)を囲むように前記外周領域(R4)が配置されており、
前記電界緩和領域(R3)が前記ダイオード形成領域(R2)と前記セル領域(R1)の間において前記ダイオード形成領域(R2)の周囲を囲むように配置されていると共に、前記セル領域(R1)と前記外周領域(R4)の間において前記セル領域(R1)の周囲を囲むように配置されていることを特徴とする請求項1ないし4のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項7】
前記ダイオード形成領域(R2)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記表面電極(14)が前記第2半導体層(3)とオーミック接触され、前記ダイオードが前記第2半導体層(3)と前記第1半導体層(2)とによるPN接合にて形成されるPNダイオードにより構成されていることを特徴とする請求項1ないし6のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項8】
前記ダイオード形成領域(R2)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記表面電極(14)が前記第2半導体層(3)とオーミック接触されることで、前記第2半導体層(3)と前記第1半導体層(2)とによるPN接合にて形成されるPNダイオードが構成され、かつ、前記PNダイオードよりも前記外周領域(R4)側において前記第2半導体層(3)が除去されていると共に、前記表面電極(14)が前記第1半導体層(2)とショットキー接触されることで、ショットキーダイオードが構成され、前記ダイオード形成領域(R2)に備えられる前記ダイオードが前記PNダイオードと前記ショットキーダイオードにて構成されていることを特徴とする請求項1ないし6のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項9】
前記PNダイオードと前記ショットキーダイオードの間において、前記第1半導体層(2)の表層部には、前記第2半導体層(3)の端部の下方からさらに外周側に延設されるように形成された第2導電型のリサーフ層(16a)が備えられていることを特徴とする請求項8に記載のワイドバンドギャップ半導体装置。
【請求項10】
前記ダイオード形成領域(R2)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより前記第2半導体層(3)が複数に分断されることで、前記ダイオードがジャンクションバリアショットキーダイオードにて構成されていることを特徴とする請求項1ないし6のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項11】
前記外周領域(R4)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより前記第2半導体層(3)が複数に分断されることで、ガードリングが構成されていることを特徴とする請求項10に記載のワイドバンドギャップ半導体装置。
【請求項12】
前記第2半導体層(3)は、二層構造とされており、上層部(3c)の方が下層部(3b)よりも高濃度とされていることを特徴とする請求項1ないし10のいずれか1つに記載のワイドバンドギャップ半導体装置。
【請求項13】
前記セル領域(R1)における前記JFETの面積(Aj)と前記ダイオード形成領域(R2)における前記ダイオード(Ad)の面積は、前記JFETをオンさせたときにソース電極(12)と前記ドレイン(13)の間に流れる電流と前記JFETをオフさせたときに前記ダイオードの前記表面電極(14)と前記ドレイン電極(13)との間に流れる電流とが等しくなるように設定されていることを特徴とする請求項1ないし9のいずれか1つに記載のワイドバンドギャップ半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2010−34381(P2010−34381A)
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願番号】特願2008−196107(P2008−196107)
【出願日】平成20年7月30日(2008.7.30)
【出願人】(000004260)株式会社デンソー (27,639)
【出願人】(507135087)ケンブリッジ大学 (3)
【Fターム(参考)】
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願日】平成20年7月30日(2008.7.30)
【出願人】(000004260)株式会社デンソー (27,639)
【出願人】(507135087)ケンブリッジ大学 (3)
【Fターム(参考)】
[ Back to top ]