【課題】本発明の目的は、パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置である。半導体装置１５０は、電極１５８を有する半導体チップと、半導体チップの上に設けられる応力緩和層としての樹脂層１５２と、電極１５８から樹脂層１５２の上にかけて形成される配線１５４と、樹脂層１５２の上方で配線１５４に形成されるハンダボール１５７と、を有し、樹脂層１５２は表面に窪み部１５２ａを有するように形成され、配線１５４は窪み部１５２ａの上を通って形成される。 （もっと読む）

【課題】 トロイダルインダクタ４０を簡単に製造することが可能な半導体チップ１の製造方法を提供する。
【解決手段】 半導体チップ１上に第１配線１２を形成する工程と、その第１配線１２を覆うように応力緩和層３０を形成する工程と、その応力緩和層３０に貫通孔３３，３４を穿設して第１配線１２の端部を露出させる工程と、その第１配線１２の端部から貫通孔３３，３４を通り応力緩和層３０の表面にかけて第２配線２２を形成することにより、第１配線１２および第２配線２２を巻き線とし応力緩和層３０をコア４２とするトロイダルインダクタ４０を形成する工程と、を有する。 （もっと読む）

【課題】 層間絶縁膜としてシリコン窒化膜を用いた場合に、エッチング残りの無いコンタクトエッチング及び多結晶半導体層を消失させることのない安定したコンタクトエッチングを可能とする。
【解決手段】 多結晶半導体層３上にゲート絶縁膜４を介してゲート電極５が形成され、さらに層間絶縁膜６が形成されてなる薄膜トランジスタである。層間絶縁膜６及びゲート絶縁膜４にコンタクトホール７が形成され、信号線電極８がコンタクトホール７を介して多結晶半導体層３と接続されている。層間絶縁膜６は、シリコン酸化膜６ａと、その上に形成されるシリコン窒化膜６ｂとを有する。コンタクトホールのエッチングに際しては、シリコン酸化膜に到達するまでコンタクトホールをエッチング形成する第１のエッチングを行い、この第１のエッチングと連続してシリコン酸化膜とゲート絶縁膜にコンタクトホールをエッチング形成する第２のエッチングを行う。 （もっと読む）

【課題】半導体装置に均一な高さの電極を複数形成することができる半導体装置の電極形成方法を提供する。
【解決手段】ウエハ１が含む複数の半導体装置５０を個々に隔てるスクライブライン３上に配電膜３０を形成すると共に、半導体装置５０上に配線膜を形成する。このとき、ウエハ１の中央部における配電膜３０の形成密度がウエハ１の周縁部における配電膜３０の形成密度よりも大きくなるように、配電膜３０を形成する。 （もっと読む）

【課題】薄膜回路の下方に外部と接続するための電極を容易に形成できる薄膜回路部品の構造及び薄膜回路部品の作製方法を提供することを課題とする。
【解決手段】第１の絶縁膜と、第１の絶縁膜の一方の面上に形成された薄膜回路と、薄膜回路上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された電極と、電極上に形成された樹脂膜とを有する積層物を形成し、積層物の第１の絶縁膜の他方の面側に、電極と重なるように導電膜を形成し、導電膜にレーザーを照射する。 （もっと読む）

【課題】 コンタクトホールの目外れによる不具合を防止する。
【解決手段】 半導体基板１上に形成された補助ゲート電極の幅広領域１５ａの周囲に幅広領域１５ａよりも高いダミー浮遊ゲート電極４２を形成し、ダミー浮遊ゲート電極４２の上面の端部が、幅広領域１５ａの端部の直上に一致する位置か、または直上を超えて幅広領域１５ａ側の位置にあるようにする。ダミー浮遊ゲート電極４２は、不揮発性メモリの電荷蓄積用の浮遊ゲート電極と同層の導電体層により形成されている。コンタクトホール６２ａに目外れが生じた場合は、コンタクトホール６２ａの側面でダミー浮遊ゲート電極４２を露出させてエッチングストッパとして機能させ、底部で幅広領域１５ａを露出させる。補助ゲート電極の幅広領域１５ａと接続するプラグ６３は、ダミー浮遊ゲート電極４２とも接続される。 （もっと読む）

【課題】 信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置は、電極１４を有する半導体基板１０と、半導体基板１０上に形成された樹脂突起２０と、電極１４と電気的に接続されてなり、樹脂突起２０上に至るように形成された配線３０とを含む。配線３０は、樹脂突起２０の上端面に形成された第１の部分３１と、樹脂突起２０の基端部の側方に形成された第２の部分３２とを含む。第２の部分３２は、第１の部分３１よりも幅が狭い。 （もっと読む）

【課題】半導体装置において絶縁層や層間絶縁層を加熱したとき、層間絶縁層に設けられた開口部の底部において配線に隆起が生ぜず、配線の信頼性が低下することのない配線構造を提供する。
【解決手段】半導体基板の上に設けられた絶縁層に形成された溝部内に埋め込まれた配線の表面に、導電材料から成る被覆層が形成されている半導体装置における配線構造であって、絶縁層及び被覆層の上に形成された層間絶縁層と、被覆層の上方の層間絶縁層に形成された開口部内が配線材料層で埋め込まれて成る、配線と接続された接続孔と、配線材料層から成り、層間絶縁層に形成されそして接続孔と接続された上層配線、を更に備えており、被覆層はタングステンから成り、溝部内に埋め込まれた配線を構成する材料は、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｇ、Ｃｕ、Ｃｕ−Ｔｉ、又はＣｕ−Ｚｒである。 （もっと読む）

【課題】 半導体基板上の金属膜を平坦化する工程において、低研磨圧力条件下においても金属膜を高速に研磨し、かつスクラッチ、ディッシング等研磨面の欠陥の発生も抑制できる研磨組成物およびそれを用いてなる半導体基板上の金属膜の平坦化方法ならびに半導体基板の製造方法を提供する。
【解決手段】 ポリオキソ酸、アニオン性界面活性剤および水を含有してなることを特徴とする金属用研磨組成物およびそれを用いてなる半導体基板上の金属膜の平坦化方法ならびに半導体基板の製造方法。 （もっと読む）

【課題】プローブ検査専用のバンプ電極を追加しなくてもよく、再配置配線工程後にプローブ検査を実施することができるようにする。
【解決手段】 再配置配線層（２０５）の一端部に第１の下地導電層を形成してその上にバンプ電極（２０８）を設け、再配置配線層（２０５）の他端部に第２の下地導電層を形成してその上に検査パッド（２０９ａ）を設ける。第１下地導電層と第２下地導電層は同一工程で形成された導体膜である。プローブ検査はこれらの検査パッドを用い、バンプ電極形成前のバンプ電極下導電属を併用して実施する。プローブ検査専用パッドのためのバンプ電極を追加しなくてもよい。 （もっと読む）

【課題】 リード端子をはんだ材で接続する際や、信頼性試験時の応力によるトランジスタセルヘのダメージを無くし、歩留を向上させると同時に高信頼性の電力半導体製品が得られる電力半導体装置を提供する。
【解決手段】 半導体装置は、表面の電極に直接にリード端子を接続させる構造を有する半導体装置であって、表面に設けられた第１主電極と、裏面に設けられた第２主電極と、前記第１主電極の表面の少なくとも一部を覆って設けられた、リード端子をはんだ付けするための金属膜とを備え、前記金属膜は、前記第１主電極の表面を露出する複数の開口部を有する。 （もっと読む）

【課題】 本発明は、外部接続端子と電気的に接続される貫通ビアを配設するための貫通孔を容易に形成して、製造コストを低減することのできる半導体チップ及びその製造方法を提供することを課題とする。
【解決手段】 半導体基板１１と、半導体基板１１を貫通する貫通孔１７に設けられた貫通ビア１２と、半導体基板１１上に積層された絶縁層２１−１〜２１−３、第１の配線パターン２２、及び第２の配線パターン２３を備えた多層配線構造体１４と、多層配線構造体１４の最上層に設けられた外部接続端子１５とを有し、第２の配線パターン２３により貫通ビア１２と外部接続端子１５との間を電気的に接続した。 （もっと読む）

【課題】 半導体記憶装置の特性を向上させることのできる半導体記憶装置およびその製造方法を提供する。
【解決手段】 本発明に係る半導体記憶装置１００の製造方法は、（ａ）基体１０上に高融点金属層２２を形成する工程と、（ｂ）前記高融点金属層の上面に酸化防止膜２４を形成する工程と、（ｃ）前記酸化防止膜の上方に絶縁層６２を形成する工程と、（ｄ）前記絶縁層の上方に記憶素子５０を形成する工程と、を含む。 （もっと読む）

【課題】半導体装置の金属配線と半導体層との接合部の接触抵抗を低減させる。
【解決手段】タングステン等のようなメタルを主配線材料とする中間導電層４２、４３の上面を覆うように、窒化タングステン等からなる第１導体層４８ａと、タングステンシリサイド等からなる第２導体層４８ｂとを下層から順に堆積した後、その第２導体層４８ｂに、例えばホウ素（Ｂ）等のような不純物を導入する。その後、第１、第２導体層４８ａ、４８ｂをパターニングして導体層４８を形成後、その導体層４８に接するように、ＳＲＡＭの負荷ＭＩＳＦＥＴ用のソースおよびドレイン用の半導体領域を形成する多結晶シリコン等からなる下部半導体層を形成する。 （もっと読む）

【課題】スクリーン印刷を用いて微細な形状のアンテナを有する半導体装置について、歩留まりを低下させない半導体装置の作製方法および当該半導体装置を提供することを目的とする。
【解決手段】基板上にトランジスタを有する素子群を形成し、素子群上に第１の開口部から導電性粒子を含むペーストを押し出してダミーパターンとなる導電膜を形成した後に、続けて第２の開口部から導電性粒子を含むペーストを押し出してトランジスタと電気的に接続するようにアンテナとして機能する導電膜を形成する。そのため、当該半導体装置は、基板上に設けられたトランジスタを有する素子群と、素子群上に設けられ且つトランジスタと電気的に接続したアンテナとして機能する第１の導電膜と、第１の導電膜に隣接して設けられ且つトランジスタと電気的に接続しないダミーパターンとなる第２の導電膜とを有している。 （もっと読む）

【課題】 ＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 半導体基板１のｐ型ウエル７上にゲート絶縁膜８を介してゲート電極１５が形成され、ｐ型ウエル７にはソース・ドレインとしてのｎ^＋型半導体領域３５が形成されている。ゲート電極１５の両側壁上にはオフセットスペーサ２３を介してサイドウォールスペーサ３３が形成され、サイドウォールスペーサ３３の側面３４ａには凹部３４ｂが形成されている。ゲート電極１５上およびｎ^＋型半導体領域３５上に金属シリサイド膜４３ａ，４３ｂが形成され、金属シリサイド膜４３ａはゲート電極１５の上面上だけでなく、サイドウォールスペーサ３３の側面３４ａうちの凹部３４ｂよりも上部の領域上にも延在している。金属シリサイド膜４３ｂは、ｎ^＋型半導体領域３５の上に形成されている。 （もっと読む）

【課題】ストレスリリーフと接触窓構造の間隔距離を微小化できる線路デバイスの製造方法を提供する。
【解決手段】一つの半導体基部３０は、半導体基部３０上に位置する少なくとも一つの第一金属柱体及び半導体基部３０上と第一金属柱体上に位置する一つの第一重合物層４６を提供する。第一重合物層４６を金属柱体の一つの頂部が露出するまで除去する。一つの第二金属柱体を提供する。電気めっき方式で第一重合物層４６上に一つの金属接続線路層を形成させ、金属接続線路層は第一金属柱体及び第二金属柱体と接続する。金属接続線路層の形成ステップの前に、第一重合物層４６上に一つのチタン含有金属層を形成させる。 （もっと読む）

【課題】 絶縁ゲート型トランジスタを有する半導体素子を備えた半導体装置の信頼性を向上させることのできる技術を提供する。
【解決手段】 半導体基板１と、半導体基板１の主面に形成され、絶縁ゲート型トランジスタを有するメモリセルＭＣと、メモリセルＭＣ上に形成された絶縁膜１４と、メモリセルＭＣと電気的に接続され、絶縁膜１４上に形成された金属配線２１と、絶縁膜１４および金属配線２１を覆うように形成された絶縁膜２２とを有する。絶縁膜１４は、窒素の含有量が１ａｔｏｍ％乃至１５ａｔｏｍ％の範囲内の酸窒化シリコン膜である。 （もっと読む）

【課題】小型化が図られる線路デバイスの製造方法を提供する。
【解決手段】基板の上に第一金属柱及び第二金属柱を設置する。第一金属柱の最大幅は、第一金属柱及び第二金属柱の高さで割ると４より小さい。また、第一金属柱の高さは、２０μｍから３００μｍであって、かつ第一金属柱の中心点から第二金属柱の中心点までの距離は１０μｍから２５０μｍである。これにより、金属柱体間の距離を２５０μｍ以下に縮小することが可能であって、かつピンホール数を４００個以下の目標に抑えることも達成できる。またＩＣの性能を有効に改善し、かつ低電源ＩＣエレメントのＩＣ金属接続線路の抵抗及び負荷を大幅に下げることが可能である。 （もっと読む）

【課題】信号遅延の問題を解決しながら、強度的に優れ、製造時の第１絶縁膜へのスクラッチや膜はがれを防止し、かつ、製造工程を増加することなく低コストにて製造することができる配線構造およびその製造方法を提供すること。
【解決手段】基板１００上の所定領域に第１絶縁膜１０１を形成する工程と、基板上の他の領域および第１絶縁膜の上に第２絶縁膜１０３を堆積し、第１絶縁膜上の第２絶縁膜が膜厚１０〜２００ｎｍとなるように平坦化する工程と、第１絶縁膜と第２絶縁膜との積層領域および第２絶縁膜の単層領域にそれぞれ配線溝１０５を形成する工程と、配線溝の内面に拡散防止膜を形成する工程と、第２絶縁膜上に配線溝が完全に埋まる膜厚で金属膜を堆積し、第２絶縁膜上の金属膜を除去して配線溝内に配線１０６を形成する工程とを備える配線構造の製造方法およびこの製造方法によって製造された配線構造を提供することにより、上記課題を解決する。 （もっと読む）