【課題】本発明は、従来技術の問題点及び短所を考慮してキャッピング膜の不良を改善することによってエッチング選択比が確保されながら漏洩抑制特性が向上してビアホール領域で発生する不良を防止する半導体素子の配線を提供する。本発明はまた、前記のような半導体素子の配線形成方法を提供する。
【解決手段】二重キャッピング膜を有する半導体素子の配線及びその形成方法が提供される。本発明の一実施形態による半導体素子の配線は内部に溝を有する層間絶縁膜、前記溝内部に形成された金属層、前記金属層上部に位置した金属化合物層、前記層間絶縁膜上部に位置した第１障壁層、及び前記金属化合物層及び前記第１障壁層上部に位置した第２障壁層を含む。 （もっと読む）

【課題】
バンプ形成前の迅速な電気的特性の測定を可能とし、この測定結果をフィードバックすることで開発期間の短縮を図ることを可能とする半導体装置の製造方法及び半導体装置を提供する。
【解決手段】
メタル配線１上に堆積させた保護膜２に、開口底部が前記メタル配線１の表面に達し、プロービング用針の先端部が侵入しない寸法を有する、複数の開口部３を形成し、この開口部３を介して前記メタル配線１と電気的に導通するように堆積させたバリアメタル膜をパターニングすることで、前記保護膜２の前記複数の開口部３が形成された領域上にプロービング用パッド４を形成し、このプロービング用パッド４に前記プロービング用針の先端面を接触させることで、形成された回路の電気的特性の測定を可能とする。 （もっと読む）

【課題】低誘電率誘電体材料などからなる層間絶縁膜を用いた多層配線構造を有する半導体装置において、機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止する。
【解決手段】半導体基板のチップ領域の外周部にシールリング４が設けられていると共に、当該チップ領域におけるシールリング４の近傍にチップ強度強化用構造体５が設けられている。チップ強度強化用構造体５は複数のダミー配線構造（例えばダミー配線構造５Ａ〜５Ｅ等）から構成されている。各ダミー配線構造５Ａ〜５Ｅ等はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない２層以上の配線層に亘ってビア部を介して連続的に形成されている。 （もっと読む）

【課題】 本発明は、ＴＦＴを用いる表示装置及びデータを無線で送受信する機能を持った半導体装置の製造工程においてフォトリソグラフィ工程の回数を削減することを目的とする。また、より簡略化された製造工程で、電気的特性の高いＴＦＴ、表示装置及びデータを無線で送受信する機能を持った半導体装置等に代表される電子機器を作製する。低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【解決手段】 基板上に塗れ性が低い層と、塗れ性が低い層に比べて塗れ性が高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。 （もっと読む）

【課題】 本発明の目的は、リソグラフィー技術の限界を破ることのできる、微細な細線構造を備えた集積回路装置、特に集積記憶装置の製造方法を提供することにある。
【解決手段】 基板上に、絶縁体で分離された複数の素子を、第一の方向において５０ｎｍ以下のピッチで配置し、第二の方向では前記ピッチの１．２倍以上かつ２倍以下のピッチで配置し、前記複数の素子が接続する下配線を用いて複数の素子に電位を付与して、素子表面に電解メッキ法により金属ドットを成長させて、第二の方向に並ぶ複数の素子に接続する金属配線を形成する工程を備えることを特徴とする集積回路装置の製造方法。 （もっと読む）

【課題】層間絶縁膜に用いられる低誘電率膜において、ＲＣ遅延の影響が大きい領域の低誘電率状態を保持しつつ、それ以外の領域の機械的強度を高めることを可能にする。
【解決手段】複数層の配線層と、配線層間に形成された層間絶縁膜とを備え、層間絶縁膜の一部または全部を低誘電率膜１で形成する半導体装置の製造方法において、前記低誘電率膜１のＲＣ遅延時間を低減させたい領域（ＲＣ遅延抑制領域２）をマスク３により遮蔽しながら低誘電率膜１に電子線Ｅを照射する工程を備えている。 （もっと読む）

【課題】製造コストを抑えつつ、高精度の電子素子を形成できる電子基板の製造方法および電気工学装置の製造方法並びに電子機器の製造方法を提供する。
【解決手段】配線パターンを有する基板Ｐに対してマスク２２を貼着する工程と、マスク２２の開口部２２ａを介して配線パターンの一部を除去して抵抗素子を形成する工程とを備える。マスク２２は、基板Ｐに貼着される第１フィルム材２２Ａと、第１フィルム材２２Ａに剥離可能に貼り合わされる第２フィルム材２２Ｂとを有する。マスク２２の所定領域に開口部２２ａを形成し、開口部２２ａが形成されたマスク２２を負圧環境下で基板Ｐに貼着する。 （もっと読む）

【課題】アクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。
【解決手段】基板上に逆スタガ型のＴＦＴ上に無機材料から成る第１の層間絶縁層と、第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と、前記第２の層間絶縁層に接して形成された画素電極とを設け、前記基板の端部に他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から成る第１の層と、画素電極と同じ材料から成る第２の層とから形成されていることを特徴としている。このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることができる。 （もっと読む）

【課題】Ｃｕ配線形成時のボイドの発生を抑制し、バリアメタル層とＣｕ層の密着性低下を抑制できる半導体装置の製造方法とこの方法で製造された半導体装置を提供する。
【解決手段】基板１０に配線を形成する半導体装置の製造方法であって、まず、基板１０にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層１６を形成する。次に、バリアメタル層１６の上層にバリアメタル層１６を電極とする電解メッキによりＣｕを含む金属層１７を形成し、バリアメタル層１６及び金属層１７を配線パターンに加工する。 （もっと読む）

【課題】透明導電性酸化膜用エッチング液を提供すること。透明導電性酸化膜の種類によって適用の制限が少ないエッチング液を提供すること。透明導電性酸化膜のエッチング性能を向上するエッチング液を提供すること。透明導電性酸化膜の下部に位置した膜に対する損傷が少ないエッチング液を提供すること。透明導電性酸化膜用エッチング液を用いた液晶表示装置の製造方法を提供すること。
【解決手段】本発明によると、透明導電性酸化膜のパターニングに用いられるエッチング液及びこれを用いた液晶表示装置の製造方法を提供される。透明導電性酸化膜用エッチング液は、硫酸２ないし１５重量％、アルカリ金属硫酸水素塩０．０２ないし１０重量％及び超純水を含む。 （もっと読む）

【課題】 １．５以上の高アスペクト比である微細ホールに対しても、金属配線膜を埋め込むことができるように、ホールへの金属配線膜の埋め込み性を従来よりも向上させる。
【解決手段】 ＴｉＮ膜の成膜工程６３で、スパッタにより、ホールの内壁に沿ってＴｉＮ膜を成膜する。このとき、成膜温度を、従来よりも低温の１５０℃とすることで、アモルファス構造のＴｉＮ膜を形成する。その後、スパッタ工程６４、６５で、アモルファス構造のＴｉＮ膜の表面上にＡｌ合金膜を形成することで、ＴｉＮ膜を下地とした状態で、Ａｌ合金膜をコンタクトホールの内部に埋め込む。このように、Ａｌ合金膜の下地となるＴｉＮ膜をアモルファス構造にすることで、ＴｉＮ膜の表面エネルギーを大きくし、ＴｉＮ膜のＡｌ合金膜に対する濡れ性を従来よりも向上させることができ、ホールへのＡｌ合金膜の埋め込み性を従来よりも向上させることができる。 （もっと読む）

【課題】半導体ウェハ状態で、工程中に金属配線の電気的な検査を行い、金属配線の不良を精度良く検出すると共に、金属配線の不良が発生した場合は、迅速かつ的確に不良原因が特定され、工程へフィードバックさせることが可能となる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【解決手段】半導体基板上１０の金属配線１３及び外部端子接続用電極１５が形成されていない領域に、金属配線１３のオープン、ショート、リーク不良、素子電極１１と金属配線１３との接続不良を電気的に検出する検査用金属配線１４及び検査用電極１６を有し、半導体ウェハ状態での電気的な検査によって、工程中に精度良く上記不良を検出することが可能となる。又、電気的な検査を実施することで、不良原因を迅速にかつ的確に確認し、工程に早期フィードバックが可能となる。 （もっと読む）

【課題】保護絶縁膜で配線溝および接続孔の内面に露出する多孔質の低誘電率膜を被覆することで、導通不良、耐圧不良、信頼性不良等の不具合を抑制して、高性能かつ高歩留まり、高信頼性の多層配線を提供することを可能とする。
【解決手段】多孔質の低誘電率膜２１を有する層間絶縁膜と、層間絶縁膜に形成された配線溝２３とこの配線溝２３に接続する接続孔２４と、配線溝２３の内面と接続孔２４の側壁に露出した多孔質の低誘電率膜２１を被覆するように接続孔２４底部を除く接続孔２４の内面および配線溝２３の内面に形成された保護絶縁膜２５と、配線溝２３の内面および接続孔２４の内面に保護絶縁膜２５を介して形成されたバリアメタル膜２６と、配線溝２３の内部および接続孔２４の内部に保護絶縁膜２５、バリアメタル膜２６を介して形成された配線材料膜２８とを備えたものである。 （もっと読む）

【課題】 ダマシン(Damascene)法によって形成されたヒューズを有する半導体集積回路装置の信頼性を向上させる。
【解決手段】 第４層配線５４およびヒューズ５５の上層にバリア絶縁膜５６と層間絶縁膜５７とを堆積する。バリア絶縁膜５６は、Ｃｕの拡散を防ぐための絶縁膜であり、下層のバリア絶縁膜４４と同じく、プラズマＣＶＤ法で堆積したＳｉＣＮ膜で構成する。ヒューズ５５を覆うバリア絶縁膜５６の膜厚は、下層のバリア絶縁膜４４よりも大きく、ヒューズ５５の耐湿性が向上するようになっている。 （もっと読む）

【課題】パッドに亀裂のような損傷が生じた場合でも、その損傷部分から侵入する水分の影響を最小限の範囲にとどめることで、回路部が形成された層間絶縁膜への水分の浸透を阻止することを可能とする。
【解決手段】配線層と層間絶縁膜とを積層して形成された多層配線上に外部と電気的に接続されるパッド６１を備えた半導体装置であって、前記パッド６１の下部の第２コンタクト層間絶縁膜４３、第２配線層間絶縁膜３３、第１コンタクト層間絶縁膜２３は、前記パッド６１の外周下部に連続して形成された耐湿性を有する保護部材７１によって囲まれていることを特徴とする。
。 （もっと読む）

【課題】配線と配線を接続する接続部のバリア膜の構造を最適化し、エレクトロマイグレーション特性を向上させる。
【解決手段】半導体基板上の第１層配線Ｍ１上に形成された層間絶縁膜ＴＨ２中に配線溝ＨＭ２およびコンタクトホールＣ２を形成した後、これらの内部にバリア膜ＰＭ２ａを、コンタクトホールＣ２の底部の全周に渡ってコンタクトホールＣ２の底部の中央部から側壁に向かってその膜厚が増加するよう形成し、このバリア膜ＰＭ２ａ上に銅膜（ＰＭ２ｂ、ＰＭ２ｃ）を形成した後、ＣＭＰ法により研磨することにより第２層配線Ｍ２と接続部（プラグ）Ｐ２を形成する。その結果、接続部（プラグ）Ｐ２を介して第２層配線Ｍ２から第１層配線Ｍ１へ流れる電流の幾何学的な最短経路と、電気的に抵抗が最小となるバリア膜ＰＭ２ａの薄い部分が一致せず、電流経路を分散することができ、電子の集中を起こりにくくできる。 （もっと読む）

【課題】
レジストパターンを用いたエッチングによりアルミニウム又はアルミニウム合金からなる金属配線パターンを形成する際に、金属配線パターン側壁に柱状の側壁保護膜が残渣物として残らないようにする。
【解決手段】
アルミニウム膜又はアルミニウム合金膜からなる金属膜上に配線用のレジストパターンを形成し、それをマスクにして塩素を含むガスを用いてエッチング処理を行ない、側壁に保護膜を形成しつつ金属膜を選択的に除去して金属配線パターンを形成した後、プラズマ状態でない環境下で、所定温度条件下で、ＯＨ基を含む単一ガス雰囲気下又は混合ガス雰囲気下に一定時間放置する。その後、保護膜の剥離処理を行なう。 （もっと読む）

【課題】 集積回路においてソフト・エラー率を低下させるための改良された方法および構造体を提供する。
【解決手段】 集積回路においてソフト・エラー率を低下させるための構造体および方法。この構造体は、半導体基板と、最下部の配線レベルから最上部の配線レベルまで積層された１つ以上の配線レベル積層であって、最下部の配線レベルが最上部の配線レベルよりも半導体基板に近い、配線レベル積層と、１つ以上の配線レベルの最上部の配線レベルの上面上のアルファ粒子ブロック層と、を含む。ブロック層は金属配線および誘電材料を含む。ブロック層は、このブロック層に当たる選択されたエネルギ以下のアルファ粒子の所定の割合が１つ以上の配線レベル積層内または基板内に侵入することを阻止するのに充分な前記ブロック層の厚さおよび前記ブロック層内の金属配線の体積百分率の組み合わせを有する。 （もっと読む）

【課題】配線や配線が設けられる領域付近の層間絶縁膜等の強度が向上されており、耐久性や信頼性などが向上された半導体装置を提供する。
【解決手段】半導体基板１上に複数層の層間絶縁膜７が積層形成されている。これら複数層の層間絶縁膜７の少なくとも１層の層間絶縁膜７内に第１の導電体１４が設けられている。この第１の導電体１４が設けられている層間絶縁膜７内において、第１の導電体１４の下面に接続されて、かつ、第１の導電体１４の下方に向けて延ばされて、複数本の第２の導電体１５が設けられている。それら各第２の導電体１５は、第１の導電体１４の下方において、第１の方向およびこの第１の方向と略直交する第２の方向のそれぞれの方向に沿って、複数本ずつ互いに離間されて延ばされて格子形状をなして設けられている。 （もっと読む）

【課題】 デュアルダマシン（Dual-Damascene）法を用いた多層Ｃｕ配線の形成工程を簡略化する。
【解決手段】 層間絶縁膜４５上に形成したフォトレジスト膜５１をマスクにして層間絶縁膜４５をドライエッチングし、層間絶縁膜４５の中途部に形成したストッパ膜４６の表面でエッチングを停止することによって配線溝５２、５３を形成する。ここで、ストッパ膜４６を光反射率の低いＳｉＣＮ膜によって構成し、フォトレジスト膜５１を露光する際の反射防止膜として機能させることにより、フォトレジスト膜５１の下層に反射防止膜を形成する工程が不要となる。 （もっと読む）