【課題】 半導体装置に熱処理を施したとしてもコンタクトプラグの周囲に形成された窒化膜に生じる熱変形を抑え、半導体装置の電気的特性を維持することができる半導体装置の製造方法を提供する。
【解決手段】 工程１４では、シリコン基板１２上の層間絶縁膜１４にコンタクトホール１５ａを形成する。工程１５では、シリコン基板１２におけるコンタクトホール１５ａの下側に不純物３１を導入する。工程１６では、導入した不純物３１を、例えば、８００℃の温度の熱処理によって拡散してドレイン電極２３の領域を広げる。工程１７及び１８では、コンタクトホール１５ａの内面にチタン膜２８及び窒化チタン膜２９を形成する。工程１９では、半導体装置１１に、例えば、５２０℃の温度の熱処理を施して、シリコン基板１２におけるバリアメタル２６とシリコン基板１２との間にシリサイド膜１６を形成する。 （もっと読む）

【課題】各種装置が設置されたフレキシブルな基板に対する外力の変化によって、装置の作動あるいは非作動を選択する機能を各種装置に付加し、さらにフレキシブルな基板に設置された複数の回路素子の機能の中から、基板に対する外力を変化させることで使用者が必要な機能を選択して作動させることを可能とする半導体装置及び半導体装置の作製方法を提供する。
【解決手段】半導体装置１１０は、基板１０上に形成された複数の回路素子と、複数の前記回路素子上に形成された絶縁膜と、前記絶縁膜上に形成された前記回路素子同士を接続する複数の配線とを有し、前記絶縁膜は、前記配線を分断する開口部８１を有し、前記基板を曲げたとき、分断された前記配線７７、７８同士が接触して複数の前記回路素子のうち少なくとも２つの前記回路素子が電気的に接続するような接続部を有している。 （もっと読む）

【課題】ＣＶＤ法において、５００℃未満の低い成膜温度でも異常成長のない良質の金属窒化膜を成膜することが可能な成膜方法を提供すること。
【解決手段】成膜温度に加熱された被処理基板に金属化合物ガスおよび窒素含有還元ガスを供給してＣＶＤにより被処理基板上に金属窒化膜を直接堆積させる期間を含む第１段階と、同様に金属化合物ガスおよび窒素含有還元ガスを供給してＣＶＤにより前記第１段階で堆積された初期の金属窒化膜の上にさらに金属窒化膜を堆積させて所定の膜厚とする第２段階とを含み、前記第１段階および前記第２段階ともに、前記金属化合物ガスおよび窒素含有還元ガスを供給する第１ステップと、前記金属化合物ガスを停止して前記窒素含有還元ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返す。 （もっと読む）

【課題】 コンタクトホールやビアホールのホール接続部に関し、パターンの疎密にかかわらず、抵抗の上昇を抑制し、抵抗ばらつきのないより安定した構成を有する半導体装置及びその製造方法を提供する。
【解決手段】 絶縁層１１下の任意の接続領域１０に到達するホール１２が形成されている。配線部材１３は、ホール１２に埋め込まれると共に、絶縁層１１上に延在する。ホール１２上方を含んで配線部材１３上に配線部材１４が形成されている。配線部材１４は配線部材１３と共に絶縁層１１上の配線パターン１６を構成している。ホール１２上部の配線部材１３は、例えばＷで、リセスができないよう絶縁層１１上に所定厚さ保持されている。従って、ホールパターンの疎密に関係なく、ホール１２上部はリセスが極めてでき難い構造になる。 （もっと読む）

【課題】 膜パターン上をより緻密なバリアメタル層で覆うことにより、金属元素が拡散することを防止した、導電膜パターンの形成方法、デバイスの製造方法、電気光学装置、及び電子機器を提供する。
【解決手段】 基板Ｐ上に、第１の材料Ｍ１と第２の材料Ｍ２とを積層しバンク膜Ｍを形成し、バンク膜Ｍをパターニングして、第１のバンクＢ１と第２のバンクＢ２とが積層されてなるバンクＢを形成する。そして、バンクＢによって区画されたパターン形成領域ＡＲに、機能液Ｌを配置して、第１のバンクＢ１の高さ以下の膜厚を有した膜パターンＦ１を形成する。その後、膜パターンＦ１、及びバンクＢの上面を含む基板Ｐの全面に、バリアメタル層Ｆ２を成膜する。バリアメタル層Ｆ２の成膜後、リフトオフ法により、第２のバンクＢ２とともに第２のバンクＢ２上のバリアメタル層Ｆ２を除去し、導電膜パターンＦを形成する。 （もっと読む）

銅含有金属で満たされるトレンチ（１０４）の３つの側壁（１０５５）に補強層（１０５）を設けることによって、少なくとも或る程度まで、低ｋ誘電体材料（１０２）が熱機械的に閉じ込める度合いが弱いことを補償することができ、それによりエレクトロマイグレーション効果を低減し、それゆえ、銅に基づく金属線と共に低ｋ誘電体材料（１０２）を含むメタライゼーション層を有する複雑な半導体デバイスの寿命を延ばすことができる。
（もっと読む）

【課題】より高性能、高信頼性の記憶装置、及びその記憶装置を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供することも目的とする。
【解決手段】半導体装置に含まれる記憶素子を構成する有機化合物層と、有機化合物層を挟んで形成される一対の導電層において少なくとも一方の導電層との間に複数の絶縁物が存在するように、一対の導電層において少なくとも一方の導電層が複数の絶縁物を含むように形成する。本発明の記憶装置の一は、複数の絶縁物を含む第１の導電層と、複数の絶縁物を含む第１の導電層上に有機化合物層と、有機化合物層上に第２の導電層とを有する。 （もっと読む）

【課題】 ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 ＣＭＩＳＦＥＴを構成するｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１は、ゲート絶縁膜１４，１５が酸窒化シリコン膜からなり、ゲート電極２３，２４が、ゲート絶縁膜１４，１５上に位置するシリコン膜を含んでいる。ゲート電極２３，２４とゲート絶縁膜１４，１５との界面近傍に、１×１０^１３〜５×１０^１４原子／ｃｍ^２の面密度でＨｆのような金属元素が導入されている。ｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１のチャネル領域の不純物濃度は、１．２×１０^１８／ｃｍ^３以下に制御されている。 （もっと読む）

【課題】ゲート抵抗およびゲート間の干渉を減らすことが可能なタングステンゲート電極を有する半導体素子の製造方法を提供する。
【解決手段】半導体基板上にゲート酸化膜１１とポリシリコン膜１２，１４と窒化膜を形成し、これらをパターニングしてポリゲートを形成する。前記ポリゲートの側面にスペーサ１８を形成する。全表面上に犠牲窒化膜１９を形成し、全面に層間絶縁膜２０を形成する。前記窒化膜が露出するように、前記層間絶縁膜２０と前記ポリゲート上に形成された犠牲窒化膜１９を平坦除去する。前記窒化膜を除去すると同時に、前記犠牲窒化膜１９の上部を除去する。前記窒化膜の除去により露出した側面に絶縁膜スペーサ２２を形成し、前記犠牲窒化膜が除去された部分２１に絶縁膜を充填する。前記窒化膜が除去された部分にタングステンゲート２３を形成する。 （もっと読む）

【課題】 分断されたパターン形成領域にキャップ層を有した膜パターンを形成する際に、その形成工程を簡略化することにより、膜パターンの生産性を向上した、膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器を提供する。
【解決手段】 基板Ｐ上に、第１のパターン形成領域５２，５３と、交差部５６で分断される第２のパターン形成領域５５とを備えるパターン形成領域を区画するバンク５１を形成する。そして、第１のパターン形成領域５２，５３に第１の膜パターンを、第２のパターン形成領域に第２の膜パターンを形成した後、基板の全面に撥液処理を施す。その後、第２の膜パターンの各所定の位置の撥液性を選択的に保持させたまま、基板上の撥液性を低下させる。第１の膜パターン、及び第２の膜パターン上にキャップ層を積層し、第２の膜パターンの各所定の位置における撥液性を除去し、各所定の位置間に導電膜により接続する。 （もっと読む）

【課題】 水素によるキャパシタ誘電体膜の劣化を防止することが可能な半導体装置の製造方法を提供すること。
【解決手段】 シリコン（半導体）基板１の上に下地絶縁膜１０を形成する工程と、下地絶縁膜１０の上に、下部電極１１ａ、キャパシタ誘電体膜１２ａ、及び上部電極１３ａを順に形成してなるキャパシタQを形成する工程と、キャパシタQを覆う第１層間絶縁膜１５を形成する工程と、第１層間絶縁膜１５の上に、シリコン基板１にバイアス電圧を印加しないプラズマCVD法により第１保護絶縁膜１６を形成する工程と、を有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】 誘導素子を備えた半導体装置において、該誘導素子を構成する配線の長手方向から見た断面形状における角部への高周波電流の集中を抑制し、Ｑ値が高く、特性の優れた誘導素子を備えた半導体装置を提供する。
【解決手段】 本発明の半導体装置１０は、少なくとも一面に電極３を備えた基板１と、該基板の一面を覆うように設けられた絶縁樹脂層１１と、該絶縁樹脂層上に設けられ、前記電極と電気的に接続された導電部１４とを備えた半導体装置であって、前記導電部の一部はインダクタとして機能する部位１５を構成し、前記部位は、該インダクタを構成する配線の長手方向から見た断面形状が略四角形であり、全ての角部がＲ形状またはＣ形状をなしている。 （もっと読む）

【課題】ワイヤボンディング法を用い、高速ＬＳＩが形成された半導体チップを搭載するパッケージを形成する手段を提供する。
【解決手段】半導体チップ４２と、半導体チップ４２の主面４２ａより小さいダイパッド４１ａと、封止体４３と、外部端子部４１ｃとインナリード部４１ｂとからなる複数のリード４１ｄと、半導体チップ４２のボンディングパッド４２ｃとインナリード部４１ｂとを接続する複数のボンディングワイヤ４４とからなり、複数のインナリード部４１ｂの各々が封止体４３の実装面４３ａから離れる方向に折り曲げられていることにより、チップ側のボンディングパッド４２ｃとインナリード部４１ｂのボンディング位置の高さを近づけてワイヤ長さを短くすることができ、ワイヤ部分のインダクタンスの増加を抑えて高周波信号の入出力の伝送経路の各部におけるインピーダンスの整合をとることができる。 （もっと読む）

【課題】エレクトロマイグレーション劣化が生じにくく、高電流密度まで安定して通電可能な高信頼半導体集積回路配線構造を実現させること。
【解決手段】半導体基板上に堆積された下敷き絶縁膜層である酸化シリコン膜11の上に、Ｔｉ層12-1、Ｐｔ層12-2、Ａｕ層12-3、Ｐｔ層12-4、Ｔｉ層12-5を順次堆積してリフトオフすることによって、積層配線金属層12を形成し、酸化シリコン膜11と積層配線金属層12との上に、層間絶縁膜層である窒化シリコン膜13を堆積することによって半導体集積回路配線構造を構成する。 （もっと読む）

【課題】 膜厚の異なるゲート絶縁膜を備えた構成の半導体装置で、ゲート絶縁膜剥離の工程の短縮を図りながら優れた特性を有する半導体装置の製造方法を提供する。
【解決手段】 ＮＡＮＤフラッシュメモリで、周辺回路の高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎと低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐについて、ゲート電極７の形成後に、不純物のイオン注入時に、リソグラフィ処理で同時にゲート絶縁膜６、８を除去し、イオン注入を行う。これにより、低電圧駆動トランジスタＬＶ−Ｐのシリコン基板１表面がシリコンガウジングを発生するが、特性に悪影響を与えることなくリソグラフィ工程を統合できる。 （もっと読む）

【課題】製造プロセスを煩雑化させずに、画素の狭ピッチ化や高開口率化を実現する。
【解決手段】液晶等の電気光学物質層を対向基板との間で挟持するアレイ基板上に、走査線５と、データ線６と、画素電極１１と、トランジスタと、蓄積容量と、蓄積容量電極にコモン電位を供給する遮光層を兼ねた固定電極層１７とを含む積層構造を有し、走査線５、データ線６、トランジスタ及び蓄積容量を、画素電極１１の周囲の遮光領域内に配置してなる電気光学装置の構成として、画素電極１１とトランジスタの半導体層とを、固定電極層１７と同層の第１中継電極層１８と、データ線６と同層の第２中継電極層とを介して電気的に接続するとともに、水平方向で隣り合うデータ線６の間で固定電極層１７を分断し、この分断部分に固定電極層１７と分離した状態で第１中継電極層１８を形成した。 （もっと読む）

【課題】 ソース配線２からの漏れ電界による液晶３００の配向の乱れを低減すると共に、開口率が大きく、かつ、製造工程を増加することなくソース配線２と対向電極６との短絡が発生しにくい液晶表示装置及びその製造方法を得る。
【解決手段】 ソース配線２より下層にゲート絶縁膜８を介して、ソース配線２に沿って配置された第１の電極パターン１１と、ソース配線２より上層に層間絶縁膜９を介して、ソース配線２に沿って、且つ前記ソース配線２に実質的に重なり合わない位置に配置された第２の電極パターン１２とによって、ソース配線２からの漏れ電界を上下層に配置された電極パターン１１、１２により効果的に遮蔽する。また、第１の電極パターン１１はゲート配線１と、第２の電極パターン１２は対向電極６と同一層の導電膜で形成する。 （もっと読む）

【課題】 ＭＩＭ(Metal Insulator Metal)構造を有するキャパシタの信頼性、製造歩留まりを向上させる。
【解決手段】 キャパシタ（Ｃ）は、層間絶縁膜２８の電極溝２９内に形成された下部電極３３と、下部電極３３上に形成された誘電膜３５と、誘電膜３５上に形成された上部電極３６とからなるＭＩＭ構造を有している。さらに、上部電極３６および誘電膜３５は、下部電極３３よりも大きい面積で形成され、下部電極３３の全体が上部電極３６および誘電膜３５の内側に配置されるようになっている。 （もっと読む）

【課題】 製造工程を簡略化して生産性を向上したＴＦＴの製造方法を提供する。
【解決手段】 基板Ｐ上に、ゲート電極８０の形成領域に対応する第１バンクの前駆体ＢＰ１をポリシラザン液によって形成する工程と、前駆体ＢＰ１上の所定位置に、ソース電極およびドレイン電極の形成領域に対応する第２バンクの前駆体ＢＰ２を、ポリシラザン液を液滴吐出法で配置することによって形成する工程と、前駆体ＢＰ１と前駆体ＢＰ２とを共に焼成処理し、ポリシロキサンを骨格とする無機質層からなる第１バンクＢ１と第２バンクＢ２とを共に形成する工程と、前駆体ＢＰ１又は第１バンクＢ１によって区画された領域にゲート電極８０を形成する工程と、ゲート電極８０の直上部に絶縁膜を介して半導体層を形成する工程と、第２バンクＢ２によって区画された領域にソース電極及びドレイン電極を形成する工程と、を備えた薄膜トランジスタの製造方法。 （もっと読む）

【課題】 機能液をパターン形成領域の全域、及びその端部まで十分に流し込むことで、信頼性の高い膜パターンを安定して形成可能とした、膜パターンの形成方法、この形成方法により得られた膜パターン、この膜パターンを備えたデバイス、電気光学装置、及び電子機器を提供する。
【解決手段】 機能液Ｘ１を基板Ｐ上に配置して膜パターンＸ１´を形成する方法である。基板Ｐ上に膜パターンＸ１´の形成領域に対応したバンクＢを形成する工程と、バンクＢによって区画されたパターン形成領域３４に機能液Ｘ１を配置する工程と、機能液Ｘ１を硬化処理して膜パターンＸ１´とする工程と、を有する。そして、機能液Ｘ１の配置を、バンクＢによって区画されたパターン形成領域３４の底面３５に対する機能液Ｘ１の接触角と、バンクＢの側面に対する機能液Ｘ１の接触角との和が９０°以下となる条件のもとで行う。 （もっと読む）