【課題】強度を向上させることにより、信頼性を向上させた半導体装置を提供する。また、強度を向上させることにより、高付加価値化を実現した半導体装置を提供する。
【解決手段】第１の基板上にトランジスタを形成する工程と、トランジスタ上に第１の絶縁層を形成する工程と、第１の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続された第１の導電層を形成する工程と、第１の絶縁層と第１の導電層上に、第２の基板から分離した第２の絶縁層を形成する工程と、第２の絶縁層上に、異方性導電層とアンテナとして機能する第２の導電層が設けられた第３の基板を配置して、異方性導電層を介して第１の導電層と第２の導電層を電気的に接続させる工程を含む半導体装置の作製方法を提供する。 （もっと読む）

【課題】基板上に設けられた半導体素子を複数積層させた場合であっても、積層した半導体素子が基板を通して電気的に接続可能となる半導体装置およびその作製方法を提供することを目的とする。
【解決手段】基板の一方の面に選択的に凹部または基板の一方の面から他方の面に貫通する開口部を形成し、基板の一方の面および凹部または開口部を覆うようにトランジスタを有する素子群を形成し、基板を他方の面から薄膜化することによって、凹部または開口部に形成された素子群を露出させることを特徴としている。基板を薄膜化する手段としては、基板の他方の面から研削処理、研磨処理、化学処理によるエッチング等を行うことによって基板を部分的に除去することによって行うことができる。 （もっと読む）

【課題】 容量密度を高めることが可能な、立体構造のＭＩＭキャパシタにおいてＭＩＭキャパシタ直下の配線領域が配線として利用でき、配線層数の増大や、ＩＣチップ面積の増大を防ぐことのできるＭＩＭキャパシタを備えた半導体装置及びその製造方法を提供する。
【解決手段】 下層配線を被覆するように層間絶縁膜３０１を形成し、層間絶縁膜に対し、下層配線の上面を基準とする層間絶縁膜の膜厚よりも小さな高さの開口部を形成し、開口部を被覆するように上部電極２０４、容量膜４０１、下部電極２０３から構成されるＭＩＭキャパシタを形成する。 （もっと読む）

【課題】配線信頼性を向上させるとともに配線の高抵抗化を防ぐ半導体装置の製造方法および半導体装置を提供する。
【解決手段】基板11上に下層側に酸素含有絶縁層21aを有する層間絶縁膜21を形成する。次に、層間絶縁膜21の上層側に配線溝22を形成し、酸素含有絶縁層21aに接続孔23を形成する。次いで、接続孔23の側壁が露出するように配線溝22の内壁を覆う状態で、層間絶縁膜21上に、第１のバリア膜24を形成する。次に、配線溝22と接続孔23の内壁を覆う状態で、ＣｕＭｎ合金膜25を形成する。続いて、配線溝22と接続孔23とを埋め込む状態で、ＣｕＭｎ合金膜25上に銅を含む導電層26を形成する。その後、熱処理を行い、ＣｕＭｎ合金膜25中のＭｎを拡散させて、酸素含有絶縁層21a中の酸素と反応させることで、接続孔23の側壁に、金属含有酸化物からなる第２のバリア膜27を形成することを特徴とする半導体装置の製造方法および半導体装置である。 （もっと読む）

【課題】幅の異なる幾つかの領域を有するパターン形成領域に機能液を配置する場合等において、形成される膜パターン間での膜厚さを無くした該膜パターンの形成方法を提供する。
【解決手段】本発明の膜パターンの形成方法は、基板１８上に第１バンク層３５と第２バンク層３６とを積層形成する工程と、前記第１バンク層３５及び第２バンク層３６をパターニングすることで、第１のパターン形成領域５６と、該第１のパターン形成領域５６に連続し、かつ該第１のパターン形成領域５６より幅が広い第２のパターン形成領域５５とからなるパターン形成領域１３を有するバンク３４を形成する工程と、を有し、前記第１バンク層３５、第２バンク層３６の形成材料がいずれもシロキサン結合を主鎖としてなる材料であり、前記第２バンク層の形成材料が、側鎖にフッ素結合を有する材料であることを特徴としている。 （もっと読む）

【課題】
複数の半導体チップを積層するときの、コンタクト電極を、半導体基板の裏面から加工するための製造方法を提案する。
【解決手段】
半導体基板の裏面から開口部がすり鉢状の貫通孔を形成した後、絶縁膜を形成し、その後、貫通孔の底面のコンタクト部となる部分の絶縁膜を除去し、シード層をスパッタした後、Ａｕメッキとパッド部のパターンニングによりコンタクト電極を形成することを特徴とする。
【効果】
貫通孔の開口部がすり鉢状であるため、フォトリソグラフィー時、孔にレジストが充填されやすく、露光時に孔の底面まで光がまわりやすいため、孔底面の絶縁膜に開口パターンを形成することができる。これにより、裏面と素子面との電気的な接続が可能となる。さらに、半導体基板の裏面からの加工であるため半導体素子がプラズマによる影響を受けず、素子の欠陥が発生しない。 （もっと読む）

【課題】接着性が向上し、伝導性に優れた配線及びその形成方法とこれを用いて形成された薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】 配線は、酸化反応性金属またはシリサイド化反応性金属、及び銀を含む接着層と、前記接着層上に形成される銀導電層と、前記銀導電層上に形成され、前記酸化反応性金属及び前記銀を含んで形成される保護層とを有する。 （もっと読む）

【課題】幅の異なる幾つかの領域を有するパターン形成領域に機能液を配置する場合等において、形成される膜パターン間での膜厚さを無くした該膜パターンの形成方法を提供する。
【解決手段】本発明の膜パターンの形成方法は、基板１８上に第１バンク層３５と第２バンク層３６とを積層形成する工程と、前記第１バンク層３５及び第２バンク層３６をパターニングすることで、第１のパターン形成領域５５と、該第１のパターン形成領域５５に連続し、かつ該第１のパターン形成領域５５より幅が広い第２のパターン形成領域５６とからなるパターン形成領域１３を有するバンク３４を形成する工程と、を有し、前記パターン形成領域１３に臨む前記第１バンク層３５の側壁３５ｓの接触角が、水を含む機能液に対して５０°未満であり、前記第２バンク層３６の接触角が前記第１バンク層３５の接触角より大きい角度である前記バンク３４を設けることを特徴とする。 （もっと読む）

【課題】ゲート電極上にシリサイド膜を有し、従来に比べてより一層の高密度化が可能な半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極６２及びＬＤＤ層６３が形成された半導体基板６０の上にシリサイドブロックとなるＳｉＮ膜６４を形成し、このＳｉＮ膜６４にゲート電極６２に通じる開口部を設ける。この開口部を介してゲート電極６６の表面をシリサイド化してシリサイド膜６６を形成する。次に、ＳｉＯ₂からなる層間絶縁膜６７を形成し、フォトリソグラフィ法により層間絶縁膜６７の上面からＬＤＤ層６３に到達するコンタクトホール６７ｈを形成する。そして、このコンタクトホール６７ｈを介してＬＤＤ層６３に不純物を高濃度に導入して、ソース／ドレイン層６３ａを形成する。 （もっと読む）

【課題】歩留まりと信頼性の高い貫通電極を有した半導体チップおよびその製造方法を提供する。
【解決手段】この半導体チップ１は、半導体基板２を含んでいる。半導体基板２の表面には導電層３が形成されている。導電層３の下部には、半導体基板２を厚さ方向に貫通する貫通孔５が形成されている。貫通孔５内には、貫通電極８が設けられている。半導体基板２の表面には、貫通孔５を形成する前に予め、補強構造体４が、貫通孔５を完全に覆い尽くすように、貫通孔５よりも大きい径で配置されている。これにより、導電層３は、常に貫通孔５の反対面において補強構造体４で、支えられることにより、導電層３のクラックが防止される。 （もっと読む）

【課題】 本番チップにＰＣＭを設けても、チップサイズが増大しないようにする。
【解決手段】 製造工程の不良解析用のＰＣＭ２２は半導体装置２１のチップ内に埋め込まれている。ＰＣＭ２２の測定用のパッド１２はチップの側面に設けられている。半導体装置２１は各層が積層されて構成され、パッド１２はその積層構造の最上層のメタルより下層に位置するメタルで形成されている。 （もっと読む）

本発明は、半導体技術において適切に銅からなるメタライジング層をさらにはＣｕ／Ｎｉ層をエッチングすることができる新規の貯蔵安定な溶液に関する。この新規エッチング溶液を用いて、純粋な銅メタライジング、銅ニッケル合金からなる層並びに互いに積層された銅及びニッケル層をエッチングしかつ構造化することができる。前記溶液は、硝酸、過酸化水素、クエン酸及び水を含有する。 （もっと読む）

【課題】低コスト化を図り、強度、信頼性に優れるとともに、高いＱ値を得ることが可能な半導体装置を提供する。
【解決手段】一方の面１０ａの厚み方向の少なくとも一部の領域が除去された除去領域１１を有する半導体基板１０と、除去領域１１に充填された絶縁材料からなる絶縁部１２と、該絶縁部１２上に複数回周回されて形成された配線２１とを備えることを特徴とする。 （もっと読む）

【課題】半導体基板上の同一層に厚さの異なる領域を有する導電性膜を形成する方法として、各領域の厚さを所定厚さに精度良く制御できる方法を提供する。
【解決手段】半導体基板１上に、下側配線２、層間絶縁膜３、および導電性プラグ４を形成した後、この半導体基板１上の全面に、Ｔｉ膜５、ＴｉＮ膜６、アルミニウム合金膜（第１の導電性膜）７、ＴｉＮ膜（エッチングストップ層）８、アルミニウム合金膜（第２の導電性膜）９、およびＴｉＮ膜１０をこの順に形成する。セル領域の上のみを覆うレジストパターンを形成した後、ＴｉＮ膜（エッチングストップ層）８に至るまでエッチングを行うことにより、周辺回路領域上のＴｉＮ膜１０とアルミニウム合金膜（第２の導電性膜）９を除去する。これにより、層間絶縁膜３上の導電性膜の厚さが、周辺回路領域よりもセル領域の方が厚くなる。 （もっと読む）

ナノ転写印刷法の既知の方法は、厚さ１０ｎｍ未満の金属層（４０）でコーティングしたスタンプ（１０）を使用して、スタンプ（１０）の凸部（２５）から第二の表面（４５）へ層（４０）を転写する。本発明によれば、スタンプ（１０）の側壁（３５）および凹部（３０）の残りの層は、材料（６０）の層（６５）への電荷印刷（ｃｈａｒｇｅ ｐｒｉｎｔ）に使用するか、または化学的測定および生物学的測定における電極として使用することができる。
（もっと読む）

【課題】本発明は、液晶表示装置のＰＬＳモードで生じ易いオフ画素不良を軽減できる薄膜トランジスタ表示板を提供する。
【解決手段】本発明による薄膜トランジスタ表示板基板は、前記基板上に形成されている複数のゲート線、前記基板上に形成されて透明な導電体で構成される複数の共通電極、前記ゲート線と交差するデータ線、前記ゲート線及び前記データ線と連結されている薄膜トランジスタ、前記薄膜トランジスタと連結されており、前記共通電極と重なっている複数の画素電極を含み、前記画素電極は互いに分離されている第１及び第２副画素電極を含む。これにより共通電極と画素電極の一部が短絡されても画素が暗く表示される画素オフ不良を軽減できる。 （もっと読む）

【課題】銅配線を覆って設けられるバリアメタル膜のバリア性能が向上されており、低比誘電率層間絶縁膜から放出されるガスによりバリアメタル膜が酸化されても、銅配線の信頼性や性能、および品質等が低下するおそれの殆ど無い半導体装置を提供する。
【解決手段】比誘電率が３以下である絶縁膜３が基板１上に少なくとも１層設けられている。少なくとも一部がこの絶縁膜３内に形成されている凹部１０の内面を覆って第１のバリアメタル膜６が設けられている。この第１のバリアメタル膜６の表面を覆って凹部１０内に第２のバリアメタル膜７が設けられている。この第２のバリアメタル膜７の表面を覆って凹部１０内に第３のバリアメタル膜８が設けられている。この第３のバリアメタル膜８の表面を覆って凹部１０内にＣｕ膜１１が埋め込まれて設けられている。 （もっと読む）

【課題】 埋込銅配線を有する半導体装置の信頼性を向上させる。
【解決手段】 絶縁膜１４，１５に配線溝を形成し、その配線溝の底面および側面上を含む絶縁膜１５上に導電性バリア膜１８と銅の主導体膜１９を形成し、ＣＭＰ法により不要な部分を除去して配線２０を形成する。そして、主導体膜１９上にタングステンからなる金属キャップ膜２２を選択成長させてから、配線２０を埋込んだ絶縁膜１５上に絶縁膜２３〜２６を形成し、ビア３０が金属キャップ膜２２を貫通して主導体膜１９を露出するようにビア３０及び配線溝３１を形成し、ビア３０の底部で露出した主導体膜１９上にタングステンからなる金属キャップ膜３２を選択成長させた後に、ビア３０および配線溝３１の内部を含む絶縁膜２６上に導電性バリア膜３３と銅の主導体膜３４を形成し、ＣＭＰ法により不要な部分を除去して配線３５を形成する。 （もっと読む）

【課題】有機薄膜トランジスタの特性を良好に維持したまま、製造工程全体の作業時間の短縮を可能にする有機薄膜トランジスタ表示パネル及びその製造方法を提供する。
【解決手段】本発明による有機薄膜トランジスタ表示パネルでは、データ線とドレイン電極とが、ＩＴＯまたはＩＺＯを含む第１導電層と、第１導電層より抵抗の低い金属を含む第２導電層とを有し、それぞれの第１導電層で有機半導体に接触している。 （もっと読む）

表面上に金属含有フィルムを形成させる原子層蒸着法が提供される。これらの方法は、これらの方法の最も広い態様において、（ａ）表面を表面活性化剤にさらして表面上に表面活性化錯体の蒸着物を形成させる工程と、
ｂ）表面活性化錯体の蒸着物を金属前駆体にさらして表面上に金属錯体の蒸着物を形成させる工程と、
ｃ）蒸着させた金属錯体を還元剤と反応させて、表面上に酸化物を含まない金属含有フィルムを形成させる工程とを含んでなり、ここで、金属はＣｏ、Ｎｉ、Ｐｔ、Ｐｄ、ＩｒおよびＷよりなる群から選択される。 （もっと読む）