半導体ウエハ及びその製造方法
【課題】
複数の半導体チップを積層するときの、コンタクト電極を、半導体基板の裏面から加工するための製造方法を提案する。
【解決手段】
半導体基板の裏面から開口部がすり鉢状の貫通孔を形成した後、絶縁膜を形成し、その後、貫通孔の底面のコンタクト部となる部分の絶縁膜を除去し、シード層をスパッタした後、Auメッキとパッド部のパターンニングによりコンタクト電極を形成することを特徴とする。
【効果】
貫通孔の開口部がすり鉢状であるため、フォトリソグラフィー時、孔にレジストが充填されやすく、露光時に孔の底面まで光がまわりやすいため、孔底面の絶縁膜に開口パターンを形成することができる。これにより、裏面と素子面との電気的な接続が可能となる。さらに、半導体基板の裏面からの加工であるため半導体素子がプラズマによる影響を受けず、素子の欠陥が発生しない。
複数の半導体チップを積層するときの、コンタクト電極を、半導体基板の裏面から加工するための製造方法を提案する。
【解決手段】
半導体基板の裏面から開口部がすり鉢状の貫通孔を形成した後、絶縁膜を形成し、その後、貫通孔の底面のコンタクト部となる部分の絶縁膜を除去し、シード層をスパッタした後、Auメッキとパッド部のパターンニングによりコンタクト電極を形成することを特徴とする。
【効果】
貫通孔の開口部がすり鉢状であるため、フォトリソグラフィー時、孔にレジストが充填されやすく、露光時に孔の底面まで光がまわりやすいため、孔底面の絶縁膜に開口パターンを形成することができる。これにより、裏面と素子面との電気的な接続が可能となる。さらに、半導体基板の裏面からの加工であるため半導体素子がプラズマによる影響を受けず、素子の欠陥が発生しない。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数の半導体チップを三次元的に積層するための半導体基板の裏面加工方法に関する。
【背景技術】
【0002】
電子機器の小型化に伴い、搭載される半導体装置も高集積化、小型化する必要がある。そのため、集積回路が搭載された複数の半導体チップを高密度に実装し、高機能なシステムを短期間で実現するシステム・イン・パッケージ技術が注目されており、多様な実装構造が提案されている。特に複数の半導体チップを三次元的に積層し、大幅な小型化を実現できる積層型パッケージの開発が盛んに進められている。
【0003】
積層した半導体チップ間の電気的接続の方法としては、半導体チップの基材である半導体基板に貫通電極を形成して、集積回路が形成された面と反対側にも電極パッドを形成し、それぞれの半導体チップの電極パッドを、貫通電極を介して接続する方法がある。
【0004】
半導体装置の製造においては、一般的に前工程と後工程に分類される。前工程は、ウエハ処理工程とも呼ばれ、半導体基板に、各々がスクライブラインによって区画され、かつ各々が集積回路及び複数の電極パッドを有する複数のチップ領域(デバイス領域)を形成する工程である。後工程は、組立工程とも呼ばれ、複数のチップ領域が形成された半導体基板をスクライブラインに沿って分割して複数の半導体チップを形成し、この半導体チップを様々な形態のパッケージにパッケージングする工程である。ここで、半導体装置の製造では、半導体基板を半導体ウエハと呼んだり、プロセス途中のもの、プロセス終了のものも半導体ウエハと呼んでいる。本明細書では、主に、複数のチップ領域が形成された半導体基板のことを半導体ウエハと呼ぶ。
【0005】
従来の半導体ウエハは、半導体基板の主面(素子形成面、回路形成面)に絶縁層、配線層を複数段積み重ねた構造であるため、製造方法は、半導体基板の片面のみの露光プロセスであった。そのため、上記のような、貫通電極を形成する場合においても、半導体素子を形成する面からの加工であった。
【0006】
特開2002−110897号公報には、半導体素子が形成されたシリコン基板を、素子面側からエッチングしてチップコンタクト孔を形成し、チップコンタクト孔の内面を含む全面にSiO2膜を形成した後、チップコンタクト孔にシードメタルを形成して、メッキによりチップコンタクト孔を埋めたプラグを形成する方法が記載されている。
【0007】
また、特開平10−223833号公報には、マルチチップ半導体用チップの形成方法が示されており、素子形成後のシリコン基板を素子面からRIE法のエッチングにて貫通孔を形成し、金属プラグを形成する方法が記載されている。
【0008】
【特許文献1】特開2002−110897号公報
【特許文献2】特開平10−223833号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
シリコン基板に半導体素子を形成するには、素子形成面の片面露光プロセスによるが、半導体チップを多層積層するためには、貫通電極が必要となる。貫通電極は通常プラズマを使用したドライエッチング法により形成されるが、エッチング深さは、通常の半導体プロセスの数倍以上、例えば20〜500マイクロメーターとなり、その分エッチング時間も長くなる。そのため、シリコンウエハに形成された半導体素子へのプラズマの影響が大きくなる。長時間プラズマに暴露されると、シリコン基板表面の温度が上昇したり、プラズマの電界により半導体素子に不良が生じたりして問題である。
【0010】
また、貫通電極を形成するときに、シリコンウエハに孔を開けた後に、貫通電極とシリコンウエハとを絶縁するため、貫通孔に絶縁膜を形成し、その後、電極プラグを形成するが、電極プラグをシリコンウエハまたは半導体基板の裏面まで連通させるために、裏面をCMP(ケミカルメカニカルポリッシング)やエッチングで削って厚さを薄くし、電極プラグが露出するようにするが、裏面を削るには時間がかかるため、製造コストを低減するためには問題である。
【0011】
特開2002−110897号公報と特開平10−223833号公報には、半導体素子面から、ドライエッチングにより孔を形成して、電極プラグを形成し、裏面から削り込んで、貫通電極を形成する方法が記載されているが、上記したように、半導体素子がプラズマの影響を受けて不良となったり、製造コストがかかるといった問題がある。
【課題を解決するための手段】
【0012】
上記課題を解決するため、本発明は下記を提案または提供する。
【0013】
第1の面に半導体素子が形成された半導体基板の第2の面に、フォトリソグラフィ技術により、半導体基板の第1の面に設けられ、素子と電気的に接続した電極パッドの位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により開口部の半導体基板をエッチングして孔を形成する工程と、
レジストを除去した後、半導体基板の第2の面に絶縁膜を形成する工程と、
さらに絶縁膜の上にアルミニウム膜を形成する工程と、
フォトリソグラフィ技術により、孔の底面の一部に開口を設けるレジストパターンニング工程の後、エッチングにより孔の底面のアルミニウム膜にパターンニングして開口を設けた後に、レジストを除去する工程と、
エッチングにより、孔底面の絶縁膜と半導体ウエハの第1の面に形成された絶縁膜を除去する工程と、
半導体基板の第2の面に、金属シード層を形成する工程と、
第2の面の金属シード層に、フォトリソグラフィ技術により、孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、孔を含む部分の開口に金属層を堆積させた後、レジストを除去する工程と、
孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、金属シード層をエッチングして、パッドと配線を半導体基板の第2の面に形成することを特徴とする半導体ウエハの製造方法を提案するものである。
【0014】
さらに他の発明は、第1の面に半導体素子が形成された半導体基板の第2の面に、フォトリソグラフィ技術により、半導体基板の第1の面に設けられ、半導体素子と電気的に接続した電極の位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により開口部の半導体基板をエッチングして孔を形成する工程と、
レジストを除去した後、半導体基板の第2の面に絶縁膜を形成する工程と、さらにフォトリソグラフィ技術により、孔の底面の一部に開口を設けるレジストパターンニング工程と、
エッチングにより、孔底面の絶縁膜と半導体ウエハの第1の面に形成された絶縁膜を除去した後、レジストを除去する工程と
半導体ウエハの第2の面と孔の内面と底面に、金属シード層を形成する工程と、
第2の面の金属シード層に、フォトリソグラフィ技術により、孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、孔を含む部分の開口に金属層を堆積させた後、レジストを除去する工程と、
孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、金属シード層をエッチングして、パッドと配線を半導体ウエハの第2の面に形成する工程とを有する半導体ウエハの製造方法を提案するものである。
【0015】
さらにその他の発明は、前記の半導体ウエハに孔を形成するドライエッチングは、等方性エッチングの後に異方性エッチングする半導体ウエハの製造方法を提案するものである。
【0016】
さらにその他の発明は、前記半導体ウエハに形成した孔の開口上部がすり鉢状の形状である半導体ウエハの製造方法を提案するものである。
【0017】
さらに、前記絶縁膜が二酸化シリコンである半導体ウエハの製造方法を提案するものである。
【0018】
さらに、前記絶縁膜と除去する工程がドライエッチングである半導体ウエハの製造方法を提案するものである。
【0019】
さらに、前記絶縁膜を除去する工程がウェットエッチングである半導体ウエハの製造方法を提案するものである。
【0020】
さらに、上記に記載の半導体ウエハの製造方法で製造した半導体ウエハを分割して半導体チップを形成し、この半導体チップを複数積層した半導体装置を提供するものである。
【0021】
また、第1の面に半導体素子が形成された半導体基板の第2の面が、半導体素子と電気的に接続した電極と相対する位置に孔を有し、第2の面の孔を含む位置に電極パッドが形成され、孔の壁面に配線が形成され、第1の面の電極と、第2の面の電極パッドが電気的に接続し、孔の開口部がすり鉢状である半導体ウエハを提供する。
【0022】
さらに、第1の面に半導体素子が形成された半導体基板の第2の面が、第1の面の半導体素子に形成された電極と相対する位置に孔を有し、第2の面の孔を含む位置に電極パッドが形成され、孔の壁面に配線が形成され、孔の底面の一部に絶縁膜の開口が設けられ、第1の面の電極と、第2の面の電極パッドが電気的に接続し、孔の開口部がすり鉢状である半導体ウエハを提供する。
【0023】
さらに、前記半導体基板の前記第1の面に形成された絶縁膜の前記電極部分の厚みが他の部分よりも薄い半導体ウエハを提供する。
【0024】
さらに、前記半導体基板の前記第1の面に形成された絶縁膜の前記電極部分に、前記電極と電気的に接続するコンタクトプラグを有する半導体ウエハを提供する。
【0025】
さらに、前記孔の壁面の配線は、メッキにより形成された半導体ウエハを提供する。
【0026】
さらに、上記で提案した半導体ウエハの製造方法で製造した半導体ウエハを提供する。
【0027】
さらに、上記に記載の半導体ウエハを分割して形成された半導体チップを複数積層したことを特徴とする半導体装置を提供する。
【発明の効果】
【0028】
本発明によれば、半導体基板の素子面と裏面とを連通する孔の裏面開口部がすり鉢状であるため、裏面にフォトリソグラフィを実施する場合、孔にレジストが充填されやすく、さらに、露光時に孔の底面まで、充分に光が入って露光されるため、孔底面の絶縁膜に開口パターンを形成することができる。これにより、半導体基板の裏面から貫通孔を開け、絶縁膜を形成した後でも、裏面からフォトリソグラフィをかけることが可能となり、裏面と素子面との電気的な接続が可能となる。
【0029】
さらに、本発明の半導体チップを複数積層する場合、裏面の貫通孔電極の開口部に、対向する半導体チップのバンプを圧入するが、裏面開口部形状がすり鉢状の形状であるため、それぞれの半導体チップに多少の位置ずれが生じても、バンプの先端部がすり鉢形状の範囲に入っていれば、バンプがすり鉢形状にならって、バンプの圧入によるかしめ積層接合ができる。
【0030】
さらに、半導体基板の裏面からの加工であるため半導体素子がプラズマによる影響を受けず、素子の欠陥が発生しない。また、シリコンウエハの裏面を薄くするための工程がないため、製造コストを低減できる。
【発明を実施するための最良の形態】
【0031】
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0032】
半導体装置の製造においては、一般的に前工程と後工程に分類される。前工程は、ウエハ処理工程とも呼ばれ、半導体基板に、各々がスクライブラインによって区画され、かつ各々が集積回路及び複数の電極パッドを有する複数のチップ領域(デバイス領域)を形成する工程である。後工程は、組立工程とも呼ばれ、複数のチップ領域が形成された半導体基板をスクライブラインに沿って分割して複数の半導体チップを形成し、この半導体チップを様々な形態のパッケージにパッケージングする工程である。以下の実施例では、主に、半導体装置の製造中の前工程について説明する。
【実施例1】
【0033】
図1〜図8は、本発明の実施例1である半導体ウエハに係わる図であり、
図1は、裏面加工が完了した半導体ウエハの概略構成を示す模式的断面図、
図2は、図1の半導体ウエハの孔部分を拡大した模式的断面図、
図3は、半導体ウエハの保持と薄型化方法を示す模式的断面図、
図4〜図8は、半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0034】
本実施例1の半導体ウエハ1は、図1と図2の拡大図に示すように、半導体基板2の第1の面1xに半導体素子(図示せず)と層間絶縁膜3と、半導体素子(図示せず)と接続しており、半導体ウエハ1の外部と電気的接続するための素子面電極4とが形成されている。さらに、半導体基板2の第2の面1yには、半導体基板2の第1の面1xの層間絶縁膜3まで貫通する孔5、第2の面1yと孔5の内面を覆う絶縁膜7、シード層8、コンタクト電極9が形成されている。孔5の開口部分は、すり鉢形状6となっている。シード層8とコンタクト電極9は、孔5の内面全部と孔5の周囲にパターンニングされたパッド91を有する構造である。絶縁膜7には、絶縁膜開口71が形成されており、コンタクト電極9と素子面電極4とは、コンタクト部92で電気的に接続した構造である。さらに、半導体基板2とコンタクト電極9および素子面電極4とは、電気的に絶縁された構造である。
【0035】
次に、本実施例1の半導体ウエハ1の製造について、図3〜図8を用いて説明する。
【0036】
既に半導体素子(図示せず)を形成した半導体基板2の裏面を薄型化したり、コンタクト電極9を形成するためには、半導体基板2をそのまま使用しても良いが、図1で示した半導体基板2の厚みを、例えば10μm〜50μm程度にした構造とするためには、加工における半導体基板2のハンドリングが困難になるため、図3((b),(c))に示すように、支持基板102を半導体基板2と一体にすることにより剛性を高め、加工精度や歩留まりを向上することができる。図3(a)は、半導体基板2の初期の断面を示している。
【0037】
まず、図3(b)に示すように、例えば、石英やガラス、シリコンウエハからなる支持基板102と半導体基板2とを接着層101を介して貼り合わせる。接着層101は、素子面電極4や半導体素子(図示せず)や層間絶縁膜を保護する機能も有している。半導体基板2の裏面加工後には、半導体基板2と支持基板102とを引き剥がすため、接着層101は、剥離可能な材質である。接着層101は、例えば、熱可塑性の接着剤ならば、加熱により軟化させて、貼り合わせ、引き剥がしを行うことができる。また、支持基板102を石英やガラスなどにした場合、紫外線硬化樹脂を使って、張り合わせることができる。この場合の剥離は、レーザーによる貼り合わせ面の局所加熱や、全体の加熱によって引き剥がせることが重要である。
【0038】
次に、半導体基板2の厚みを薄くするために、裏面を削る(図3(c)参照)。削る方法としては、研削、研磨等があるが、薄く削った後の裏面のうねりや粗さが、裏面に形成するコンタクト電極9の精度に影響するため、ドライポリッシュやエッチング、あるいはCMP(ケミカルメカニカルポリッシング)を実施することが好ましい。削った後の半導体基板2の厚みは、半導体ウエハを複数積層したときの接続安定性や、その後の裏面プロセスの工程時間が短縮化するため、適正厚さとして少なくとも50μm以下、望ましくは30μm以下の厚さとする。また、半導体ウエハ1を多数積層した半導体装置の厚みを薄くするためには、半導体ウエハ1の厚みは薄い方が良い。但し、半導体ウエハを5μm以下まで薄くすると、半導体素子にダメージを与えることがあり歩留まりが低下する恐れがある。
【0039】
次に、図4〜図8を使って具体的な裏面加工プロセスに関して説明する。
【0040】
まず、図4(a)に示すように、半導体基板21にフォトレジスト201を塗布し、フォトリソグラフィ技術により開口202を形成する。フォトレジストは、スピンコーティングした。
【0041】
次に、図4(b)に示すようにICP―RIE(Inductively coupled plasma-Reactive ion etching)式のドライエッチング装置にて、前記フォトレジスト201をマスクとして、開口202の半導体基板21を等方性エッチングし、シリコン孔203を形成する。シリコン孔203は、等方性エッチングであるため、フォトレジスト201の開口202よりも外側までエッチングされて、アンダーカット204が形成される。このアンダーカット204は、後の工程において、必要となるために形成したものである。エッチングガスは、SF6ガスを使用した。
【0042】
次に、図4(c)に示すように、フォトレジスト201をマスクとして、開口202のパターンを前記のドライエッチング装置を使用して、異方性エッチングする。異方性エッチングにより、縦孔205が形成される。縦孔205の深さは、半導体基板21の厚み分である。すなわち、縦孔205が、層間絶縁膜3に到達するまでエッチングする。通常シリコンのドライエッチングでは、SiO2はエッチングされにくく、エッチングマスクとして使うものである。そのため、SiO2が主成分である層間絶縁膜3は、エッチングストップ層の働きがある。また、アンダーカット204は、孔の中心部分が円筒状にエッチングされるため、すり鉢形状61となる。
【0043】
上記のシリコンのドライエッチングは、ICP―RIE方式に限定するものではなく、同等の性能を有するエッチング装置を使用すれば、加工することができる。
【0044】
その後、図4(d)に示すように、有機溶剤や酸素アッシングにて、フォトレジスト201を除去する。その後、シリコンのエッチング液に漬けて、角部52、53のエッジを除去すると同時に孔51の壁面54を平滑化する。角部52、53を除去する理由は、後の工程で、形成する絶縁膜72やシード層81等の膜のエッジ部の被覆性を良くするためである。また、壁面54の平滑化も、同様に、絶縁膜72やシード層81が連続して形成されるようにするために行う。シリコンのエッチング液は、KOHやNaOH、NH4OHあるいは、フッ酸と硝酸の混酸などが使用できる。
【0045】
次に、図5(e)に示すように、半導体基板21の孔51を形成した第2の面1yと孔51の内壁に絶縁膜72をCVD(chemical vapor deposition)により形成する。絶縁膜の材質としては、SiO2を使用したが、Si3N4やポリイミド樹脂などでも良い。特に、ポリイミド樹脂の場合、感光性のポリイミド樹脂を使用すると、塗布後に孔51の底面に開口を設けるフォトリソグラフィを1回実施すれば、絶縁膜形成とコンタクト部形成が同時にできるため、絶縁膜エッチング用のマスク形成や除去といった工程がなくなり、プロセス時間の短縮となる。また、絶縁膜の形成方法としては、スパッタやゾルゲル液のコーティングと焼成による方法でも良い。
【0046】
次に、図5(f)に示すように、Al膜206をスパッタで形成する。形成方法は、蒸着法でも良い。
【0047】
次に、図5(g)に示すように、レジスト207を塗布する。レジストは、孔51を埋め込むため、厚膜タイプ、例えば厚み5μm〜30μmのものを使用することが好ましい。このレジスト塗布による孔51の埋め込み工程において、すり鉢形状61があるため、レジストが流れ込み易くなっている。すり鉢形状61が大きいほどレジストが流れ込み易いので、好ましいが、実際には、孔51による強度低下などを考慮すると、半導体基板21の厚みの半分程度までの深さが好ましい。さらに、レジストが流れ込んだ後に孔51に気泡等が残っていると、フォトリソグラフィ工程時の露光で光が廻りにくいため、パターン形成不良となる。そのため、レジスト207を塗布した後に、真空チャンバの中に半導体基板21を入れて、真空脱泡を10秒から数分程度行う。レジスト207の粘度や厚みにもよるが、好ましくは30秒から2分程度である。
【0048】
その後、図5(h)に示すように、フォトリソグラフィ工程で、孔51に埋め込んだレジスト207にレジスト孔208を形成する。レジスト孔208の直径は、孔51の直径よりも小さくし、孔51に埋め込んだレジスト207を部分的に開口するようにすることが良い。レジスト孔208の形成によって、Al膜206にレジスト開口93が現れる。ここで、すり鉢形状61を設けたことにより、フォトリソグラフィ工程の露光時において、光が孔51の底面まで到達し易くなり、レジスト孔208をパターンニングすることができる。すり鉢形状61がない場合は、露光時の光が孔51の底面まで到達しにくく、露光と現像の条件範囲が小さくなり、好ましくない。また、露光後の現像においても、すり鉢形状61があれば、液が孔51の中に浸透し易く、半導体基板21全体的に均一な現像が可能である。
【0049】
また、上記のレジスト塗布方法としては、スピンコートが一般的であるが、スプレーコートでも良く。さらに、Al膜206の導電性を利用して、電着フォトレジストを使用する電着塗布法によっても形成できる。電着の場合は、電気的にAl膜206の表面にレジストが堆積していくため気泡が入り難く好ましい。
【0050】
次に、図6(i)に示すように、リン酸を主成分とするAlのエッチング液により、レジスト開口93のAl膜をエッチング除去し、Al開口209を形成して絶縁膜72を露出させる。ここで、Alのエッチング液としては、1%程度のフッ酸などでも良い。
【0051】
次に、レジスト207を除去した後、図6(j)に示すように、Al膜206をエッチングマスクとして、Al開口209の絶縁膜72と第1の面1xの層間絶縁膜3とを、ドライエッチングにより除去し、絶縁膜開口71を形成する。この絶縁膜開口71の形成によりコンタクト部92が露出する。この場合のドライエッチングには、絶縁膜除去用のドライエッチング装置を使用する。絶縁膜をSiO2とした場合は、CHF3ガスや、C4F8ガスを主成分とした、混合ガスを使用する。この、絶縁膜のエッチングマスクとしてAl膜を使うメリットは、Al膜が誘電材料ではないためプラズマによるチャージアップを効果的に抑制することができ、その結果、絶縁膜のアンダーカットが生じず、高精度に絶縁膜をパターンニングできる点である。
【0052】
その後、図6(k)に示すように、Al膜206をAlのエッチング液により除去する。ただし、素子面電極4の材質がAlのエッチング液に溶けないことが必須であるが、一般的には素子面電極4がAl材であっても、素子面電極と基板との間の密着性を良好に確保し、さらに、AlとSiとの拡散を防止するためにTiやTiNなどの高融点金属膜が形成されているため、Al膜をエッチングしても、素子面電極が腐食されることはない。また、素子面電極4の材質として、例えば、AuやPt、Cuなどでも良い。
【0053】
以上、絶縁膜をドライエッチングで除去するためのマスク材としてAl膜を使用した場合を説明したが、これはAl膜に限定するものではなく、レジストや、Si膜、Si3N4膜やその他のマスク材となる膜を使用しても良い。
【0054】
次に、図6(l)に示すように、Cr膜とAu膜からなるメッキのシード層81をスパッタにより形成する。絶縁膜の上にCr膜を形成した後に、Au膜を形成する。Cr膜を入れずに、SiO2の絶縁膜に直接Au膜を形成した場合は密着性が悪い。そのため、SiO2の絶縁膜72とAu膜との間にCr膜を設ける。Au膜は、メッキのシードとしての働きがあればよいので薄くても良いが、孔51の底面のコンタクト部92まで確実に膜として形成させる必要がある。Au膜の厚みとしては、0.3〜2μm程度あれば良い。また、Cr膜は、密着性向上のための中間膜であるため、0.02μm〜0.3μm程度の厚みがあれば良い。また、Cr膜の代わりにTi膜を使うことも可能であり、スパッタ装置の特性により、いずれか良好な方を選択することが好ましい。一般的には、Tiの方が膜の応力は小さいため好ましいが、アルカリ洗浄等にたいして弱いため、プロセス上では、Crの方が扱い易い。
【0055】
次に、図7(m)に示すように、フォトリソグラフィ技術により、メッキ用レジスト200をパターンニングして、メッキ用レジスト開口200aを形成する。
【0056】
次に図7(n)に示すように、電気メッキによりAuのメッキ膜94を形成する。Auメッキ膜の厚みは、電気抵抗を考慮して1μm以上が好ましいが、実際には、裏面加工完了時の孔51の内径が所定の値になるように、このメッキ厚みを調整する。Auの電気メッキの代わりに、無電解メッキでも良い。また、メッキの代わりに、図6(k)の工程のAu膜のスパッタにより、形成することも可能である。
【0057】
次に、図7(o)に示すように、メッキ用レジスト200を除去する。
【0058】
次に、図7(p)に示すように、フォトリソグラフィ工程によりレジスト212をパターンニングして、レジスト開口211を形成し、Auメッキ膜94からなる第2の面の電極パッドと配線となる部分を保護するためのカバー212aを形成する。
【0059】
次に、図8(q)に示すように、レジスト開口211に露出しているシード層81のAu膜を、Auのエッチング液で除去し、その後、Crのエッチング液でCr膜を除去し、開口213を形成して、絶縁膜72を露出させる。Auのエッチング液は、ヨウ素とヨウ化アンモニウムを主成分とする液で、Crのエッチング液は、硝酸ニセリウムアンモニウムを主成分とする液であるが、その他のエッチング液でも良い。
【0060】
最後に、図8(r)に示すように、レジスト212を除去して、半導体基板21の裏面加工が完了する。
【実施例2】
【0061】
図9〜図11は、本発明の実施例2である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0062】
実施例1では、絶縁膜72と層間絶縁膜3とを同時にエッチングして、絶縁膜開口71を設けてコンタクト部92を露出させたが、本実施例2では、まず層間絶縁膜3を開口し、その後、絶縁膜72を形成したのちに、コンタクト部92を露出するプロセスである。
【0063】
実施例1の図4(d)までの工程と図7(m)以降の工程は、実施例2と同じであるため、説明を省略し、実施例1と異なる工程を図9〜図11で説明する。また、各工程で実施例1と同じ場合の詳細説明も省略する。
【0064】
図9(e)に示すように、孔51を形成した後、Al膜206をスパッタ等で形成する。
【0065】
次に、図9(f)に示すように、実施例1の図5(g)と同様にレジスト207を塗布し、図9(g)に示すように、フォトリソグラフィ技術でレジスト孔208を形成して、レジスト開口93を設ける。
【0066】
次に、図9(h)に示すように、レジスト開口93のAl膜をエッチング除去し、Al開口209を形成して層間絶縁膜3を露出させる。
【0067】
次に、レジスト207を除去した後、図10(i)に示すように、Al膜206をエッチングマスクとして、Al開口209の層間絶縁膜3を、ドライエッチングにより除去し、絶縁膜開口71を形成し、コンタクト部92を露出させる。
【0068】
その後、図10(j)に示すように、Al膜206を除去する。
【0069】
次に、図10(k)に示すように、絶縁膜72を形成する。
【0070】
次に、図10(l)に示すように、フォトリソグラフィ技術と絶縁膜エッチングにより、絶縁膜開口71を形成する。
【0071】
次に、図11(m)に示すように、シード層82をスパッタ等で形成する。
【0072】
この後のプロセスは、実施例1の図7(m)以降と同じである。
【実施例3】
【0073】
図12は、本発明の実施例3である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0074】
実施例1では、絶縁膜72と層間絶縁膜3のエッチングマスクとしてAl膜を設けたが、本実施例3では、レジストをエッチングマスクとして使用するプロセスである。本実施例3によれば、Al膜を形成してパターンニングするフォトリソグラフィおよびAl膜エッチング、Al膜除去工程を省略できるため、製造時間を短縮することができ、コスト低減には好ましい。
【0075】
実施例1の図5(e)までの工程と図6(k)以降の工程は、実施例3と同じであるため、説明を省略し、実施例1と異なる工程を図12で説明する。また、各工程で実施例1と同じ場合の詳細説明も省略する。
【0076】
図5(e)に示すように、絶縁膜72を形成した後、図12(g)に示すように、レジスト207を塗布する。
【0077】
次に、図12(h)に示すように、レジスト孔208を形成し、レジスト開口93を設ける。
【0078】
次に、図12(j)に示すように、ドライエッチングにより、絶縁膜72と層間絶縁膜3をエッチングし、絶縁膜開口71とコンタクト部93を形成する。
【0079】
次に、レジスト207を除去する。この後のプロセスは、図6(k)以降と同じである。
【実施例4】
【0080】
図13は、本発明の実施例4である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0081】
実施例2では、層間絶縁膜3のエッチングマスクとしてAl膜を設けたが、本実施例4では、レジストをエッチングマスクとして使用するプロセスである。本実施例4によれば、実施例3と同様、Al膜の工程を省略できるため、製造時間を短縮することができ、コスト低減には好ましい。
【0082】
実施例2と同じである実施例1の図4(d)までの工程と実施例2の図10(j)以降の工程は、実施例4と同じであるため、説明を省略し、実施例2と異なる工程を図13で説明する。また、各工程で実施例1と同じ場合の詳細説明も省略する。
【0083】
図13(g)に示すように、レジスト207を塗布する。
【0084】
次に、図12(h)に示すように、レジスト孔208を形成し、レジスト開口93を設ける。
【0085】
次に、図12(j)に示すように、ドライエッチングにより、層間絶縁膜3をエッチングし、絶縁膜開口71とコンタクト部93を形成する。
【0086】
レジスト207を除去する。この後のプロセスは、図10(j)以降を同じである。
【実施例5】
【0087】
図14は、本発明の実施例5である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0088】
実施例1では、図7(m)に示すように、メッキ用レジスト200を設けて、裏面電極パッド部となるところをパターンニングした後に、メッキを実施し、貫通電極とパッド、配線を形成したが、本実施例5では、シード層81形成後、前面にAuメッキを施した後に、貫通電極とパッド、配線をパターンニングするプロセスである。
【0089】
実施例1の図6(l)までの工程は、実施例5と同じであるため説明を省略し、実施例1と異なる工程を説明する。また、各工程で実施例1と同じ場合の詳細説明も省略する。
【0090】
図6(l)に示すように、シード層81を形成した後、図14(m)に示すように、Auメッキ膜94を形成する。
【0091】
次に、図14(n)に示すように、レジスト210を塗布する。
【0092】
次に、図14(o)に示すように、フォトリソグラフィ工程によりレジスト210をパターンニングして、レジスト開口211を形成し、第2の面の電極パッドとなる部分を保護するためのカバー212aを形成する。
【0093】
次に、図14(p)に示すように、Auメッキ膜94とシード層81のAu膜とを、Auのエッチング液で除去し、その後、Crのエッチング液でCr膜を除去し、開口213を形成して、絶縁膜72を露出する。
【0094】
最後に、レジスト212を除去して、半導体基板21の裏面加工が完了する。
【実施例6】
【0095】
図15は、本発明の実施例6である半導体ウエハの孔部分の模式的断面図である。
【0096】
実施例1において、図5(f)で形成したAl膜206を、図6(k)の工程で除去せずに、その上に、シード層82を形成した半導体ウエハ12の断面を示している。Al膜206を除去する工程が省略できるため、プロセス時間が短縮できる。また、素子面電極4の材質としてAlを使用することができるため、半導体素子形成においてコストを低減することができる。実施例1との相違は、Al膜の有無のみで、その他の工程および構成は、実施例1と同じである。さらに、Al膜とSiO2絶縁膜73との密着性を高めるために、Al膜と絶縁膜73との間にCr膜あるいはTi膜を形成することも有効である。さらに、他の方法として、Al膜は除去せずに陽極酸化して孔51の内壁の絶縁膜72の一部として残しても良い。
【実施例7】
【0097】
図16は、本発明の実施例7である半導体ウエハの孔部分の模式的断面図である。
【0098】
図16に示すように、実施例1〜6との相違は、素子面電極4の部分の層間絶縁膜3の厚みを薄くし、その分、素子面電極4を厚くした構造である。実施例7によれば、層間絶縁膜3をエッチングで除去する工程時間を短縮することができる。実施例7の構造は、半導体基板に素子面を形成する工程で形成することができ、本発明の裏面の貫通電極加工への影響はない。
【実施例8】
【0099】
図17は、本発明の実施例8である半導体ウエハの孔部分の模式的断面図である。
【0100】
図17に示すように、実施例7との相違は、素子面電極4の厚みが薄いことである。そのため、素子面電極4を形成する工程時間を短縮することができる。
【実施例9】
【0101】
図18は、本発明の実施例9である半導体ウエハの孔部分の模式的断面図である。
【0102】
図18に示すように、実施例1〜8との相違は、素子面電極4の部分の層間絶縁膜3の内部にコンタクトプラグ500を複数積層した構造で、層間絶縁膜3の内部で、素子面電極4に対向し、半導体基板21に近いところに内部電極510を設けた構造である。コンタクトプラグ500により、素子面電極4と内部電極510は電気的に接続されている。これにより、層間絶縁膜3が厚くても、裏面貫通電極加工時の絶縁膜除去の工程時間を短縮することができる。コンタクトプラグ500は、層間絶縁膜3を形成する工程で同時に形成できるため、工程アップとならず、また、裏面貫通電極の形成にも影響しない。
【実施例10】
【0103】
図19は、本発明の半導体ウエハを分割して形成された半導体チップを多数積層した半導体装置の概略構成を示す模式的である。
【0104】
図19に示すように、半導体チップ13a、13b、13cが積層されており、それぞれの半導体チップは、バンプ300により接続されている。半導体チップの積層前に、あらかじめ、バンプ300が素子面電極4に形成されており、バンプ300の先端を孔51に圧入し、かしめて接続した構造である。半導体チップ13cは、配線基板301にバンプを介して接続されている。配線基板の下側には、はんだバンプ303が形成されており、外部との接続用に使用される。それぞれの半導体チップと配線基板を積層接合した後に、封止用接着剤302にて、半導体チップや、配線基板の間を埋めて、機械的な強度を高め、半導体装置400の組み立て時のハンドリング性を高めるとともに、外部環境から半導体素子を保護する。
【実施例11】
【0105】
図20と図21は、本発明の実施例11である半導体ウエハを裏面貫通電極側から見た模式的平面図である。
【0106】
図20は、半導体ウエハ内の半導体チップの配列を示す模式的平面図、
図21は、半導体チップの一部を拡大したパッド、配線を示す模式的平面図である。
【0107】
図20に示すように、半導体ウエハ1内に複数の半導体チップ13が整列しており、半導体チップ13の取れ数は、半導体ウエハ1が大きいほど多い。
【0108】
図21に示すように、半導体チップ13上に、パッド91が設けられており、パッド91には、孔5が形成されて、貫通電極となる構造である。半導体チップ13には、グランド配線410や、パッド91どうしを接続するための配線411、412が設けられている。
【図面の簡単な説明】
【0109】
【図1】本発明の実施例1である半導体ウエハの概略構成を示す模式的断面図である。
【図2】図1の半導体ウエハの孔部分を拡大した模式的断面図である。
【図3】半導体基板の保持と薄型化方法を示す模式的断面図である。
【図4】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図5】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図6】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図7】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図8】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図9】本発明の実施例2である半導体ウエハの製造方法を説明するための模式的断面図である。
【図10】本発明の実施例2である半導体ウエハの製造方法を説明するための模式的断面図である。
【図11】本発明の実施例2である半導体ウエハの製造方法を説明するための模式的断面図である。
【図12】本発明の実施例3である半導体ウエハの製造方法を説明するための模式的断面図である。
【図13】本発明の実施例4である半導体ウエハの製造方法を説明するための模式的断面図である。
【図14】本発明の実施例5である半導体ウエハの製造方法を説明するための模式的断面図である。
【図15】本発明の実施例6である半導体ウエハの孔部分を拡大した模式的断面図である。
【図16】本発明の実施例7である半導体ウエハの孔部分を拡大した模式的断面図である。
【図17】本発明の実施例8である半導体ウエハの孔部分を拡大した模式的断面図である。
【図18】本発明の実施例9である半導体ウエハの孔部分を拡大した模式的断面図である。
【図19】本発明の実施例10である半導体装置の概略構成を示す模式的断面図である。
【図20】本発明の実施例11である半導体ウエハの裏面貫通電極側の模式的平面図である。
【図21】本発明の実施例11である半導体チップの一部を拡大した模式的断面図である。
【符号の説明】
【0110】
1、10、11…半導体ウエハ、2…半導体基板、3…層間絶縁膜、4…素子面電極、5、51…孔、6、61、62…すり鉢形状、7、72…絶縁膜、8、81、82…シード層、9…コンタクト電極、94…メッキ膜、300…バンプ、301…配線基板、302…封止用接着剤、303…はんだバンプ。
【技術分野】
【0001】
本発明は、複数の半導体チップを三次元的に積層するための半導体基板の裏面加工方法に関する。
【背景技術】
【0002】
電子機器の小型化に伴い、搭載される半導体装置も高集積化、小型化する必要がある。そのため、集積回路が搭載された複数の半導体チップを高密度に実装し、高機能なシステムを短期間で実現するシステム・イン・パッケージ技術が注目されており、多様な実装構造が提案されている。特に複数の半導体チップを三次元的に積層し、大幅な小型化を実現できる積層型パッケージの開発が盛んに進められている。
【0003】
積層した半導体チップ間の電気的接続の方法としては、半導体チップの基材である半導体基板に貫通電極を形成して、集積回路が形成された面と反対側にも電極パッドを形成し、それぞれの半導体チップの電極パッドを、貫通電極を介して接続する方法がある。
【0004】
半導体装置の製造においては、一般的に前工程と後工程に分類される。前工程は、ウエハ処理工程とも呼ばれ、半導体基板に、各々がスクライブラインによって区画され、かつ各々が集積回路及び複数の電極パッドを有する複数のチップ領域(デバイス領域)を形成する工程である。後工程は、組立工程とも呼ばれ、複数のチップ領域が形成された半導体基板をスクライブラインに沿って分割して複数の半導体チップを形成し、この半導体チップを様々な形態のパッケージにパッケージングする工程である。ここで、半導体装置の製造では、半導体基板を半導体ウエハと呼んだり、プロセス途中のもの、プロセス終了のものも半導体ウエハと呼んでいる。本明細書では、主に、複数のチップ領域が形成された半導体基板のことを半導体ウエハと呼ぶ。
【0005】
従来の半導体ウエハは、半導体基板の主面(素子形成面、回路形成面)に絶縁層、配線層を複数段積み重ねた構造であるため、製造方法は、半導体基板の片面のみの露光プロセスであった。そのため、上記のような、貫通電極を形成する場合においても、半導体素子を形成する面からの加工であった。
【0006】
特開2002−110897号公報には、半導体素子が形成されたシリコン基板を、素子面側からエッチングしてチップコンタクト孔を形成し、チップコンタクト孔の内面を含む全面にSiO2膜を形成した後、チップコンタクト孔にシードメタルを形成して、メッキによりチップコンタクト孔を埋めたプラグを形成する方法が記載されている。
【0007】
また、特開平10−223833号公報には、マルチチップ半導体用チップの形成方法が示されており、素子形成後のシリコン基板を素子面からRIE法のエッチングにて貫通孔を形成し、金属プラグを形成する方法が記載されている。
【0008】
【特許文献1】特開2002−110897号公報
【特許文献2】特開平10−223833号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
シリコン基板に半導体素子を形成するには、素子形成面の片面露光プロセスによるが、半導体チップを多層積層するためには、貫通電極が必要となる。貫通電極は通常プラズマを使用したドライエッチング法により形成されるが、エッチング深さは、通常の半導体プロセスの数倍以上、例えば20〜500マイクロメーターとなり、その分エッチング時間も長くなる。そのため、シリコンウエハに形成された半導体素子へのプラズマの影響が大きくなる。長時間プラズマに暴露されると、シリコン基板表面の温度が上昇したり、プラズマの電界により半導体素子に不良が生じたりして問題である。
【0010】
また、貫通電極を形成するときに、シリコンウエハに孔を開けた後に、貫通電極とシリコンウエハとを絶縁するため、貫通孔に絶縁膜を形成し、その後、電極プラグを形成するが、電極プラグをシリコンウエハまたは半導体基板の裏面まで連通させるために、裏面をCMP(ケミカルメカニカルポリッシング)やエッチングで削って厚さを薄くし、電極プラグが露出するようにするが、裏面を削るには時間がかかるため、製造コストを低減するためには問題である。
【0011】
特開2002−110897号公報と特開平10−223833号公報には、半導体素子面から、ドライエッチングにより孔を形成して、電極プラグを形成し、裏面から削り込んで、貫通電極を形成する方法が記載されているが、上記したように、半導体素子がプラズマの影響を受けて不良となったり、製造コストがかかるといった問題がある。
【課題を解決するための手段】
【0012】
上記課題を解決するため、本発明は下記を提案または提供する。
【0013】
第1の面に半導体素子が形成された半導体基板の第2の面に、フォトリソグラフィ技術により、半導体基板の第1の面に設けられ、素子と電気的に接続した電極パッドの位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により開口部の半導体基板をエッチングして孔を形成する工程と、
レジストを除去した後、半導体基板の第2の面に絶縁膜を形成する工程と、
さらに絶縁膜の上にアルミニウム膜を形成する工程と、
フォトリソグラフィ技術により、孔の底面の一部に開口を設けるレジストパターンニング工程の後、エッチングにより孔の底面のアルミニウム膜にパターンニングして開口を設けた後に、レジストを除去する工程と、
エッチングにより、孔底面の絶縁膜と半導体ウエハの第1の面に形成された絶縁膜を除去する工程と、
半導体基板の第2の面に、金属シード層を形成する工程と、
第2の面の金属シード層に、フォトリソグラフィ技術により、孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、孔を含む部分の開口に金属層を堆積させた後、レジストを除去する工程と、
孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、金属シード層をエッチングして、パッドと配線を半導体基板の第2の面に形成することを特徴とする半導体ウエハの製造方法を提案するものである。
【0014】
さらに他の発明は、第1の面に半導体素子が形成された半導体基板の第2の面に、フォトリソグラフィ技術により、半導体基板の第1の面に設けられ、半導体素子と電気的に接続した電極の位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により開口部の半導体基板をエッチングして孔を形成する工程と、
レジストを除去した後、半導体基板の第2の面に絶縁膜を形成する工程と、さらにフォトリソグラフィ技術により、孔の底面の一部に開口を設けるレジストパターンニング工程と、
エッチングにより、孔底面の絶縁膜と半導体ウエハの第1の面に形成された絶縁膜を除去した後、レジストを除去する工程と
半導体ウエハの第2の面と孔の内面と底面に、金属シード層を形成する工程と、
第2の面の金属シード層に、フォトリソグラフィ技術により、孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、孔を含む部分の開口に金属層を堆積させた後、レジストを除去する工程と、
孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、金属シード層をエッチングして、パッドと配線を半導体ウエハの第2の面に形成する工程とを有する半導体ウエハの製造方法を提案するものである。
【0015】
さらにその他の発明は、前記の半導体ウエハに孔を形成するドライエッチングは、等方性エッチングの後に異方性エッチングする半導体ウエハの製造方法を提案するものである。
【0016】
さらにその他の発明は、前記半導体ウエハに形成した孔の開口上部がすり鉢状の形状である半導体ウエハの製造方法を提案するものである。
【0017】
さらに、前記絶縁膜が二酸化シリコンである半導体ウエハの製造方法を提案するものである。
【0018】
さらに、前記絶縁膜と除去する工程がドライエッチングである半導体ウエハの製造方法を提案するものである。
【0019】
さらに、前記絶縁膜を除去する工程がウェットエッチングである半導体ウエハの製造方法を提案するものである。
【0020】
さらに、上記に記載の半導体ウエハの製造方法で製造した半導体ウエハを分割して半導体チップを形成し、この半導体チップを複数積層した半導体装置を提供するものである。
【0021】
また、第1の面に半導体素子が形成された半導体基板の第2の面が、半導体素子と電気的に接続した電極と相対する位置に孔を有し、第2の面の孔を含む位置に電極パッドが形成され、孔の壁面に配線が形成され、第1の面の電極と、第2の面の電極パッドが電気的に接続し、孔の開口部がすり鉢状である半導体ウエハを提供する。
【0022】
さらに、第1の面に半導体素子が形成された半導体基板の第2の面が、第1の面の半導体素子に形成された電極と相対する位置に孔を有し、第2の面の孔を含む位置に電極パッドが形成され、孔の壁面に配線が形成され、孔の底面の一部に絶縁膜の開口が設けられ、第1の面の電極と、第2の面の電極パッドが電気的に接続し、孔の開口部がすり鉢状である半導体ウエハを提供する。
【0023】
さらに、前記半導体基板の前記第1の面に形成された絶縁膜の前記電極部分の厚みが他の部分よりも薄い半導体ウエハを提供する。
【0024】
さらに、前記半導体基板の前記第1の面に形成された絶縁膜の前記電極部分に、前記電極と電気的に接続するコンタクトプラグを有する半導体ウエハを提供する。
【0025】
さらに、前記孔の壁面の配線は、メッキにより形成された半導体ウエハを提供する。
【0026】
さらに、上記で提案した半導体ウエハの製造方法で製造した半導体ウエハを提供する。
【0027】
さらに、上記に記載の半導体ウエハを分割して形成された半導体チップを複数積層したことを特徴とする半導体装置を提供する。
【発明の効果】
【0028】
本発明によれば、半導体基板の素子面と裏面とを連通する孔の裏面開口部がすり鉢状であるため、裏面にフォトリソグラフィを実施する場合、孔にレジストが充填されやすく、さらに、露光時に孔の底面まで、充分に光が入って露光されるため、孔底面の絶縁膜に開口パターンを形成することができる。これにより、半導体基板の裏面から貫通孔を開け、絶縁膜を形成した後でも、裏面からフォトリソグラフィをかけることが可能となり、裏面と素子面との電気的な接続が可能となる。
【0029】
さらに、本発明の半導体チップを複数積層する場合、裏面の貫通孔電極の開口部に、対向する半導体チップのバンプを圧入するが、裏面開口部形状がすり鉢状の形状であるため、それぞれの半導体チップに多少の位置ずれが生じても、バンプの先端部がすり鉢形状の範囲に入っていれば、バンプがすり鉢形状にならって、バンプの圧入によるかしめ積層接合ができる。
【0030】
さらに、半導体基板の裏面からの加工であるため半導体素子がプラズマによる影響を受けず、素子の欠陥が発生しない。また、シリコンウエハの裏面を薄くするための工程がないため、製造コストを低減できる。
【発明を実施するための最良の形態】
【0031】
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0032】
半導体装置の製造においては、一般的に前工程と後工程に分類される。前工程は、ウエハ処理工程とも呼ばれ、半導体基板に、各々がスクライブラインによって区画され、かつ各々が集積回路及び複数の電極パッドを有する複数のチップ領域(デバイス領域)を形成する工程である。後工程は、組立工程とも呼ばれ、複数のチップ領域が形成された半導体基板をスクライブラインに沿って分割して複数の半導体チップを形成し、この半導体チップを様々な形態のパッケージにパッケージングする工程である。以下の実施例では、主に、半導体装置の製造中の前工程について説明する。
【実施例1】
【0033】
図1〜図8は、本発明の実施例1である半導体ウエハに係わる図であり、
図1は、裏面加工が完了した半導体ウエハの概略構成を示す模式的断面図、
図2は、図1の半導体ウエハの孔部分を拡大した模式的断面図、
図3は、半導体ウエハの保持と薄型化方法を示す模式的断面図、
図4〜図8は、半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0034】
本実施例1の半導体ウエハ1は、図1と図2の拡大図に示すように、半導体基板2の第1の面1xに半導体素子(図示せず)と層間絶縁膜3と、半導体素子(図示せず)と接続しており、半導体ウエハ1の外部と電気的接続するための素子面電極4とが形成されている。さらに、半導体基板2の第2の面1yには、半導体基板2の第1の面1xの層間絶縁膜3まで貫通する孔5、第2の面1yと孔5の内面を覆う絶縁膜7、シード層8、コンタクト電極9が形成されている。孔5の開口部分は、すり鉢形状6となっている。シード層8とコンタクト電極9は、孔5の内面全部と孔5の周囲にパターンニングされたパッド91を有する構造である。絶縁膜7には、絶縁膜開口71が形成されており、コンタクト電極9と素子面電極4とは、コンタクト部92で電気的に接続した構造である。さらに、半導体基板2とコンタクト電極9および素子面電極4とは、電気的に絶縁された構造である。
【0035】
次に、本実施例1の半導体ウエハ1の製造について、図3〜図8を用いて説明する。
【0036】
既に半導体素子(図示せず)を形成した半導体基板2の裏面を薄型化したり、コンタクト電極9を形成するためには、半導体基板2をそのまま使用しても良いが、図1で示した半導体基板2の厚みを、例えば10μm〜50μm程度にした構造とするためには、加工における半導体基板2のハンドリングが困難になるため、図3((b),(c))に示すように、支持基板102を半導体基板2と一体にすることにより剛性を高め、加工精度や歩留まりを向上することができる。図3(a)は、半導体基板2の初期の断面を示している。
【0037】
まず、図3(b)に示すように、例えば、石英やガラス、シリコンウエハからなる支持基板102と半導体基板2とを接着層101を介して貼り合わせる。接着層101は、素子面電極4や半導体素子(図示せず)や層間絶縁膜を保護する機能も有している。半導体基板2の裏面加工後には、半導体基板2と支持基板102とを引き剥がすため、接着層101は、剥離可能な材質である。接着層101は、例えば、熱可塑性の接着剤ならば、加熱により軟化させて、貼り合わせ、引き剥がしを行うことができる。また、支持基板102を石英やガラスなどにした場合、紫外線硬化樹脂を使って、張り合わせることができる。この場合の剥離は、レーザーによる貼り合わせ面の局所加熱や、全体の加熱によって引き剥がせることが重要である。
【0038】
次に、半導体基板2の厚みを薄くするために、裏面を削る(図3(c)参照)。削る方法としては、研削、研磨等があるが、薄く削った後の裏面のうねりや粗さが、裏面に形成するコンタクト電極9の精度に影響するため、ドライポリッシュやエッチング、あるいはCMP(ケミカルメカニカルポリッシング)を実施することが好ましい。削った後の半導体基板2の厚みは、半導体ウエハを複数積層したときの接続安定性や、その後の裏面プロセスの工程時間が短縮化するため、適正厚さとして少なくとも50μm以下、望ましくは30μm以下の厚さとする。また、半導体ウエハ1を多数積層した半導体装置の厚みを薄くするためには、半導体ウエハ1の厚みは薄い方が良い。但し、半導体ウエハを5μm以下まで薄くすると、半導体素子にダメージを与えることがあり歩留まりが低下する恐れがある。
【0039】
次に、図4〜図8を使って具体的な裏面加工プロセスに関して説明する。
【0040】
まず、図4(a)に示すように、半導体基板21にフォトレジスト201を塗布し、フォトリソグラフィ技術により開口202を形成する。フォトレジストは、スピンコーティングした。
【0041】
次に、図4(b)に示すようにICP―RIE(Inductively coupled plasma-Reactive ion etching)式のドライエッチング装置にて、前記フォトレジスト201をマスクとして、開口202の半導体基板21を等方性エッチングし、シリコン孔203を形成する。シリコン孔203は、等方性エッチングであるため、フォトレジスト201の開口202よりも外側までエッチングされて、アンダーカット204が形成される。このアンダーカット204は、後の工程において、必要となるために形成したものである。エッチングガスは、SF6ガスを使用した。
【0042】
次に、図4(c)に示すように、フォトレジスト201をマスクとして、開口202のパターンを前記のドライエッチング装置を使用して、異方性エッチングする。異方性エッチングにより、縦孔205が形成される。縦孔205の深さは、半導体基板21の厚み分である。すなわち、縦孔205が、層間絶縁膜3に到達するまでエッチングする。通常シリコンのドライエッチングでは、SiO2はエッチングされにくく、エッチングマスクとして使うものである。そのため、SiO2が主成分である層間絶縁膜3は、エッチングストップ層の働きがある。また、アンダーカット204は、孔の中心部分が円筒状にエッチングされるため、すり鉢形状61となる。
【0043】
上記のシリコンのドライエッチングは、ICP―RIE方式に限定するものではなく、同等の性能を有するエッチング装置を使用すれば、加工することができる。
【0044】
その後、図4(d)に示すように、有機溶剤や酸素アッシングにて、フォトレジスト201を除去する。その後、シリコンのエッチング液に漬けて、角部52、53のエッジを除去すると同時に孔51の壁面54を平滑化する。角部52、53を除去する理由は、後の工程で、形成する絶縁膜72やシード層81等の膜のエッジ部の被覆性を良くするためである。また、壁面54の平滑化も、同様に、絶縁膜72やシード層81が連続して形成されるようにするために行う。シリコンのエッチング液は、KOHやNaOH、NH4OHあるいは、フッ酸と硝酸の混酸などが使用できる。
【0045】
次に、図5(e)に示すように、半導体基板21の孔51を形成した第2の面1yと孔51の内壁に絶縁膜72をCVD(chemical vapor deposition)により形成する。絶縁膜の材質としては、SiO2を使用したが、Si3N4やポリイミド樹脂などでも良い。特に、ポリイミド樹脂の場合、感光性のポリイミド樹脂を使用すると、塗布後に孔51の底面に開口を設けるフォトリソグラフィを1回実施すれば、絶縁膜形成とコンタクト部形成が同時にできるため、絶縁膜エッチング用のマスク形成や除去といった工程がなくなり、プロセス時間の短縮となる。また、絶縁膜の形成方法としては、スパッタやゾルゲル液のコーティングと焼成による方法でも良い。
【0046】
次に、図5(f)に示すように、Al膜206をスパッタで形成する。形成方法は、蒸着法でも良い。
【0047】
次に、図5(g)に示すように、レジスト207を塗布する。レジストは、孔51を埋め込むため、厚膜タイプ、例えば厚み5μm〜30μmのものを使用することが好ましい。このレジスト塗布による孔51の埋め込み工程において、すり鉢形状61があるため、レジストが流れ込み易くなっている。すり鉢形状61が大きいほどレジストが流れ込み易いので、好ましいが、実際には、孔51による強度低下などを考慮すると、半導体基板21の厚みの半分程度までの深さが好ましい。さらに、レジストが流れ込んだ後に孔51に気泡等が残っていると、フォトリソグラフィ工程時の露光で光が廻りにくいため、パターン形成不良となる。そのため、レジスト207を塗布した後に、真空チャンバの中に半導体基板21を入れて、真空脱泡を10秒から数分程度行う。レジスト207の粘度や厚みにもよるが、好ましくは30秒から2分程度である。
【0048】
その後、図5(h)に示すように、フォトリソグラフィ工程で、孔51に埋め込んだレジスト207にレジスト孔208を形成する。レジスト孔208の直径は、孔51の直径よりも小さくし、孔51に埋め込んだレジスト207を部分的に開口するようにすることが良い。レジスト孔208の形成によって、Al膜206にレジスト開口93が現れる。ここで、すり鉢形状61を設けたことにより、フォトリソグラフィ工程の露光時において、光が孔51の底面まで到達し易くなり、レジスト孔208をパターンニングすることができる。すり鉢形状61がない場合は、露光時の光が孔51の底面まで到達しにくく、露光と現像の条件範囲が小さくなり、好ましくない。また、露光後の現像においても、すり鉢形状61があれば、液が孔51の中に浸透し易く、半導体基板21全体的に均一な現像が可能である。
【0049】
また、上記のレジスト塗布方法としては、スピンコートが一般的であるが、スプレーコートでも良く。さらに、Al膜206の導電性を利用して、電着フォトレジストを使用する電着塗布法によっても形成できる。電着の場合は、電気的にAl膜206の表面にレジストが堆積していくため気泡が入り難く好ましい。
【0050】
次に、図6(i)に示すように、リン酸を主成分とするAlのエッチング液により、レジスト開口93のAl膜をエッチング除去し、Al開口209を形成して絶縁膜72を露出させる。ここで、Alのエッチング液としては、1%程度のフッ酸などでも良い。
【0051】
次に、レジスト207を除去した後、図6(j)に示すように、Al膜206をエッチングマスクとして、Al開口209の絶縁膜72と第1の面1xの層間絶縁膜3とを、ドライエッチングにより除去し、絶縁膜開口71を形成する。この絶縁膜開口71の形成によりコンタクト部92が露出する。この場合のドライエッチングには、絶縁膜除去用のドライエッチング装置を使用する。絶縁膜をSiO2とした場合は、CHF3ガスや、C4F8ガスを主成分とした、混合ガスを使用する。この、絶縁膜のエッチングマスクとしてAl膜を使うメリットは、Al膜が誘電材料ではないためプラズマによるチャージアップを効果的に抑制することができ、その結果、絶縁膜のアンダーカットが生じず、高精度に絶縁膜をパターンニングできる点である。
【0052】
その後、図6(k)に示すように、Al膜206をAlのエッチング液により除去する。ただし、素子面電極4の材質がAlのエッチング液に溶けないことが必須であるが、一般的には素子面電極4がAl材であっても、素子面電極と基板との間の密着性を良好に確保し、さらに、AlとSiとの拡散を防止するためにTiやTiNなどの高融点金属膜が形成されているため、Al膜をエッチングしても、素子面電極が腐食されることはない。また、素子面電極4の材質として、例えば、AuやPt、Cuなどでも良い。
【0053】
以上、絶縁膜をドライエッチングで除去するためのマスク材としてAl膜を使用した場合を説明したが、これはAl膜に限定するものではなく、レジストや、Si膜、Si3N4膜やその他のマスク材となる膜を使用しても良い。
【0054】
次に、図6(l)に示すように、Cr膜とAu膜からなるメッキのシード層81をスパッタにより形成する。絶縁膜の上にCr膜を形成した後に、Au膜を形成する。Cr膜を入れずに、SiO2の絶縁膜に直接Au膜を形成した場合は密着性が悪い。そのため、SiO2の絶縁膜72とAu膜との間にCr膜を設ける。Au膜は、メッキのシードとしての働きがあればよいので薄くても良いが、孔51の底面のコンタクト部92まで確実に膜として形成させる必要がある。Au膜の厚みとしては、0.3〜2μm程度あれば良い。また、Cr膜は、密着性向上のための中間膜であるため、0.02μm〜0.3μm程度の厚みがあれば良い。また、Cr膜の代わりにTi膜を使うことも可能であり、スパッタ装置の特性により、いずれか良好な方を選択することが好ましい。一般的には、Tiの方が膜の応力は小さいため好ましいが、アルカリ洗浄等にたいして弱いため、プロセス上では、Crの方が扱い易い。
【0055】
次に、図7(m)に示すように、フォトリソグラフィ技術により、メッキ用レジスト200をパターンニングして、メッキ用レジスト開口200aを形成する。
【0056】
次に図7(n)に示すように、電気メッキによりAuのメッキ膜94を形成する。Auメッキ膜の厚みは、電気抵抗を考慮して1μm以上が好ましいが、実際には、裏面加工完了時の孔51の内径が所定の値になるように、このメッキ厚みを調整する。Auの電気メッキの代わりに、無電解メッキでも良い。また、メッキの代わりに、図6(k)の工程のAu膜のスパッタにより、形成することも可能である。
【0057】
次に、図7(o)に示すように、メッキ用レジスト200を除去する。
【0058】
次に、図7(p)に示すように、フォトリソグラフィ工程によりレジスト212をパターンニングして、レジスト開口211を形成し、Auメッキ膜94からなる第2の面の電極パッドと配線となる部分を保護するためのカバー212aを形成する。
【0059】
次に、図8(q)に示すように、レジスト開口211に露出しているシード層81のAu膜を、Auのエッチング液で除去し、その後、Crのエッチング液でCr膜を除去し、開口213を形成して、絶縁膜72を露出させる。Auのエッチング液は、ヨウ素とヨウ化アンモニウムを主成分とする液で、Crのエッチング液は、硝酸ニセリウムアンモニウムを主成分とする液であるが、その他のエッチング液でも良い。
【0060】
最後に、図8(r)に示すように、レジスト212を除去して、半導体基板21の裏面加工が完了する。
【実施例2】
【0061】
図9〜図11は、本発明の実施例2である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0062】
実施例1では、絶縁膜72と層間絶縁膜3とを同時にエッチングして、絶縁膜開口71を設けてコンタクト部92を露出させたが、本実施例2では、まず層間絶縁膜3を開口し、その後、絶縁膜72を形成したのちに、コンタクト部92を露出するプロセスである。
【0063】
実施例1の図4(d)までの工程と図7(m)以降の工程は、実施例2と同じであるため、説明を省略し、実施例1と異なる工程を図9〜図11で説明する。また、各工程で実施例1と同じ場合の詳細説明も省略する。
【0064】
図9(e)に示すように、孔51を形成した後、Al膜206をスパッタ等で形成する。
【0065】
次に、図9(f)に示すように、実施例1の図5(g)と同様にレジスト207を塗布し、図9(g)に示すように、フォトリソグラフィ技術でレジスト孔208を形成して、レジスト開口93を設ける。
【0066】
次に、図9(h)に示すように、レジスト開口93のAl膜をエッチング除去し、Al開口209を形成して層間絶縁膜3を露出させる。
【0067】
次に、レジスト207を除去した後、図10(i)に示すように、Al膜206をエッチングマスクとして、Al開口209の層間絶縁膜3を、ドライエッチングにより除去し、絶縁膜開口71を形成し、コンタクト部92を露出させる。
【0068】
その後、図10(j)に示すように、Al膜206を除去する。
【0069】
次に、図10(k)に示すように、絶縁膜72を形成する。
【0070】
次に、図10(l)に示すように、フォトリソグラフィ技術と絶縁膜エッチングにより、絶縁膜開口71を形成する。
【0071】
次に、図11(m)に示すように、シード層82をスパッタ等で形成する。
【0072】
この後のプロセスは、実施例1の図7(m)以降と同じである。
【実施例3】
【0073】
図12は、本発明の実施例3である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0074】
実施例1では、絶縁膜72と層間絶縁膜3のエッチングマスクとしてAl膜を設けたが、本実施例3では、レジストをエッチングマスクとして使用するプロセスである。本実施例3によれば、Al膜を形成してパターンニングするフォトリソグラフィおよびAl膜エッチング、Al膜除去工程を省略できるため、製造時間を短縮することができ、コスト低減には好ましい。
【0075】
実施例1の図5(e)までの工程と図6(k)以降の工程は、実施例3と同じであるため、説明を省略し、実施例1と異なる工程を図12で説明する。また、各工程で実施例1と同じ場合の詳細説明も省略する。
【0076】
図5(e)に示すように、絶縁膜72を形成した後、図12(g)に示すように、レジスト207を塗布する。
【0077】
次に、図12(h)に示すように、レジスト孔208を形成し、レジスト開口93を設ける。
【0078】
次に、図12(j)に示すように、ドライエッチングにより、絶縁膜72と層間絶縁膜3をエッチングし、絶縁膜開口71とコンタクト部93を形成する。
【0079】
次に、レジスト207を除去する。この後のプロセスは、図6(k)以降と同じである。
【実施例4】
【0080】
図13は、本発明の実施例4である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0081】
実施例2では、層間絶縁膜3のエッチングマスクとしてAl膜を設けたが、本実施例4では、レジストをエッチングマスクとして使用するプロセスである。本実施例4によれば、実施例3と同様、Al膜の工程を省略できるため、製造時間を短縮することができ、コスト低減には好ましい。
【0082】
実施例2と同じである実施例1の図4(d)までの工程と実施例2の図10(j)以降の工程は、実施例4と同じであるため、説明を省略し、実施例2と異なる工程を図13で説明する。また、各工程で実施例1と同じ場合の詳細説明も省略する。
【0083】
図13(g)に示すように、レジスト207を塗布する。
【0084】
次に、図12(h)に示すように、レジスト孔208を形成し、レジスト開口93を設ける。
【0085】
次に、図12(j)に示すように、ドライエッチングにより、層間絶縁膜3をエッチングし、絶縁膜開口71とコンタクト部93を形成する。
【0086】
レジスト207を除去する。この後のプロセスは、図10(j)以降を同じである。
【実施例5】
【0087】
図14は、本発明の実施例5である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
【0088】
実施例1では、図7(m)に示すように、メッキ用レジスト200を設けて、裏面電極パッド部となるところをパターンニングした後に、メッキを実施し、貫通電極とパッド、配線を形成したが、本実施例5では、シード層81形成後、前面にAuメッキを施した後に、貫通電極とパッド、配線をパターンニングするプロセスである。
【0089】
実施例1の図6(l)までの工程は、実施例5と同じであるため説明を省略し、実施例1と異なる工程を説明する。また、各工程で実施例1と同じ場合の詳細説明も省略する。
【0090】
図6(l)に示すように、シード層81を形成した後、図14(m)に示すように、Auメッキ膜94を形成する。
【0091】
次に、図14(n)に示すように、レジスト210を塗布する。
【0092】
次に、図14(o)に示すように、フォトリソグラフィ工程によりレジスト210をパターンニングして、レジスト開口211を形成し、第2の面の電極パッドとなる部分を保護するためのカバー212aを形成する。
【0093】
次に、図14(p)に示すように、Auメッキ膜94とシード層81のAu膜とを、Auのエッチング液で除去し、その後、Crのエッチング液でCr膜を除去し、開口213を形成して、絶縁膜72を露出する。
【0094】
最後に、レジスト212を除去して、半導体基板21の裏面加工が完了する。
【実施例6】
【0095】
図15は、本発明の実施例6である半導体ウエハの孔部分の模式的断面図である。
【0096】
実施例1において、図5(f)で形成したAl膜206を、図6(k)の工程で除去せずに、その上に、シード層82を形成した半導体ウエハ12の断面を示している。Al膜206を除去する工程が省略できるため、プロセス時間が短縮できる。また、素子面電極4の材質としてAlを使用することができるため、半導体素子形成においてコストを低減することができる。実施例1との相違は、Al膜の有無のみで、その他の工程および構成は、実施例1と同じである。さらに、Al膜とSiO2絶縁膜73との密着性を高めるために、Al膜と絶縁膜73との間にCr膜あるいはTi膜を形成することも有効である。さらに、他の方法として、Al膜は除去せずに陽極酸化して孔51の内壁の絶縁膜72の一部として残しても良い。
【実施例7】
【0097】
図16は、本発明の実施例7である半導体ウエハの孔部分の模式的断面図である。
【0098】
図16に示すように、実施例1〜6との相違は、素子面電極4の部分の層間絶縁膜3の厚みを薄くし、その分、素子面電極4を厚くした構造である。実施例7によれば、層間絶縁膜3をエッチングで除去する工程時間を短縮することができる。実施例7の構造は、半導体基板に素子面を形成する工程で形成することができ、本発明の裏面の貫通電極加工への影響はない。
【実施例8】
【0099】
図17は、本発明の実施例8である半導体ウエハの孔部分の模式的断面図である。
【0100】
図17に示すように、実施例7との相違は、素子面電極4の厚みが薄いことである。そのため、素子面電極4を形成する工程時間を短縮することができる。
【実施例9】
【0101】
図18は、本発明の実施例9である半導体ウエハの孔部分の模式的断面図である。
【0102】
図18に示すように、実施例1〜8との相違は、素子面電極4の部分の層間絶縁膜3の内部にコンタクトプラグ500を複数積層した構造で、層間絶縁膜3の内部で、素子面電極4に対向し、半導体基板21に近いところに内部電極510を設けた構造である。コンタクトプラグ500により、素子面電極4と内部電極510は電気的に接続されている。これにより、層間絶縁膜3が厚くても、裏面貫通電極加工時の絶縁膜除去の工程時間を短縮することができる。コンタクトプラグ500は、層間絶縁膜3を形成する工程で同時に形成できるため、工程アップとならず、また、裏面貫通電極の形成にも影響しない。
【実施例10】
【0103】
図19は、本発明の半導体ウエハを分割して形成された半導体チップを多数積層した半導体装置の概略構成を示す模式的である。
【0104】
図19に示すように、半導体チップ13a、13b、13cが積層されており、それぞれの半導体チップは、バンプ300により接続されている。半導体チップの積層前に、あらかじめ、バンプ300が素子面電極4に形成されており、バンプ300の先端を孔51に圧入し、かしめて接続した構造である。半導体チップ13cは、配線基板301にバンプを介して接続されている。配線基板の下側には、はんだバンプ303が形成されており、外部との接続用に使用される。それぞれの半導体チップと配線基板を積層接合した後に、封止用接着剤302にて、半導体チップや、配線基板の間を埋めて、機械的な強度を高め、半導体装置400の組み立て時のハンドリング性を高めるとともに、外部環境から半導体素子を保護する。
【実施例11】
【0105】
図20と図21は、本発明の実施例11である半導体ウエハを裏面貫通電極側から見た模式的平面図である。
【0106】
図20は、半導体ウエハ内の半導体チップの配列を示す模式的平面図、
図21は、半導体チップの一部を拡大したパッド、配線を示す模式的平面図である。
【0107】
図20に示すように、半導体ウエハ1内に複数の半導体チップ13が整列しており、半導体チップ13の取れ数は、半導体ウエハ1が大きいほど多い。
【0108】
図21に示すように、半導体チップ13上に、パッド91が設けられており、パッド91には、孔5が形成されて、貫通電極となる構造である。半導体チップ13には、グランド配線410や、パッド91どうしを接続するための配線411、412が設けられている。
【図面の簡単な説明】
【0109】
【図1】本発明の実施例1である半導体ウエハの概略構成を示す模式的断面図である。
【図2】図1の半導体ウエハの孔部分を拡大した模式的断面図である。
【図3】半導体基板の保持と薄型化方法を示す模式的断面図である。
【図4】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図5】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図6】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図7】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図8】本発明の実施例1である半導体ウエハの製造方法を説明するための模式的断面図である。
【図9】本発明の実施例2である半導体ウエハの製造方法を説明するための模式的断面図である。
【図10】本発明の実施例2である半導体ウエハの製造方法を説明するための模式的断面図である。
【図11】本発明の実施例2である半導体ウエハの製造方法を説明するための模式的断面図である。
【図12】本発明の実施例3である半導体ウエハの製造方法を説明するための模式的断面図である。
【図13】本発明の実施例4である半導体ウエハの製造方法を説明するための模式的断面図である。
【図14】本発明の実施例5である半導体ウエハの製造方法を説明するための模式的断面図である。
【図15】本発明の実施例6である半導体ウエハの孔部分を拡大した模式的断面図である。
【図16】本発明の実施例7である半導体ウエハの孔部分を拡大した模式的断面図である。
【図17】本発明の実施例8である半導体ウエハの孔部分を拡大した模式的断面図である。
【図18】本発明の実施例9である半導体ウエハの孔部分を拡大した模式的断面図である。
【図19】本発明の実施例10である半導体装置の概略構成を示す模式的断面図である。
【図20】本発明の実施例11である半導体ウエハの裏面貫通電極側の模式的平面図である。
【図21】本発明の実施例11である半導体チップの一部を拡大した模式的断面図である。
【符号の説明】
【0110】
1、10、11…半導体ウエハ、2…半導体基板、3…層間絶縁膜、4…素子面電極、5、51…孔、6、61、62…すり鉢形状、7、72…絶縁膜、8、81、82…シード層、9…コンタクト電極、94…メッキ膜、300…バンプ、301…配線基板、302…封止用接着剤、303…はんだバンプ。
【特許請求の範囲】
【請求項1】
第1の面に半導体素子が形成された半導体基板の第2の面に、フォトリソグラフィ技術により、前記半導体基板の第1の面に設けられ、前記半導体素子と電気的に接続した電極の位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により前記開口部の前記半導体基板をエッチングして孔を形成する工程と、
前記レジストを除去した後、前記半導体基板の第2の面に絶縁膜を形成する工程と、
前記絶縁膜の上にアルミニウム膜を形成する工程と、
フォトリソグラフィ技術により、前記孔の底面の一部に開口を設けるレジストパターンニング工程の後、エッチングにより前記孔の底面の前記アルミニウム膜にパターンニングして開口を設けた後に、前記レジストを除去する工程と、
エッチングにより、前記孔底面の前記絶縁膜と前記半導体基板の第1の面に形成された絶縁膜を除去する工程と、
前記半導体基板の前記第2の面と前記孔の内面と底面に、金属シード層を形成する工程と、
前記第2の面の前記金属シード層に、フォトリソグラフィ技術により、前記孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、前記孔を含む部分の開口に金属層を堆積させた後、前記レジストを除去する工程と、
前記孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、前記金属シード層をエッチングして、パッドと配線を半導体基板の第2の面に形成する工程とを有すること特徴とする半導体ウエハの製造方法。
【請求項2】
第1の面に半導体素子が形成された半導体基板の第2の面に、フォトリソグラフィ技術により、前記半導体基板の第1の面に設けられ、前記半導体素子と電気的に接続した電極の位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により前記開口部の前記半導体基板をエッチングして孔を形成する工程と、
前記レジストを除去した後、前記半導体基板の第2の面に絶縁膜を形成する工程と、
フォトリソグラフィ技術により、前記孔の底面の一部に開口を設けるレジストパターンニング工程と、
エッチングにより、前記孔底面の前記絶縁膜と前記半導体ウエハの第1の面に形成された絶縁膜を除去した後、前記レジストを除去する工程と、
前記半導体ウエハの前記第2の面と前記孔の内面と底面に、金属シード層を形成する工程と、
前記第2の面の前記金属シード層に、フォトリソグラフィ技術により、前記孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、前記孔を含む部分の開口に金属層を堆積させた後、前記レジストを除去する工程と、
前記孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、前記金属シード層をエッチングして、パッドと配線を半導体基板の第2の面に形成する工程とを有すること特徴とする半導体ウエハの製造方法。
【請求項3】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記半導体基板に前記孔を形成する前記ドライエッチングは、等方性エッチングの後に異方性エッチングしたことを特徴とする半導体ウエハの製造方法。
【請求項4】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記半導体ウエハに形成した前記孔の開口上部がすり鉢状の形状であることを特徴とする半導体ウエハの製造方法。
【請求項5】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記絶縁膜が二酸化シリコンであることを特徴とする半導体ウエハの製造方法。
【請求項6】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記絶縁膜を除去する工程がドライエッチングであることを特徴とする半導体ウエハの製造方法。
【請求項7】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記絶縁膜を除去する工程がウェットエッチングであることを特徴とする半導体ウエハの製造方法。
【請求項8】
第1の面に半導体素子が形成された半導体基板の第2の面が、前記半導体素子と電気的に接続した電極と相対する位置に孔を有し、前記第2の面の前記孔を含む位置に電極パッドが形成され、前記孔の壁面に配線が形成され、前記第1の面の前記電極と、前記第2の面の電極パッドが電気的に接続し、前記孔の開口部がすり鉢状であることを特徴とする半導体ウエハ。
【請求項9】
第1の面に半導体素子が形成された半導体基板の第2の面が、前記半導体素子と電気的に接続した電極と相対する位置に孔を有し、前記第2の面の前記孔を含む位置に電極パッドが形成され、前記孔の壁面に配線が形成され、前記孔の底面の一部に絶縁膜の開口が設けられ、前記第1の面の前記電極と、前記第2の面の電極パッドが電気的に接続し、前記孔の開口部がすり鉢状であることを特徴とする半導体ウエハ。
【請求項10】
請求項8または請求項9に記載の半導体ウエハにおいて、
前記第1の面に形成された絶縁膜の前記電極部分の厚みが他の部分よりも薄いことを特徴とする半導体ウエハ。
【請求項11】
請求項8または請求項9に記載の半導体ウエハにおいて、
前記第1の面に形成された絶縁膜の前記電極部分に、前記電極と電気的に接続するコンタクトプラグを有することを特徴とする半導体ウエハ。
【請求項12】
請求項8乃至請求項11のうちの何れか1項に記載の半導体ウエハにおいて、
前記孔の壁面の前記配線は、メッキにより形成されたことを特徴とする半導体ウエハ。
【請求項13】
請求項1乃至請求項7のうちの何れか1項に記載の半導体ウエハの製造方法で製造したことを特徴とする半導体ウエハ。
【請求項14】
請求項1乃至請求項7のうちの何れか1項に記載の半導体ウエハの製造方法で製造した半導体ウエハを分割して半導体チップを形成し、前記半導体チップを複数積層したことを特徴とする半導体装置。
【請求項15】
請求項8乃至請求項13のうちの何れか1項に記載の半導体ウエハを分割して形成された半導体チップを複数積層したことを特徴とする半導体装置。
【請求項1】
第1の面に半導体素子が形成された半導体基板の第2の面に、フォトリソグラフィ技術により、前記半導体基板の第1の面に設けられ、前記半導体素子と電気的に接続した電極の位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により前記開口部の前記半導体基板をエッチングして孔を形成する工程と、
前記レジストを除去した後、前記半導体基板の第2の面に絶縁膜を形成する工程と、
前記絶縁膜の上にアルミニウム膜を形成する工程と、
フォトリソグラフィ技術により、前記孔の底面の一部に開口を設けるレジストパターンニング工程の後、エッチングにより前記孔の底面の前記アルミニウム膜にパターンニングして開口を設けた後に、前記レジストを除去する工程と、
エッチングにより、前記孔底面の前記絶縁膜と前記半導体基板の第1の面に形成された絶縁膜を除去する工程と、
前記半導体基板の前記第2の面と前記孔の内面と底面に、金属シード層を形成する工程と、
前記第2の面の前記金属シード層に、フォトリソグラフィ技術により、前記孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、前記孔を含む部分の開口に金属層を堆積させた後、前記レジストを除去する工程と、
前記孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、前記金属シード層をエッチングして、パッドと配線を半導体基板の第2の面に形成する工程とを有すること特徴とする半導体ウエハの製造方法。
【請求項2】
第1の面に半導体素子が形成された半導体基板の第2の面に、フォトリソグラフィ技術により、前記半導体基板の第1の面に設けられ、前記半導体素子と電気的に接続した電極の位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により前記開口部の前記半導体基板をエッチングして孔を形成する工程と、
前記レジストを除去した後、前記半導体基板の第2の面に絶縁膜を形成する工程と、
フォトリソグラフィ技術により、前記孔の底面の一部に開口を設けるレジストパターンニング工程と、
エッチングにより、前記孔底面の前記絶縁膜と前記半導体ウエハの第1の面に形成された絶縁膜を除去した後、前記レジストを除去する工程と、
前記半導体ウエハの前記第2の面と前記孔の内面と底面に、金属シード層を形成する工程と、
前記第2の面の前記金属シード層に、フォトリソグラフィ技術により、前記孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、前記孔を含む部分の開口に金属層を堆積させた後、前記レジストを除去する工程と、
前記孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、前記金属シード層をエッチングして、パッドと配線を半導体基板の第2の面に形成する工程とを有すること特徴とする半導体ウエハの製造方法。
【請求項3】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記半導体基板に前記孔を形成する前記ドライエッチングは、等方性エッチングの後に異方性エッチングしたことを特徴とする半導体ウエハの製造方法。
【請求項4】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記半導体ウエハに形成した前記孔の開口上部がすり鉢状の形状であることを特徴とする半導体ウエハの製造方法。
【請求項5】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記絶縁膜が二酸化シリコンであることを特徴とする半導体ウエハの製造方法。
【請求項6】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記絶縁膜を除去する工程がドライエッチングであることを特徴とする半導体ウエハの製造方法。
【請求項7】
請求項1または請求項2に記載の半導体ウエハの製造方法において、
前記絶縁膜を除去する工程がウェットエッチングであることを特徴とする半導体ウエハの製造方法。
【請求項8】
第1の面に半導体素子が形成された半導体基板の第2の面が、前記半導体素子と電気的に接続した電極と相対する位置に孔を有し、前記第2の面の前記孔を含む位置に電極パッドが形成され、前記孔の壁面に配線が形成され、前記第1の面の前記電極と、前記第2の面の電極パッドが電気的に接続し、前記孔の開口部がすり鉢状であることを特徴とする半導体ウエハ。
【請求項9】
第1の面に半導体素子が形成された半導体基板の第2の面が、前記半導体素子と電気的に接続した電極と相対する位置に孔を有し、前記第2の面の前記孔を含む位置に電極パッドが形成され、前記孔の壁面に配線が形成され、前記孔の底面の一部に絶縁膜の開口が設けられ、前記第1の面の前記電極と、前記第2の面の電極パッドが電気的に接続し、前記孔の開口部がすり鉢状であることを特徴とする半導体ウエハ。
【請求項10】
請求項8または請求項9に記載の半導体ウエハにおいて、
前記第1の面に形成された絶縁膜の前記電極部分の厚みが他の部分よりも薄いことを特徴とする半導体ウエハ。
【請求項11】
請求項8または請求項9に記載の半導体ウエハにおいて、
前記第1の面に形成された絶縁膜の前記電極部分に、前記電極と電気的に接続するコンタクトプラグを有することを特徴とする半導体ウエハ。
【請求項12】
請求項8乃至請求項11のうちの何れか1項に記載の半導体ウエハにおいて、
前記孔の壁面の前記配線は、メッキにより形成されたことを特徴とする半導体ウエハ。
【請求項13】
請求項1乃至請求項7のうちの何れか1項に記載の半導体ウエハの製造方法で製造したことを特徴とする半導体ウエハ。
【請求項14】
請求項1乃至請求項7のうちの何れか1項に記載の半導体ウエハの製造方法で製造した半導体ウエハを分割して半導体チップを形成し、前記半導体チップを複数積層したことを特徴とする半導体装置。
【請求項15】
請求項8乃至請求項13のうちの何れか1項に記載の半導体ウエハを分割して形成された半導体チップを複数積層したことを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2007−53149(P2007−53149A)
【公開日】平成19年3月1日(2007.3.1)
【国際特許分類】
【出願番号】特願2005−235648(P2005−235648)
【出願日】平成17年8月16日(2005.8.16)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成19年3月1日(2007.3.1)
【国際特許分類】
【出願日】平成17年8月16日(2005.8.16)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]