半導体装置およびその製造方法
【課題】保護絶縁膜で配線溝および接続孔の内面に露出する多孔質の低誘電率膜を被覆することで、導通不良、耐圧不良、信頼性不良等の不具合を抑制して、高性能かつ高歩留まり、高信頼性の多層配線を提供することを可能とする。
【解決手段】多孔質の低誘電率膜21を有する層間絶縁膜と、層間絶縁膜に形成された配線溝23とこの配線溝23に接続する接続孔24と、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように接続孔24底部を除く接続孔24の内面および配線溝23の内面に形成された保護絶縁膜25と、配線溝23の内面および接続孔24の内面に保護絶縁膜25を介して形成されたバリアメタル膜26と、配線溝23の内部および接続孔24の内部に保護絶縁膜25、バリアメタル膜26を介して形成された配線材料膜28とを備えたものである。
【解決手段】多孔質の低誘電率膜21を有する層間絶縁膜と、層間絶縁膜に形成された配線溝23とこの配線溝23に接続する接続孔24と、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように接続孔24底部を除く接続孔24の内面および配線溝23の内面に形成された保護絶縁膜25と、配線溝23の内面および接続孔24の内面に保護絶縁膜25を介して形成されたバリアメタル膜26と、配線溝23の内部および接続孔24の内部に保護絶縁膜25、バリアメタル膜26を介して形成された配線材料膜28とを備えたものである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線溝および接続孔の内部の多孔質低誘電率膜に対して確実に多孔質低誘電率膜の孔をシールすることが容易な半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となる。このため、多層配線工程で用いられる導電層は、アルミニウム(Al)系合金の配線に代わり、銅(Cu)配線が導入されるようになっている。銅はアルミニウムなど従来の多層配線構造に使われていた金属材料と違って、ドライエッチングによるパターニングが困難であるため、層間に配線溝を形成しておき、銅を埋め込むことにより配線パターンを形成するダマシン法が一般に使われている。特に接続孔と配線溝を形成しておき、銅埋め込みを同時に行うデュアルダマシン法は、工程数の削減に有効である(例えば、特許文献1参照。)。
【0003】
また、配線容量の増加がデバイスの速度低下につながるため、低誘電率膜を層間絶縁膜に用いた微細な多層配線が不可欠となっている。低誘電率層間絶縁膜の材料としては、従来から比較的実績のある比誘電率3.5程度のフッ素含有酸化シリコン(FSG)のみならず、ポリアリールエーテル(PAE)に代表される有機シリコン系のポリマーや、ハイドロゲンシルセスキオサン(HSQ)、メチルシルセスキオキサン(MSQ)、炭素含有酸化シリコン(SiOC)に代表される無機系材料などの比誘電率2.7前後の低誘電率膜が挙げられ、近年ではそれらを多孔質(ポーラス)化させて比誘電率を2.5以下とした材料まで導入が試みられている。
【0004】
しかし、比誘電率(k)が2.5以下の低誘電率膜の実用化に際しては、膜が低密度化されることに起因する、絶縁耐性の劣化、配線層となる導電膜との密着性の劣化があり、また膜の吸湿性が上がること起因する、導電膜の腐食、変質があり、さらにはこれらの結果としてデバイス導通特性が劣化することや製品の信頼性が劣化すること等の不具合を解決する必要がある。これらの課題の改善方法として、近年ポアシールと呼ばれる手法が検討されている(例えば、非特許文献1、2、特許文献2参照。)。
【0005】
これらの手法では、所望の配線溝パターンを開口した後に、ポアシール材となる絶縁膜を成膜し、反応性イオンエッチングにより配線溝の側壁に露出したポーラスLow−k膜部分にポアシール材を残存させる製法を用いている。これにより、導電膜とポーラスLow−k膜との密着性や絶縁性を保つことが可能となる。
【0006】
上記手法を用いて、低誘電率層間膜のデュアルダマシンを形成した例を、図9を参照して説明する。
【0007】
図9(1)に示すように、基板(図示せず)上に堆積された下地絶縁膜111上に、炭素含有酸化シリコン(SiOC)膜を層間絶縁膜112とした銅(Cu)膜を埋め込んだ下層配線113を形成する。下層配線113上には、Cu膜の酸化防止層114として例えば炭化シリコン(SiC)膜を形成し、それを介して多孔質(ポーラス)構造の炭素含有酸化シリコン(SiOC)膜からなる多孔質の低誘電率膜115を形成し、さらにその上にはハードマスク116として酸化シリコン(SiO2)膜を堆積する。このようにして、層間絶縁膜112に配線溝と接続孔からなるデュアルダマシン開口部117を形成する。
【0008】
次に、図9(2)に示すように、上記デュアルダマシン開口部117の内面に保護絶縁膜118として窒素含有炭化シリコン(SiCN)膜を成膜する。
【0009】
続いて、図9(3)に示すように、反応性イオンエッチングにより、接続孔底部の保護絶縁膜118が完全に開口するまで全面エッチング処理を行う。このようにして実施されたポアシールプロセスでは、配線側壁部および接続孔側壁部の低誘電率膜に対してはシールすることが可能となるが、配線溝底部の保護絶縁膜は除去されてしまうため、その部分において多孔質の低誘電率膜115をシールすることができない領域119が発生する。
【0010】
この後、図9(4)に示すように、バリアメタル膜120としてタンタル(Ta)膜をスパッタリング法により成膜する。
【0011】
次いで、図9(5)に示すように、電解めっき法あるいはスパッタリング法により配線材料膜121として銅(Cu)膜が堆積され、配線溝と接続孔とからなるデュアルダマシン開口部117へ配線材料膜121を埋め込む。
【0012】
次に、図9(6)に示すように、堆積したバリアメタル膜120、配線材料膜121のうち、配線パターンとして不要な部分を化学機械研磨(CMP)法により除去することにより、デュアルダマシン配線122を有する多層配線構造が得られる。また、下層配線パターンと同様、酸化防止膜123として例えばSiC膜がデュアルダマシン配線122上に成膜される。
【0013】
本工程を経て形成された多層配線においては、先述したごとく、配線溝底部に多孔質の低誘電率膜115を保護できない箇所が発生するため、バリアメタル膜120との密着性不良や、多孔質の低誘電率膜115からの脱ガス等によるバリアメタル膜120や配線材料膜121の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合が発生する。
【0014】
この問題を回避するために、予め配線溝底部にエッチング抑止層となる絶縁膜を挿入しておき、ポアシール材のエッチバック後に確実にエッチング抑止層を残す方法も考えられるが、比較的比誘電率の高いエッチング抑止層を配線間に介在させることになり、配線容量の増大を招いてしまう。すなわち、多孔質の低誘電率膜(ポーラスLow−k膜)を導入する効果が半減することになる。
【0015】
【特許文献1】特開平11-45887号公報
【特許文献2】特開2004-207358号公報
【非特許文献1】「Highly Reliable,65nm-node Cu Dual Damascene Interconnects with Full Porous-SiOCH(k=2.5) Films for Low-Power ASICs」2004 Symposium on VLSI Technology P60-61 2004年
【非特許文献2】「Pore-sealing by Etch-Byproduct followed by ALD-Ta Adhesion Layer for Cu/Porous Low-k Interconnects」International Interconnect Technology Conference 2004 P39-41 2004年
【発明の開示】
【発明が解決しようとする課題】
【0016】
解決しようとする問題点は、従来のポアシールプロセスでは配線溝底部にポーラスLow−k膜を保護できない箇所が生じるため、バリアメタル膜の密着性不良、ポーラスLow−k膜からの脱ガス等によるバリアメタル膜や導電膜の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合が発生することが防止できない点である。
【0017】
本発明は、配線溝および接続孔の内面にバリアメタル膜を形成する際に接続孔の底部を選択的に下層導電膜まで開口させながら形成することで、配線間にエッチング抑止層を形成することなく、配線溝および接続孔の内部の多孔質低誘電率膜に対して確実に多孔質低誘電率膜の孔をシールする、いわゆるポアシールを行うことを課題とする。
【課題を解決するための手段】
【0018】
本発明の第1の半導体装置は、多孔質の低誘電率膜を有する層間絶縁膜と、前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介して形成されたバリアメタル膜と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜とを備えたことを特徴とする。
【0019】
本発明の第1の半導体装置では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜の孔がシールされている。
【0020】
本発明の第2の半導体装置は、多孔質の低誘電率膜を有する層間絶縁膜と、前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、前記保護絶縁膜表面に形成されたバリアメタル膜と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜とを備えたことを特徴とする。
【0021】
本発明の第2の半導体装置では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜の孔がシールされている。
【0022】
本発明の半導体装置の第1の製造方法は、多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された保護絶縁膜を残しつつ、前記接続孔底部に形成された前記保護絶縁膜を除去するとともに、前記接続孔の底部を除く前記接続孔の内面および前記配線溝の内面にバリアメタル膜を形成する工程と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えたことを特徴とする。
【0023】
本発明の半導体装置の第1の製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔がシールされる。
【0024】
本発明の半導体装置の第2の製造方法は、多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタル膜を形成する工程と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えたことを特徴とする。
【0025】
本発明の半導体装置の第2の製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔がシールされる。
【0026】
本発明の半導体装置の第3の製造方法は、多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタルを構成する金属元素を含むシード膜を形成する工程と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記シード膜を介して配線材料膜を形成する工程と、熱処理によって前記保護絶縁膜側に前記シード膜中のバリアメタルを構成する金属元素を偏析、反応させてバリアメタル膜を自己形成する工程と、前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えたことを特徴とする。
【0027】
本発明の半導体装置の第3の製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔がシールされる。
【発明の効果】
【0028】
本発明の各半導体装置は、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜が形成されているため、多孔質の低誘電率膜の孔が確実にシールされているので、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0029】
本発明の半導体装置の各製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔が確実にシールされるので、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【発明を実施するための最良の形態】
【0030】
本発明の半導体装置に係る一実施の形態の第1例を、図1の概略構成断面図によって説明する。
【0031】
図1に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12が形成され、この層間絶縁膜12に形成された配線溝13にバリアメタル膜14を介して銅を埋め込んだ第1配線15が形成されている。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜が用いれれている。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16が形成されている。この酸化防止層16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成されている。
【0032】
上記酸化防止膜16上には多孔質の低誘電率(ポーラスLow−k)膜21が形成されている。この多孔質の低誘電率膜21は、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)を500nmの厚さに堆積して形成されている。また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜では、比誘電率が2.3前後、平均ポアサイズは3nm以下となっている。また、多孔質の低誘電率膜21として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜したものでもよい。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0033】
さらに、上記低誘電率膜21上にはハードマスク層22が形成されている。このハードマスク層22は、例えば酸化シリコン(SiO2)を当初は150nmの厚さに堆積して形成されたものである。
【0034】
上記低誘電率膜21には配線溝23とこの配線溝23に接続されている接続孔24とが形成されている。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成されている。
【0035】
上記配線溝23の内面と上記接続孔24の側壁に露出した上記多孔質の低誘電率膜21を被覆するように上記接続孔24底部を除く接続孔24の内面および上記配線溝23の内面には保護絶縁膜25が形成されている。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成されている。例えば厚さが20nmのSiCN膜では、その比誘電率は5前後である。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えば窒化シリコン(SiN)膜、酸化シリコン(SiO2)膜、窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜、炭化シリコン(SiC)膜、P−ベンゾシクロブテン(P−BCB)等の有機絶縁膜、メタン(CH4)系の絶縁膜等を用いることも可能である。
【0036】
上記接続孔24内および配線溝23内には、上記第1配線13上を開口させた状態で、上記保護絶縁膜25表面にバリアメタル膜26が形成されている。このバリアメタル膜26には、一例として窒化タンタル(TaN)膜で、例えば15nm程度の厚さに形成されている。上記バリアメタル膜26には、タンタル(Ta)膜やチタン(Ti)膜、窒化チタン(TiN)膜等のその他のバリアメタル膜を用いてもよく、CVD法で堆積された窒化タンタル膜や窒化チタン(Ti(Si)N)膜を成膜した後に上記パンチスルー処理を施したものを用いても良い。
【0037】
上記バリアメタル膜26は、上記配線溝23内面および上記接続孔24側壁ではバリアメタル膜26の堆積速度が上記保護絶縁膜25のエッチング速度よりも速く、上記接続孔24底部ではバリアメタル膜26の堆積速度より上記保護絶縁膜25および上記バリアメタル膜26のエッチング速度のほうが速くなるようにして成膜したものからなる。
【0038】
また、上記バリアメタル膜26の表面を均一化させるために、さらにバリアメタル膜27が形成されている。このバリアメタル膜27は、例えばタンタル(Ta)膜で成膜されている。なお、バリアメタル膜27は、バリアメタル膜26の表面均一性がよければ形成する必要はない。
【0039】
上記配線溝23内部および接続孔24内部には配線材料膜28が堆積されていて、配線溝23の内部にバリアメタル膜26、27を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部にバリアメタル膜26、27を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が形成されている。上記配線材料膜28には銅膜を用いる。また上記配線材料膜28には、例えば銀(Ag)やスズ(Sn)、チタン(Ti)、アルミニウム(Al)、マンガン(Mn)、マグネシウム(Mg)をドーピングしたCu合金膜を適用しても良い。
【0040】
また、上記第1配線15と同様に、上記ハードマスク層22上には酸化防止層31が形成されていて、上記第2配線29上を被覆している。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成されている。
【0041】
本発明の第1の半導体装置1では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜21の孔が保護絶縁膜25によってシールされている。このため、バリアメタル膜26の密着不良が無くなり、また多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜26、27や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0042】
本発明の半導体装置の製造方法に係る一実施の形態の第1例を、図2の製造工程断面図によって説明する。
【0043】
図2(1)に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12を形成した後、溝配線技術により層間絶縁膜12に形成した配線溝13にバリアメタル膜(図示せず)を介して銅を埋め込んで第1配線15を形成する。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜を用いた。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16を形成する。この酸化防止膜16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成する。
【0044】
上記SiC膜、SiOC膜を成膜するには、一例として、平行平板型プラズマCVD装置を用いる。その際に使用する原料ガスとしては、いずれの膜を成膜するときもシリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。成膜された膜の比誘電率は上記SiC膜が5.0、上記SiOC膜が3.0程度で形成することができる。
【0045】
続いて、多孔質の低誘電率(ポーラスLow−k)膜21を形成する。この低誘電率膜21は、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)を500nmの厚さに堆積して形成される。また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜は塗布およびキュアにより形成する。例えば、触媒化学社製のNCS(Nano Clustorering Silica)を塗布し、窒素雰囲気で300℃〜400℃のキュアを施すことにより形成することができる。このポーラスLow−k膜の比誘電率は2.3前後、平均ポアサイズは3nm以下である。また、ポーラスLow−k膜として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0046】
さらに、上記低誘電率膜21上にハードマスク層22を形成する。このハードマスク層22は、例えば酸化シリコン(SiO2)を150nmの厚さに堆積して形成する。
【0047】
上記低誘電率膜21に配線溝23と接続孔24とを形成する。この形成方法としては、最初に接続孔を開口し、その後に配線溝を開口する方法を用いることができる。また、上記低誘電率膜21上に形成した積層ハードマスクに配線溝パターンを形成した後、上記低誘電率膜21に接続孔を途中まで開口し、その後ハードマスクを用いて配線溝23と接続孔24を完全に開口する製造方法を用いても良い。この詳細な形成方法は、例えば特開2004-63859号公報に開示されている。このように、上記配線溝23と上記接続孔24の形成方法は種々の製造方法を用いることができる。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成される。
【0048】
次に、図2(2)に示すように、上記配線溝23および接続孔24の内面おおび上記ハードマスク22上に保護絶縁膜25を形成する。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成される。その成膜方法は、一例として、平行平板型プラズマCVD装置を用い、シリコン源にはメチルシランを用い、還元ガスにはアンモニア(NH3)を用いる。また成膜条件は、一例として、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。このような条件で成膜して、厚さが20nmのSiCN膜を得た結果、その比誘電率は5前後であった。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えば窒化シリコン(SiN)膜、酸化シリコン(SiO2)膜、窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜、炭化シリコン(SiC)膜、P−ベンゾシクロブテン(P−BCB)等の有機絶縁膜、メタン(CH4)系の絶縁膜等を用いることも可能である。
【0049】
続いて、図2(3)に示すように、上記接続孔24および配線溝23の各内面に、上記第1配線13上を開口させながら、上記保護絶縁膜25表面にバリアメタル膜26を形成する。このバリアメタル膜26には、一例として窒化タンタル(TaN)膜を用いる。この成膜方法としては、タンタル(Ta)ターゲットが設置された指向性のマグネトロンスパッタリング装置を用い、基板バイアスを500W、ターゲットのDCパワーを40kWに設定し、供給ガスに窒素(N2)とアルゴン(Ar)とを用いる。窒素とアルゴンとの流量比を75:25に設定する。また成膜雰囲気の圧力を67.7mPaに設定した。上記条件下で窒化タンタル膜を15nm程度の厚さに成膜する。その後、基板バイアスを1000Wに上げ、ターゲットDCパワーを5kWに下げ、窒素の供給を停止してアルゴン100%の雰囲気とし、成膜雰囲気の圧力を例えば26.7mPaにて、タンタル(Ta)の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定にて、所定時間の放電処理を施す。これにより、配線溝23および接続孔24上部や側壁部ではバリアメタル膜26が残存した状態を保ちながら、アスペクト比が高い接続孔24底部では、窒化タンタル膜堆積よりバイアスエッチングの成分が大きくなることにより、第1配線13まで選択的に貫通させることができる。ここではPVD法による窒化タンタルタンタル(TaN)膜を用いて選択貫通処理を行ったが、タンタル(Ta)膜やチタン(Ti)膜、窒化チタン(TiN)膜等のその他のバリアメタル膜を用いてもよく、CVD法で堆積された窒化タンタル膜や窒化チタン(Ti(Si)N)膜を成膜した後に上記パンチスルー処理を施しても良い。
【0050】
次に、図2(4)に示すように、バリアメタル膜26の表面を均一化させるために、ここではもう一度バリアメタル膜27を全面成膜する。このバリアメタル膜27は、通常の指向性スパッタリング法により、タンタル(Ta)膜を成膜することで形成される。なお、バリアメタル膜27は、バリアメタル膜26の表面均一性がよければ形成する必要はない。また、高い成膜品質を得るためには上記バリアメタル膜26、27の成膜は同一チャンバ内で行うことが好ましい。
【0051】
次いで、図2(5)に示すように、上記配線溝23および接続孔24の内部を埋め込むように、配線材料膜28を堆積する。ここでは、配線材料膜28には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。上記配線材料膜28には、例えば銀(Ag)やスズ(Sn)、チタン(Ti)、アルミニウム(Al)、マンガン(Mn)、マグネシウム(Mg)をドーピングしたCu合金膜を適用しても良い。
【0052】
さらに堆積したバリアメタル膜26、27、配線材料膜28のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨(CMP)法を用いる。このようにして、図2(6)に示すように、配線溝23の内部にバリアメタル膜26、27を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部にバリアメタル膜26、27を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【0053】
また、上記第1配線15と同様に、上記ハードマスク層22上に酸化防止層31を形成する。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成される。
【0054】
本発明の半導体装置の第1の製造方法では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜25によって多孔質の低誘電率膜21の孔がシールされる。このため、このため、バリアメタル膜26の密着性不良が無くなり、また多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜26、27や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0055】
次に、本発明の半導体装置の製造方法に係る一実施の形態の第2例を、図3の製造工程断面図によって説明する。
【0056】
図3(1)に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12を形成した後、溝配線技術により層間絶縁膜12に形成した配線溝13にバリアメタル膜(図示せず)を介して銅を埋め込んで第1配線15を形成する。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜を用いた。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16を形成する。この酸化防止膜16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成する。
【0057】
上記SiC膜、SiOC膜を成膜するには、一例として、平行平板型プラズマCVD装置を用いる。その際に使用する原料ガスとしては、いずれの膜を成膜するときもシリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。成膜された膜の比誘電率は上記SiC膜が5.0、上記SiOC膜が3.0程度で形成することができる。
【0058】
続いて、低誘電率膜21を形成する。この低誘電率膜は、多孔質構造を有する膜であり、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)を500nmの厚さに堆積して形成される。また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜は塗布およびキュアにより形成する。例えば、触媒化学社製のNCS(Nano Clustorering Silica)を塗布し、窒素雰囲気で300℃〜400℃のキュアを施すことにより形成することができる。このポーラスLow−k膜の比誘電率は2.3前後、平均ポアサイズは3nm以下である。また、ポーラスLow−k膜として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0059】
さらに、低誘電率膜21上にハードマスク層22を形成する。このハードマスク層22は、例えば酸化シリコン(SiO2)を150nmの厚さに堆積して形成する。
【0060】
上記低誘電率膜21に配線溝23と接続孔24とを形成する。この形成方法としては、最初に接続孔を開口し、その後に配線溝を開口する方法を用いることができる。また、上記低誘電率膜21上に形成した積層ハードマスクに配線溝パターンを形成した後、上記低誘電率膜21に接続孔を途中まで開口し、その後ハードマスクを用いて配線溝23と接続孔24を完全に開口する製造方法を用いても良い。この詳細な形成方法は、例えば特開2004-63859号公報に開示されている。このように、上記配線溝23と上記接続孔24の形成方法は種々の製造方法を用いることができる。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成される。
【0061】
次に、図3(2)に示すように、上記配線溝23および接続孔24の内面おおび上記ハードマスク22上に保護絶縁膜25を形成する。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成される。その成膜方法は、一例として、平行平板型プラズマCVD装置を用い、シリコン源にはメチルシランを用い、還元ガスにはアンモニア(NH3)を用いる。また成膜条件は、一例として、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。このような条件で成膜して、厚さが20nmのSiCN膜を得た結果、その比誘電率は5前後であった。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えば窒化シリコン(SiN)膜、酸化シリコン(SiO2)膜、窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜、炭化シリコン(SiC)膜、P−ベンゾシクロブテン(P−BCB)等の有機絶縁膜、メタン(CH4)系の絶縁膜等を用いることも可能である。
【0062】
続いて、図3(3)に示すように、接続孔24底部の保護絶縁膜25を選択的に開口させる。この方法としては、例えばタンタル(Ta)ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを1000Wに設定し、ターゲットDCパワーを5kWに設定し、アルゴン100%の雰囲気とし、成膜雰囲気の圧力を例えば26.7mPaにて、タンタル(Ta)の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定にて、所定時間の放電処理を施す。これにより、配線溝23および接続孔24上部や側壁部では保護絶縁膜25が残存した状態を保ちながら、アスペクト比が高い接続孔24底部では、窒化タンタル膜堆積よりバイアスエッチングの成分が大きくなることにより、保護絶縁膜25より第1配線15まで接続孔24を選択的に貫通させることができる。
【0063】
上記ではマグネトロンスパッタ装置を用いて、接続孔24底部の保護絶縁膜25を選択的に開口したが、反応性イオンエッチング装置を用いても同様の形状を形成することが可能である。例えば、エッチングガスとしてジフルオルメタン(CH2F2)、酸素(O2)、アルゴン(Ar)を用い、ガス流量比(CH2F2:O2:Ar)を10:1:20とし、ガス圧力を13.3Paに、バイアスパワーを上部電極2000W、下部電極200Wに設定し、所定時間のエッチング処理を施す。これにより、高アスペクト部ほどエッチングレートの早い加工が可能となり、保護絶縁膜25より第1配線15まで接続孔24を選択的に貫通させることができる。
【0064】
次に、図3(4)に示すように、上記接続孔24の底部を含む上記保護絶縁膜25表面にバリアメタル膜26を全面成膜する。このバリアメタル膜26は、通常の指向性スパッタリング法により、タンタル(Ta)膜を成膜することで形成される。
【0065】
次いで、図3(5)に示すように、上記配線溝23および接続孔24の内部を埋め込むように、配線材料膜28を堆積する。ここでは、配線材料膜28には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。上記配線材料膜28には、例えば銀(Ag)やスズ(Sn)、チタン(Ti)、アルミニウム(Al)、マンガン(Mn)、マグネシウム(Mg)をドーピングしたCu合金膜を適用しても良い。
【0066】
さらに堆積したバリアメタル膜26、配線材料膜28のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨(CMP)法を用いる。このようにして、図3(6)に示すように、配線溝23の内部にバリアメタル膜26を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部にバリアメタル膜26を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【0067】
また、上記第1配線15と同様に、上記ハードマスク層22上に酸化防止層31を形成する。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成される。
【0068】
上記製造方法により形成された多層配線は、保護絶縁膜25によって配線溝23の底部を含めて多孔質構造の低誘電率膜21を完全にシールされた状態にすることができ、バリアメタル膜26との密着性不良やバリアメタル変質起因の導通不良、耐圧劣化、信頼性不具合の無い良好な半導体装置の製造を行うことができる。
【0069】
本発明の半導体装置の第2の製造方法では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜25によって多孔質の低誘電率膜21の孔がシールされる。このため、このため、バリアメタル膜26の密着性不良が無くなり、また多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜26や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0070】
次に、本発明の半導体装置に係る一実施の形態の第2例を、図4の概略構成断面図によって説明する。
【0071】
図4に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12が形成され、この層間絶縁膜12に形成された配線溝13にバリアメタル膜14を介して銅を埋め込んだ第1配線15が形成されている。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜が用いれれている。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16が形成されている。この酸化防止層16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成されている。
【0072】
上記酸化防止膜16上には低誘電率(Low−k)膜21が形成されている。この低誘電率膜は、多孔質構造を有する膜であり、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)膜を500nmの厚さに堆積して形成されている。さらに、低誘電率膜21上にはハードマスク層22が形成されている。このハードマスク層22は、例えば酸化シリコン(SiO2)を当初は150nmの厚さに堆積して形成されたものである。
【0073】
また、上記多孔質の低誘電率膜21は、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜では、比誘電率が2.3前後、平均ポアサイズは3nm以下となっている。また、多孔質の低誘電率膜21として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜したものでもよい。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0074】
上記低誘電率膜21には配線溝23とこの配線溝23に接続されている接続孔24とが形成されている。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成されている。
【0075】
上記配線溝23の内面と上記接続孔24の側壁に露出した上記多孔質の低誘電率膜21を被覆するように上記接続孔24底部を除く接続孔24の内面および上記配線溝23の内面には保護絶縁膜25が形成されている。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成されている。例えば厚さが20nmのSiCN膜では、その比誘電率は4前後である。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えばシリコン(Si)−酸素(O)結合を持つ絶縁膜であれば良く、例えば窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜等を用いることも可能である。
【0076】
また、上記保護絶縁膜25は、上記配線溝23の内面と上記接続孔24の内面とに成膜した保護絶縁膜25を、配線溝23内面および接続孔24側壁では堆積物の堆積速度が保護絶縁膜25のエッチング速度よりも速く、接続孔24底部では堆積物の堆積速度より保護絶縁膜25のエッチング速度のほうが速くなるようにして接続孔24底部に形成された保護絶縁膜25を除去したものからなる。
【0077】
上記接続孔24内および配線溝23内には、上記第1配線13上を開口させた状態で、上記保護絶縁膜25表面にバリアメタル膜26が形成されている。このバリアメタル膜26には、一例として窒化タンタル(TaN)膜で、例えば15nm程度の厚さに形成されている。上記バリアメタル膜26には、タンタル(Ta)膜やチタン(Ti)膜、窒化チタン(TiN)膜等のその他のバリアメタル膜を用いてもよく、CVD法で堆積された窒化タンタル膜や窒化チタン(Ti(Si)N)膜を成膜した後に上記パンチスルー処理を施したものを用いても良い。
【0078】
上記配線溝23内部および接続孔24内部には配線材料膜28が堆積されていて、配線溝23の内部に保護絶縁膜25およびバリアメタル膜26を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部に保護絶縁膜25およびバリアメタル膜26を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が形成されている。上記配線材料膜28には銅膜を用いる。また上記配線材料膜28には、例えば銀(Ag)やスズ(Sn)、チタン(Ti)、アルミニウム(Al)、マンガン(Mn)、マグネシウム(Mg)をドーピングしたCu合金膜を適用しても良い。
【0079】
また、上記第1配線15と同様に、上記ハードマスク層22上には酸化防止層31が形成されていて、上記第2配線29上を被覆している。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成されている。
【0080】
本発明の第2の半導体装置2では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜21の孔が保護絶縁膜25によってシールされている。このため、バリアメタル膜26の密着不良が無くなり、また多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜26や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0081】
本発明の半導体装置に係る一実施の形態の第3例を、図5および図6の概略構成断面図によって説明する。
【0082】
図5(1)に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12を形成した後、溝配線技術により層間絶縁膜12に形成した配線溝13にバリアメタル膜(図示せず)を介して銅を埋め込んで第1配線15を形成する。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜を用いた。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16を形成する。この酸化防止膜16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成する。
【0083】
上記SiC膜、SiOC膜を成膜するには、一例として、平行平板型プラズマCVD装置を用いる。その際に使用する原料ガスとしては、いずれの膜を成膜するときもシリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。成膜された膜の比誘電率は上記SiC膜が5.0、上記SiOC膜が3.0程度で形成することができる。
【0084】
続いて、低誘電率膜21を形成する。この低誘電率膜は、多孔質構造を有する膜であり、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)膜を500nmの厚さに堆積して形成される。また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜は塗布およびキュアにより形成する。例えば、触媒化学社製のNCS(Nano Clustorering Silica)を塗布し、窒素雰囲気で300℃〜400℃のキュアを施すことにより形成することができる。このポーラスLow−k膜の比誘電率は2.3前後、平均ポアサイズは3nm以下である。また、ポーラスLow−k膜として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0085】
さらに、低誘電率膜21上にハードマスク層22を形成する。このハードマスク層22は、例えば酸化シリコン(SiO2)を150nmの厚さに堆積して形成する。
【0086】
上記低誘電率膜21に配線溝23と接続孔24とを形成する。この形成方法としては、最初に接続孔を開口し、その後に配線溝を開口する方法を用いることができる。また、上記低誘電率膜21上に形成した積層ハードマスクに配線溝パターンを形成した後、上記低誘電率膜21に接続孔を途中まで開口し、その後ハードマスクを用いて配線溝23と接続孔24を完全に開口する製造方法を用いても良い。この詳細な形成方法は、例えば特開2004-63859号公報に開示されている。このように、上記配線溝23と上記接続孔24の形成方法は種々の製造方法を用いることができる。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成される。
【0087】
次に、図5(2)に示すように、上記配線溝23および接続孔24の内面おおび上記ハードマスク22上に保護絶縁膜25を形成する。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成される。その成膜方法は、一例として、平行平板型プラズマCVD装置を用い、シリコン源にはメチルシランを用い、還元ガスにはアンモニア(NH3)を用いる。また成膜条件は、一例として、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。このような条件で成膜して、厚さが20nmのSiCN膜を得た結果、その比誘電率は4前後であった。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造のシリコン(Si)−酸素(O)結合を持つ絶縁膜であれば良く、例えば窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜等を用いることも可能である。
【0088】
続いて、図5(3)に示すように、接続孔24底部の保護絶縁膜25を選択的に開口させる。この方法としては、例えばタンタル(Ta)ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを1000Wに設定し、ターゲットDCパワーを5kWに設定し、アルゴン100%の雰囲気とし、成膜雰囲気の圧力を例えば26.7mPaにて、タンタル(Ta)の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定して、所定時間の放電処理を施す。これにより、配線溝23および接続孔24上部や側壁部では保護絶縁膜25が残存した状態を保ちながら、アスペクト比が高い接続孔24底部では、膜堆積よりバイアスエッチングの成分が大きくなることにより、保護絶縁膜25より第1配線15まで接続孔24を選択的に貫通させることができる。おのとき、第1配線15上層が一部エッチングされる。
【0089】
次に、図5(4)に示すように、上記接続孔24の底部を含む上記保護絶縁膜25表面にバリアメタルを構成する金属元素を含むシード膜41を形成する。このシード膜41は、例えば銅−マンガン(Cu−Mn)膜を用い、例えば60nmの厚さに成膜される。このシード膜41の成膜は、例えば、Cu−Mn膜はCu−5wt%Mnのターゲットをマグネトロンスパッタリング装置に設置し、アルゴン(Ar)100%の雰囲気下で基板温度をマイナス20℃として、バイアススパッタリング法にて行った。また、上記接続孔24の底部に形成された保護絶縁膜25に開口を形成する工程と上記シード膜41を形成する工程とはマグネトロンスパッタリング装置の同一チャンバ内で連続的に行うことができる。
【0090】
次いで、図6(5)に示すように、上記配線溝23および接続孔24の内部を埋め込むように、配線材料膜28を堆積する。ここでは、配線材料膜28には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。
【0091】
次に、図6(6)に示すように、熱処理を行う。この熱処理は、窒素(N2)雰囲気下にて250℃〜400℃に設定して行う。この熱処理の結果、上記配線材料膜28の銅膜(銅−マンガン膜も含む)中にドーピングされたマンガン(Mn)は保護絶縁膜25側へ偏析、反応させられ、シリコン含有酸化マンガン膜からなるバリアメタル膜42を自己形成する。上記シード膜41〔前記図5(4)参照〕を用いたバリアメタル膜42の形成メカニズムについては、第65回応用物理学会予稿集p711,「銅配線における自己拡散バリア層形成のための新規合金元素」に開示されている。
【0092】
さらに堆積したバリアメタル膜42、配線材料膜28のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨(CMP)法を用いる。このようにして、図6(7)に示すように、配線溝23の内部にバリアメタル膜42を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部にバリアメタル膜42を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【0093】
また、上記第1配線15と同様に、上記ハードマスク層22上に酸化防止層31を形成する。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成される。
【0094】
上記製造方法により形成された多層配線は、保護絶縁膜25によって配線溝23の底部を含めて多孔質構造の低誘電率膜21を完全にシールされた状態にすることができる。また、保護絶縁膜25の全面シールにより、保護絶縁膜25表面より異種材質の絶縁膜が露出するのを回避できるため、シード膜41を用いたバリアメタル膜42の形成を安定的に実現することが可能となる。これにより、さらなる微細化が進んだ場合であっても配線溝や接続孔の内部への導電膜の埋め込みマージンを拡大することができ、配線信頼性を向上させることも期待でき、多孔質の低誘電率膜を適用することと導電膜の微細形成とを完全に両立させることが可能となる。
【0095】
本発明の半導体装置の第3の製造方法では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜25によって多孔質の低誘電率膜21の孔がシールされる。このため保護絶縁膜25表面より異種材質の絶縁膜が露出するのを回避できるため、シード膜41を用いたバリアメタル膜42の形成を安定的に実現することが可能となる。これにより、さらなる微細化が進んだ場合であっても配線溝23や接続孔24の内部への配線材料膜28の埋め込みマージンを拡大することができ、配線信頼性を向上させることも期待でき、多孔質の低誘電率膜21を適用することと配線溝23および接続孔24の微細形成とを完全に両立させることが可能となる。また、保護絶縁膜25によって多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜42や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0096】
次に、本発明の半導体装置の製造方法に係る一実施の形態の第4例を、図7および図8の製造工程断面図によって説明する。
【0097】
図7(1)に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、有機絶縁膜51と無機絶縁膜52とからなる層間絶縁膜53を形成した後、溝配線技術により層間絶縁膜12に形成した配線溝13にバリアメタル膜(図示せず)を介して銅を埋め込んで第1配線15を形成する。上記有機絶縁膜51には、一例としてポリアリールエーテル膜を用いた。上記無機絶縁膜52には、一例として酸化シリコン(SiO2)膜を用いた。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16を形成する。この酸化防止膜16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成する。
【0098】
上記SiC膜を成膜するには、一例として、平行平板型プラズマCVD装置を用いる。その際に使用する原料ガスには、シリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。成膜された膜の比誘電率は上記SiC膜が5.0程度で形成することができる。
【0099】
続いて、上記酸化防止膜16上に層間絶縁膜54を形成する。この層間絶縁膜54は、例えば、多孔質(ポーラス)構造の無機絶縁膜55と多孔質構造の有機絶縁膜56との積層構造に形成する。まず、例えば多孔質を有する炭素含有酸化シリコン(SiOC)膜を例えば250nmの厚さに堆積して多孔質を有する無機絶縁膜55を形成する。続いて、例えば多孔質(ポーラス)構造のポリアリールエーテル膜を例えば250nmの厚さに堆積して多孔質(ポーラス)構造の有機絶縁膜56を形成する。さらに、層間絶縁膜54上にハードマスク層22を形成する。このハードマスク層22は、例えば酸化シリコン(SiO2)を150nmの厚さに堆積して形成する。
【0100】
上記ポリアリールエーテル膜は、前駆体をスピンコート法により塗布した後、300℃〜400℃のキュア処理を行って形成することができ、比誘電率は2.7程度でとなる。
【0101】
上記多孔質(ポーラス)構造の有機絶縁膜膜56は、ここでは一例として、ダウケミカル(Dow Chemical)社製のPorous SiLK-Yを用いた。SiLK-Yの前駆体をスピンコート法により堆積した後、300℃〜400℃のキュア処理を行って形成した。比誘電率は2.3、平均ポアサイズは数nm程度である。
【0102】
上記ハードマスク層22の酸化シリコン(SiO2)膜は、例えばシリコン源としてモノシラン(SiH4)を用い、酸化剤として一酸化二窒素(N2O)ガスを用いたプラズマCVD法により成膜することができる。
【0103】
また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜は塗布およびキュアにより形成する。例えば、触媒化学社製のNCS(Nano Clustorering Silica)を塗布し、窒素雰囲気で300℃〜400℃のキュアを施すことにより形成することができる。このポーラスLow−k膜の比誘電率は2.3前後、平均ポアサイズは3nm以下である。また、ポーラスLow−k膜として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0104】
上記層間絶縁膜54に配線溝23と接続孔24とを形成する。この形成方法としては、上記層間絶縁膜54に形成したハードマスク22に配線溝パターンを開口した後、上記層間絶縁膜54に接続孔を途中まで開口し、その後ハードマスク22を用いて配線溝23と接続孔24を完全に開口する製造方法を用いる。この詳細な形成方法は、例えば特開2004-63859号公報に開示されている。なお、上記配線溝23と上記接続孔24の形成方法は種々の製造方法を用いることができる。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成される。
【0105】
次に、図7(2)に示すように、上記配線溝23および接続孔24の内面おおび上記ハードマスク22上に保護絶縁膜65を形成する。この保護絶縁膜65は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば酸化シリコン(SiO2)膜により形成される。その成膜方法は、一例として、平行平板型プラズマCVD装置を用い、シリコン源にはTEOS(Tetraethyl orthosilicate Tetraethoxysilane)ガスを用い、酸化剤として一酸化二窒素(N2O)ガスを用いる。また成膜条件は、一例として、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。このような条件で成膜して、厚さが20nmのSiO2膜を得た結果、その比誘電率は4前後であった。上記保護絶縁膜65は上記SiO2膜にはかかわらず、非多孔質構造のシリコン(Si)−酸素(O)結合を持つ絶縁膜であれば良く、例えば窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜等を用いることも可能である。
【0106】
続いて、図7(3)に示すように、接続孔24底部の保護絶縁膜65を選択的に開口させる。この方法としては、例えばタンタル(Ta)ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを1000Wに設定し、ターゲットDCパワーを5kWに設定し、アルゴン100%の雰囲気とし、成膜雰囲気の圧力を例えば26.7mPaにて、タンタル(Ta)の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定して、所定時間の放電処理を施す。これにより、配線溝23および接続孔24上部や側壁部では保護絶縁膜65が残存した状態を保ちながら、アスペクト比が高い接続孔24底部では、膜堆積よりバイアスエッチングの成分が大きくなることにより、保護絶縁膜65より第1配線15まで接続孔24を選択的に貫通させることができる。このとき、第1配線15の一部がエッチングされる。
【0107】
次に、図7(4)に示すように、上記接続孔24の底部を含む上記保護絶縁膜25表面にバリアメタルを構成する金属元素を含むシード膜41を形成する。このシード膜41は、例えば銅−マンガン(Cu−Mn)膜を用い、例えば60nmの厚さに成膜される。このシード膜41の成膜は、例えば、Cu−Mn膜はCu−5wt%Mnのターゲットをマグネトロンスパッタリング装置に設置し、アルゴン(Ar)100%の雰囲気下で基板温度をマイナス20℃として、バイアススパッタリング法にて行った。また、上記接続孔24の底部に形成された保護絶縁膜65に開口を形成する工程と上記シード膜41を形成する工程とはマグネトロンスパッタリング装置の同一チャンバ内で連続的に行うことができる。
【0108】
次いで、図8(5)に示すように、上記配線溝23および接続孔24の内部を埋め込むように、配線材料膜28を堆積する。ここでは、配線材料膜28には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。
【0109】
次に、図8(6)に示すように、熱処理を行う。この熱処理は、窒素(N2)雰囲気下にて250℃〜400℃に設定して行う。この熱処理の結果、上記配線材料膜28の銅膜(銅−マンガン膜も含む)中にドーピングされたマンガン(Mn)は保護絶縁膜65側へ偏析、反応させられ、シリコン含有酸化マンガン膜からなるバリアメタル膜42を自己形成する。上記シード膜41を用いたバリアメタル膜42の形成メカニズムについては、第65回応用物理学会予稿集p711,「銅配線における自己拡散バリア層形成のための新規合金元素」に開示されている。
【0110】
さらに堆積したバリアメタル膜42、配線材料膜28のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨(CMP)法を用いる。このようにして、図8(7)に示すように、配線溝23の内部にバリアメタル膜42を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部に自己形成バリア膜42を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【0111】
また、上記第1配線15と同様に、上記ハードマスク層22上に酸化防止層31を形成する。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成される。
【0112】
本発明の半導体装置の第4の製造方法では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜65を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜65によって多孔質の低誘電率膜21の孔がシールされる。このため保護絶縁膜65表面より異種材質の絶縁膜が露出するのを回避できるため、シード膜41を用いたバリアメタル膜42の形成を安定的に実現することが可能となる。これにより、さらなる微細化が進んだ場合であっても配線溝23や接続孔24の内部への配線材料膜28の埋め込みマージンを拡大することができ、配線信頼性を向上させることも期待でき、多孔質の低誘電率膜21を適用することと配線溝23および接続孔24の微細形成とを完全に両立させることが可能となる。また、保護絶縁膜65によって多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜42や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【図面の簡単な説明】
【0113】
【図1】本発明の半導体装置に係る一実施の形態の第1例を示した概略構成断面図である。
【図2】本発明の半導体装置の製造方法に係る一実施の形態の第1例を示した製造工程断面図である。
【図3】本発明の半導体装置の製造方法に係る一実施の形態の第2例を示した製造工程断面図である。
【図4】本発明の半導体装置に係る一実施の形態の第2例を示した概略構成断面図である。
【図5】本発明の半導体装置の製造方法に係る一実施の形態の第3例を示した製造工程断面図である。
【図6】本発明の半導体装置の製造方法に係る一実施の形態の第3例を示した製造工程断面図である。
【図7】本発明の半導体装置の製造方法に係る一実施の形態の第4例を示した製造工程断面図である。
【図8】本発明の半導体装置の製造方法に係る一実施の形態の第4例を示した製造工程断面図である。
【図9】従来の半導体装置の製造方法に係る一例を示した製造工程断面図である。
【符号の説明】
【0114】
1…半導体装置、21…多孔質の低誘電率膜、23…配線溝、24…接続孔、25…保護絶縁膜、26…バリアメタル膜、28…配線材料膜
【技術分野】
【0001】
本発明は、配線溝および接続孔の内部の多孔質低誘電率膜に対して確実に多孔質低誘電率膜の孔をシールすることが容易な半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となる。このため、多層配線工程で用いられる導電層は、アルミニウム(Al)系合金の配線に代わり、銅(Cu)配線が導入されるようになっている。銅はアルミニウムなど従来の多層配線構造に使われていた金属材料と違って、ドライエッチングによるパターニングが困難であるため、層間に配線溝を形成しておき、銅を埋め込むことにより配線パターンを形成するダマシン法が一般に使われている。特に接続孔と配線溝を形成しておき、銅埋め込みを同時に行うデュアルダマシン法は、工程数の削減に有効である(例えば、特許文献1参照。)。
【0003】
また、配線容量の増加がデバイスの速度低下につながるため、低誘電率膜を層間絶縁膜に用いた微細な多層配線が不可欠となっている。低誘電率層間絶縁膜の材料としては、従来から比較的実績のある比誘電率3.5程度のフッ素含有酸化シリコン(FSG)のみならず、ポリアリールエーテル(PAE)に代表される有機シリコン系のポリマーや、ハイドロゲンシルセスキオサン(HSQ)、メチルシルセスキオキサン(MSQ)、炭素含有酸化シリコン(SiOC)に代表される無機系材料などの比誘電率2.7前後の低誘電率膜が挙げられ、近年ではそれらを多孔質(ポーラス)化させて比誘電率を2.5以下とした材料まで導入が試みられている。
【0004】
しかし、比誘電率(k)が2.5以下の低誘電率膜の実用化に際しては、膜が低密度化されることに起因する、絶縁耐性の劣化、配線層となる導電膜との密着性の劣化があり、また膜の吸湿性が上がること起因する、導電膜の腐食、変質があり、さらにはこれらの結果としてデバイス導通特性が劣化することや製品の信頼性が劣化すること等の不具合を解決する必要がある。これらの課題の改善方法として、近年ポアシールと呼ばれる手法が検討されている(例えば、非特許文献1、2、特許文献2参照。)。
【0005】
これらの手法では、所望の配線溝パターンを開口した後に、ポアシール材となる絶縁膜を成膜し、反応性イオンエッチングにより配線溝の側壁に露出したポーラスLow−k膜部分にポアシール材を残存させる製法を用いている。これにより、導電膜とポーラスLow−k膜との密着性や絶縁性を保つことが可能となる。
【0006】
上記手法を用いて、低誘電率層間膜のデュアルダマシンを形成した例を、図9を参照して説明する。
【0007】
図9(1)に示すように、基板(図示せず)上に堆積された下地絶縁膜111上に、炭素含有酸化シリコン(SiOC)膜を層間絶縁膜112とした銅(Cu)膜を埋め込んだ下層配線113を形成する。下層配線113上には、Cu膜の酸化防止層114として例えば炭化シリコン(SiC)膜を形成し、それを介して多孔質(ポーラス)構造の炭素含有酸化シリコン(SiOC)膜からなる多孔質の低誘電率膜115を形成し、さらにその上にはハードマスク116として酸化シリコン(SiO2)膜を堆積する。このようにして、層間絶縁膜112に配線溝と接続孔からなるデュアルダマシン開口部117を形成する。
【0008】
次に、図9(2)に示すように、上記デュアルダマシン開口部117の内面に保護絶縁膜118として窒素含有炭化シリコン(SiCN)膜を成膜する。
【0009】
続いて、図9(3)に示すように、反応性イオンエッチングにより、接続孔底部の保護絶縁膜118が完全に開口するまで全面エッチング処理を行う。このようにして実施されたポアシールプロセスでは、配線側壁部および接続孔側壁部の低誘電率膜に対してはシールすることが可能となるが、配線溝底部の保護絶縁膜は除去されてしまうため、その部分において多孔質の低誘電率膜115をシールすることができない領域119が発生する。
【0010】
この後、図9(4)に示すように、バリアメタル膜120としてタンタル(Ta)膜をスパッタリング法により成膜する。
【0011】
次いで、図9(5)に示すように、電解めっき法あるいはスパッタリング法により配線材料膜121として銅(Cu)膜が堆積され、配線溝と接続孔とからなるデュアルダマシン開口部117へ配線材料膜121を埋め込む。
【0012】
次に、図9(6)に示すように、堆積したバリアメタル膜120、配線材料膜121のうち、配線パターンとして不要な部分を化学機械研磨(CMP)法により除去することにより、デュアルダマシン配線122を有する多層配線構造が得られる。また、下層配線パターンと同様、酸化防止膜123として例えばSiC膜がデュアルダマシン配線122上に成膜される。
【0013】
本工程を経て形成された多層配線においては、先述したごとく、配線溝底部に多孔質の低誘電率膜115を保護できない箇所が発生するため、バリアメタル膜120との密着性不良や、多孔質の低誘電率膜115からの脱ガス等によるバリアメタル膜120や配線材料膜121の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合が発生する。
【0014】
この問題を回避するために、予め配線溝底部にエッチング抑止層となる絶縁膜を挿入しておき、ポアシール材のエッチバック後に確実にエッチング抑止層を残す方法も考えられるが、比較的比誘電率の高いエッチング抑止層を配線間に介在させることになり、配線容量の増大を招いてしまう。すなわち、多孔質の低誘電率膜(ポーラスLow−k膜)を導入する効果が半減することになる。
【0015】
【特許文献1】特開平11-45887号公報
【特許文献2】特開2004-207358号公報
【非特許文献1】「Highly Reliable,65nm-node Cu Dual Damascene Interconnects with Full Porous-SiOCH(k=2.5) Films for Low-Power ASICs」2004 Symposium on VLSI Technology P60-61 2004年
【非特許文献2】「Pore-sealing by Etch-Byproduct followed by ALD-Ta Adhesion Layer for Cu/Porous Low-k Interconnects」International Interconnect Technology Conference 2004 P39-41 2004年
【発明の開示】
【発明が解決しようとする課題】
【0016】
解決しようとする問題点は、従来のポアシールプロセスでは配線溝底部にポーラスLow−k膜を保護できない箇所が生じるため、バリアメタル膜の密着性不良、ポーラスLow−k膜からの脱ガス等によるバリアメタル膜や導電膜の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合が発生することが防止できない点である。
【0017】
本発明は、配線溝および接続孔の内面にバリアメタル膜を形成する際に接続孔の底部を選択的に下層導電膜まで開口させながら形成することで、配線間にエッチング抑止層を形成することなく、配線溝および接続孔の内部の多孔質低誘電率膜に対して確実に多孔質低誘電率膜の孔をシールする、いわゆるポアシールを行うことを課題とする。
【課題を解決するための手段】
【0018】
本発明の第1の半導体装置は、多孔質の低誘電率膜を有する層間絶縁膜と、前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介して形成されたバリアメタル膜と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜とを備えたことを特徴とする。
【0019】
本発明の第1の半導体装置では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜の孔がシールされている。
【0020】
本発明の第2の半導体装置は、多孔質の低誘電率膜を有する層間絶縁膜と、前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、前記保護絶縁膜表面に形成されたバリアメタル膜と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜とを備えたことを特徴とする。
【0021】
本発明の第2の半導体装置では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜の孔がシールされている。
【0022】
本発明の半導体装置の第1の製造方法は、多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された保護絶縁膜を残しつつ、前記接続孔底部に形成された前記保護絶縁膜を除去するとともに、前記接続孔の底部を除く前記接続孔の内面および前記配線溝の内面にバリアメタル膜を形成する工程と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えたことを特徴とする。
【0023】
本発明の半導体装置の第1の製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔がシールされる。
【0024】
本発明の半導体装置の第2の製造方法は、多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタル膜を形成する工程と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えたことを特徴とする。
【0025】
本発明の半導体装置の第2の製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔がシールされる。
【0026】
本発明の半導体装置の第3の製造方法は、多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタルを構成する金属元素を含むシード膜を形成する工程と、前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記シード膜を介して配線材料膜を形成する工程と、熱処理によって前記保護絶縁膜側に前記シード膜中のバリアメタルを構成する金属元素を偏析、反応させてバリアメタル膜を自己形成する工程と、前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えたことを特徴とする。
【0027】
本発明の半導体装置の第3の製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔がシールされる。
【発明の効果】
【0028】
本発明の各半導体装置は、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜が形成されているため、多孔質の低誘電率膜の孔が確実にシールされているので、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0029】
本発明の半導体装置の各製造方法では、配線溝の内面と接続孔の側壁に露出した多孔質の低誘電率膜を被覆するように配線溝の内面および接続孔の側壁に保護絶縁膜を形成するため、配線間にエッチング抑止層を形成することなく、多孔質の低誘電率膜の孔が確実にシールされるので、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【発明を実施するための最良の形態】
【0030】
本発明の半導体装置に係る一実施の形態の第1例を、図1の概略構成断面図によって説明する。
【0031】
図1に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12が形成され、この層間絶縁膜12に形成された配線溝13にバリアメタル膜14を介して銅を埋め込んだ第1配線15が形成されている。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜が用いれれている。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16が形成されている。この酸化防止層16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成されている。
【0032】
上記酸化防止膜16上には多孔質の低誘電率(ポーラスLow−k)膜21が形成されている。この多孔質の低誘電率膜21は、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)を500nmの厚さに堆積して形成されている。また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜では、比誘電率が2.3前後、平均ポアサイズは3nm以下となっている。また、多孔質の低誘電率膜21として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜したものでもよい。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0033】
さらに、上記低誘電率膜21上にはハードマスク層22が形成されている。このハードマスク層22は、例えば酸化シリコン(SiO2)を当初は150nmの厚さに堆積して形成されたものである。
【0034】
上記低誘電率膜21には配線溝23とこの配線溝23に接続されている接続孔24とが形成されている。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成されている。
【0035】
上記配線溝23の内面と上記接続孔24の側壁に露出した上記多孔質の低誘電率膜21を被覆するように上記接続孔24底部を除く接続孔24の内面および上記配線溝23の内面には保護絶縁膜25が形成されている。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成されている。例えば厚さが20nmのSiCN膜では、その比誘電率は5前後である。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えば窒化シリコン(SiN)膜、酸化シリコン(SiO2)膜、窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜、炭化シリコン(SiC)膜、P−ベンゾシクロブテン(P−BCB)等の有機絶縁膜、メタン(CH4)系の絶縁膜等を用いることも可能である。
【0036】
上記接続孔24内および配線溝23内には、上記第1配線13上を開口させた状態で、上記保護絶縁膜25表面にバリアメタル膜26が形成されている。このバリアメタル膜26には、一例として窒化タンタル(TaN)膜で、例えば15nm程度の厚さに形成されている。上記バリアメタル膜26には、タンタル(Ta)膜やチタン(Ti)膜、窒化チタン(TiN)膜等のその他のバリアメタル膜を用いてもよく、CVD法で堆積された窒化タンタル膜や窒化チタン(Ti(Si)N)膜を成膜した後に上記パンチスルー処理を施したものを用いても良い。
【0037】
上記バリアメタル膜26は、上記配線溝23内面および上記接続孔24側壁ではバリアメタル膜26の堆積速度が上記保護絶縁膜25のエッチング速度よりも速く、上記接続孔24底部ではバリアメタル膜26の堆積速度より上記保護絶縁膜25および上記バリアメタル膜26のエッチング速度のほうが速くなるようにして成膜したものからなる。
【0038】
また、上記バリアメタル膜26の表面を均一化させるために、さらにバリアメタル膜27が形成されている。このバリアメタル膜27は、例えばタンタル(Ta)膜で成膜されている。なお、バリアメタル膜27は、バリアメタル膜26の表面均一性がよければ形成する必要はない。
【0039】
上記配線溝23内部および接続孔24内部には配線材料膜28が堆積されていて、配線溝23の内部にバリアメタル膜26、27を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部にバリアメタル膜26、27を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が形成されている。上記配線材料膜28には銅膜を用いる。また上記配線材料膜28には、例えば銀(Ag)やスズ(Sn)、チタン(Ti)、アルミニウム(Al)、マンガン(Mn)、マグネシウム(Mg)をドーピングしたCu合金膜を適用しても良い。
【0040】
また、上記第1配線15と同様に、上記ハードマスク層22上には酸化防止層31が形成されていて、上記第2配線29上を被覆している。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成されている。
【0041】
本発明の第1の半導体装置1では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜21の孔が保護絶縁膜25によってシールされている。このため、バリアメタル膜26の密着不良が無くなり、また多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜26、27や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0042】
本発明の半導体装置の製造方法に係る一実施の形態の第1例を、図2の製造工程断面図によって説明する。
【0043】
図2(1)に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12を形成した後、溝配線技術により層間絶縁膜12に形成した配線溝13にバリアメタル膜(図示せず)を介して銅を埋め込んで第1配線15を形成する。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜を用いた。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16を形成する。この酸化防止膜16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成する。
【0044】
上記SiC膜、SiOC膜を成膜するには、一例として、平行平板型プラズマCVD装置を用いる。その際に使用する原料ガスとしては、いずれの膜を成膜するときもシリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。成膜された膜の比誘電率は上記SiC膜が5.0、上記SiOC膜が3.0程度で形成することができる。
【0045】
続いて、多孔質の低誘電率(ポーラスLow−k)膜21を形成する。この低誘電率膜21は、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)を500nmの厚さに堆積して形成される。また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜は塗布およびキュアにより形成する。例えば、触媒化学社製のNCS(Nano Clustorering Silica)を塗布し、窒素雰囲気で300℃〜400℃のキュアを施すことにより形成することができる。このポーラスLow−k膜の比誘電率は2.3前後、平均ポアサイズは3nm以下である。また、ポーラスLow−k膜として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0046】
さらに、上記低誘電率膜21上にハードマスク層22を形成する。このハードマスク層22は、例えば酸化シリコン(SiO2)を150nmの厚さに堆積して形成する。
【0047】
上記低誘電率膜21に配線溝23と接続孔24とを形成する。この形成方法としては、最初に接続孔を開口し、その後に配線溝を開口する方法を用いることができる。また、上記低誘電率膜21上に形成した積層ハードマスクに配線溝パターンを形成した後、上記低誘電率膜21に接続孔を途中まで開口し、その後ハードマスクを用いて配線溝23と接続孔24を完全に開口する製造方法を用いても良い。この詳細な形成方法は、例えば特開2004-63859号公報に開示されている。このように、上記配線溝23と上記接続孔24の形成方法は種々の製造方法を用いることができる。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成される。
【0048】
次に、図2(2)に示すように、上記配線溝23および接続孔24の内面おおび上記ハードマスク22上に保護絶縁膜25を形成する。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成される。その成膜方法は、一例として、平行平板型プラズマCVD装置を用い、シリコン源にはメチルシランを用い、還元ガスにはアンモニア(NH3)を用いる。また成膜条件は、一例として、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。このような条件で成膜して、厚さが20nmのSiCN膜を得た結果、その比誘電率は5前後であった。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えば窒化シリコン(SiN)膜、酸化シリコン(SiO2)膜、窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜、炭化シリコン(SiC)膜、P−ベンゾシクロブテン(P−BCB)等の有機絶縁膜、メタン(CH4)系の絶縁膜等を用いることも可能である。
【0049】
続いて、図2(3)に示すように、上記接続孔24および配線溝23の各内面に、上記第1配線13上を開口させながら、上記保護絶縁膜25表面にバリアメタル膜26を形成する。このバリアメタル膜26には、一例として窒化タンタル(TaN)膜を用いる。この成膜方法としては、タンタル(Ta)ターゲットが設置された指向性のマグネトロンスパッタリング装置を用い、基板バイアスを500W、ターゲットのDCパワーを40kWに設定し、供給ガスに窒素(N2)とアルゴン(Ar)とを用いる。窒素とアルゴンとの流量比を75:25に設定する。また成膜雰囲気の圧力を67.7mPaに設定した。上記条件下で窒化タンタル膜を15nm程度の厚さに成膜する。その後、基板バイアスを1000Wに上げ、ターゲットDCパワーを5kWに下げ、窒素の供給を停止してアルゴン100%の雰囲気とし、成膜雰囲気の圧力を例えば26.7mPaにて、タンタル(Ta)の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定にて、所定時間の放電処理を施す。これにより、配線溝23および接続孔24上部や側壁部ではバリアメタル膜26が残存した状態を保ちながら、アスペクト比が高い接続孔24底部では、窒化タンタル膜堆積よりバイアスエッチングの成分が大きくなることにより、第1配線13まで選択的に貫通させることができる。ここではPVD法による窒化タンタルタンタル(TaN)膜を用いて選択貫通処理を行ったが、タンタル(Ta)膜やチタン(Ti)膜、窒化チタン(TiN)膜等のその他のバリアメタル膜を用いてもよく、CVD法で堆積された窒化タンタル膜や窒化チタン(Ti(Si)N)膜を成膜した後に上記パンチスルー処理を施しても良い。
【0050】
次に、図2(4)に示すように、バリアメタル膜26の表面を均一化させるために、ここではもう一度バリアメタル膜27を全面成膜する。このバリアメタル膜27は、通常の指向性スパッタリング法により、タンタル(Ta)膜を成膜することで形成される。なお、バリアメタル膜27は、バリアメタル膜26の表面均一性がよければ形成する必要はない。また、高い成膜品質を得るためには上記バリアメタル膜26、27の成膜は同一チャンバ内で行うことが好ましい。
【0051】
次いで、図2(5)に示すように、上記配線溝23および接続孔24の内部を埋め込むように、配線材料膜28を堆積する。ここでは、配線材料膜28には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。上記配線材料膜28には、例えば銀(Ag)やスズ(Sn)、チタン(Ti)、アルミニウム(Al)、マンガン(Mn)、マグネシウム(Mg)をドーピングしたCu合金膜を適用しても良い。
【0052】
さらに堆積したバリアメタル膜26、27、配線材料膜28のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨(CMP)法を用いる。このようにして、図2(6)に示すように、配線溝23の内部にバリアメタル膜26、27を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部にバリアメタル膜26、27を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【0053】
また、上記第1配線15と同様に、上記ハードマスク層22上に酸化防止層31を形成する。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成される。
【0054】
本発明の半導体装置の第1の製造方法では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜25によって多孔質の低誘電率膜21の孔がシールされる。このため、このため、バリアメタル膜26の密着性不良が無くなり、また多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜26、27や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0055】
次に、本発明の半導体装置の製造方法に係る一実施の形態の第2例を、図3の製造工程断面図によって説明する。
【0056】
図3(1)に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12を形成した後、溝配線技術により層間絶縁膜12に形成した配線溝13にバリアメタル膜(図示せず)を介して銅を埋め込んで第1配線15を形成する。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜を用いた。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16を形成する。この酸化防止膜16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成する。
【0057】
上記SiC膜、SiOC膜を成膜するには、一例として、平行平板型プラズマCVD装置を用いる。その際に使用する原料ガスとしては、いずれの膜を成膜するときもシリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。成膜された膜の比誘電率は上記SiC膜が5.0、上記SiOC膜が3.0程度で形成することができる。
【0058】
続いて、低誘電率膜21を形成する。この低誘電率膜は、多孔質構造を有する膜であり、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)を500nmの厚さに堆積して形成される。また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜は塗布およびキュアにより形成する。例えば、触媒化学社製のNCS(Nano Clustorering Silica)を塗布し、窒素雰囲気で300℃〜400℃のキュアを施すことにより形成することができる。このポーラスLow−k膜の比誘電率は2.3前後、平均ポアサイズは3nm以下である。また、ポーラスLow−k膜として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0059】
さらに、低誘電率膜21上にハードマスク層22を形成する。このハードマスク層22は、例えば酸化シリコン(SiO2)を150nmの厚さに堆積して形成する。
【0060】
上記低誘電率膜21に配線溝23と接続孔24とを形成する。この形成方法としては、最初に接続孔を開口し、その後に配線溝を開口する方法を用いることができる。また、上記低誘電率膜21上に形成した積層ハードマスクに配線溝パターンを形成した後、上記低誘電率膜21に接続孔を途中まで開口し、その後ハードマスクを用いて配線溝23と接続孔24を完全に開口する製造方法を用いても良い。この詳細な形成方法は、例えば特開2004-63859号公報に開示されている。このように、上記配線溝23と上記接続孔24の形成方法は種々の製造方法を用いることができる。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成される。
【0061】
次に、図3(2)に示すように、上記配線溝23および接続孔24の内面おおび上記ハードマスク22上に保護絶縁膜25を形成する。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成される。その成膜方法は、一例として、平行平板型プラズマCVD装置を用い、シリコン源にはメチルシランを用い、還元ガスにはアンモニア(NH3)を用いる。また成膜条件は、一例として、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。このような条件で成膜して、厚さが20nmのSiCN膜を得た結果、その比誘電率は5前後であった。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えば窒化シリコン(SiN)膜、酸化シリコン(SiO2)膜、窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜、炭化シリコン(SiC)膜、P−ベンゾシクロブテン(P−BCB)等の有機絶縁膜、メタン(CH4)系の絶縁膜等を用いることも可能である。
【0062】
続いて、図3(3)に示すように、接続孔24底部の保護絶縁膜25を選択的に開口させる。この方法としては、例えばタンタル(Ta)ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを1000Wに設定し、ターゲットDCパワーを5kWに設定し、アルゴン100%の雰囲気とし、成膜雰囲気の圧力を例えば26.7mPaにて、タンタル(Ta)の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定にて、所定時間の放電処理を施す。これにより、配線溝23および接続孔24上部や側壁部では保護絶縁膜25が残存した状態を保ちながら、アスペクト比が高い接続孔24底部では、窒化タンタル膜堆積よりバイアスエッチングの成分が大きくなることにより、保護絶縁膜25より第1配線15まで接続孔24を選択的に貫通させることができる。
【0063】
上記ではマグネトロンスパッタ装置を用いて、接続孔24底部の保護絶縁膜25を選択的に開口したが、反応性イオンエッチング装置を用いても同様の形状を形成することが可能である。例えば、エッチングガスとしてジフルオルメタン(CH2F2)、酸素(O2)、アルゴン(Ar)を用い、ガス流量比(CH2F2:O2:Ar)を10:1:20とし、ガス圧力を13.3Paに、バイアスパワーを上部電極2000W、下部電極200Wに設定し、所定時間のエッチング処理を施す。これにより、高アスペクト部ほどエッチングレートの早い加工が可能となり、保護絶縁膜25より第1配線15まで接続孔24を選択的に貫通させることができる。
【0064】
次に、図3(4)に示すように、上記接続孔24の底部を含む上記保護絶縁膜25表面にバリアメタル膜26を全面成膜する。このバリアメタル膜26は、通常の指向性スパッタリング法により、タンタル(Ta)膜を成膜することで形成される。
【0065】
次いで、図3(5)に示すように、上記配線溝23および接続孔24の内部を埋め込むように、配線材料膜28を堆積する。ここでは、配線材料膜28には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。上記配線材料膜28には、例えば銀(Ag)やスズ(Sn)、チタン(Ti)、アルミニウム(Al)、マンガン(Mn)、マグネシウム(Mg)をドーピングしたCu合金膜を適用しても良い。
【0066】
さらに堆積したバリアメタル膜26、配線材料膜28のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨(CMP)法を用いる。このようにして、図3(6)に示すように、配線溝23の内部にバリアメタル膜26を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部にバリアメタル膜26を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【0067】
また、上記第1配線15と同様に、上記ハードマスク層22上に酸化防止層31を形成する。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成される。
【0068】
上記製造方法により形成された多層配線は、保護絶縁膜25によって配線溝23の底部を含めて多孔質構造の低誘電率膜21を完全にシールされた状態にすることができ、バリアメタル膜26との密着性不良やバリアメタル変質起因の導通不良、耐圧劣化、信頼性不具合の無い良好な半導体装置の製造を行うことができる。
【0069】
本発明の半導体装置の第2の製造方法では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜25によって多孔質の低誘電率膜21の孔がシールされる。このため、このため、バリアメタル膜26の密着性不良が無くなり、また多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜26や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0070】
次に、本発明の半導体装置に係る一実施の形態の第2例を、図4の概略構成断面図によって説明する。
【0071】
図4に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12が形成され、この層間絶縁膜12に形成された配線溝13にバリアメタル膜14を介して銅を埋め込んだ第1配線15が形成されている。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜が用いれれている。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16が形成されている。この酸化防止層16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成されている。
【0072】
上記酸化防止膜16上には低誘電率(Low−k)膜21が形成されている。この低誘電率膜は、多孔質構造を有する膜であり、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)膜を500nmの厚さに堆積して形成されている。さらに、低誘電率膜21上にはハードマスク層22が形成されている。このハードマスク層22は、例えば酸化シリコン(SiO2)を当初は150nmの厚さに堆積して形成されたものである。
【0073】
また、上記多孔質の低誘電率膜21は、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜では、比誘電率が2.3前後、平均ポアサイズは3nm以下となっている。また、多孔質の低誘電率膜21として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜したものでもよい。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0074】
上記低誘電率膜21には配線溝23とこの配線溝23に接続されている接続孔24とが形成されている。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成されている。
【0075】
上記配線溝23の内面と上記接続孔24の側壁に露出した上記多孔質の低誘電率膜21を被覆するように上記接続孔24底部を除く接続孔24の内面および上記配線溝23の内面には保護絶縁膜25が形成されている。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成されている。例えば厚さが20nmのSiCN膜では、その比誘電率は4前後である。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造の絶縁膜であれば良く、例えばシリコン(Si)−酸素(O)結合を持つ絶縁膜であれば良く、例えば窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜等を用いることも可能である。
【0076】
また、上記保護絶縁膜25は、上記配線溝23の内面と上記接続孔24の内面とに成膜した保護絶縁膜25を、配線溝23内面および接続孔24側壁では堆積物の堆積速度が保護絶縁膜25のエッチング速度よりも速く、接続孔24底部では堆積物の堆積速度より保護絶縁膜25のエッチング速度のほうが速くなるようにして接続孔24底部に形成された保護絶縁膜25を除去したものからなる。
【0077】
上記接続孔24内および配線溝23内には、上記第1配線13上を開口させた状態で、上記保護絶縁膜25表面にバリアメタル膜26が形成されている。このバリアメタル膜26には、一例として窒化タンタル(TaN)膜で、例えば15nm程度の厚さに形成されている。上記バリアメタル膜26には、タンタル(Ta)膜やチタン(Ti)膜、窒化チタン(TiN)膜等のその他のバリアメタル膜を用いてもよく、CVD法で堆積された窒化タンタル膜や窒化チタン(Ti(Si)N)膜を成膜した後に上記パンチスルー処理を施したものを用いても良い。
【0078】
上記配線溝23内部および接続孔24内部には配線材料膜28が堆積されていて、配線溝23の内部に保護絶縁膜25およびバリアメタル膜26を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部に保護絶縁膜25およびバリアメタル膜26を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が形成されている。上記配線材料膜28には銅膜を用いる。また上記配線材料膜28には、例えば銀(Ag)やスズ(Sn)、チタン(Ti)、アルミニウム(Al)、マンガン(Mn)、マグネシウム(Mg)をドーピングしたCu合金膜を適用しても良い。
【0079】
また、上記第1配線15と同様に、上記ハードマスク層22上には酸化防止層31が形成されていて、上記第2配線29上を被覆している。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成されている。
【0080】
本発明の第2の半導体装置2では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25が形成されているため、配線間にエッチング抑止層を形成することなく、確実に多孔質の低誘電率膜21の孔が保護絶縁膜25によってシールされている。このため、バリアメタル膜26の密着不良が無くなり、また多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜26や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0081】
本発明の半導体装置に係る一実施の形態の第3例を、図5および図6の概略構成断面図によって説明する。
【0082】
図5(1)に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、層間絶縁膜12を形成した後、溝配線技術により層間絶縁膜12に形成した配線溝13にバリアメタル膜(図示せず)を介して銅を埋め込んで第1配線15を形成する。上記層間絶縁膜12には、一例として炭素含有酸化シリコン(SiOC)膜を用いた。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16を形成する。この酸化防止膜16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成する。
【0083】
上記SiC膜、SiOC膜を成膜するには、一例として、平行平板型プラズマCVD装置を用いる。その際に使用する原料ガスとしては、いずれの膜を成膜するときもシリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。成膜された膜の比誘電率は上記SiC膜が5.0、上記SiOC膜が3.0程度で形成することができる。
【0084】
続いて、低誘電率膜21を形成する。この低誘電率膜は、多孔質構造を有する膜であり、例えば、多孔質(ポーラス)構造を有する炭素含有酸化シリコン(SiOC)膜を500nmの厚さに堆積して形成される。また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜は塗布およびキュアにより形成する。例えば、触媒化学社製のNCS(Nano Clustorering Silica)を塗布し、窒素雰囲気で300℃〜400℃のキュアを施すことにより形成することができる。このポーラスLow−k膜の比誘電率は2.3前後、平均ポアサイズは3nm以下である。また、ポーラスLow−k膜として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0085】
さらに、低誘電率膜21上にハードマスク層22を形成する。このハードマスク層22は、例えば酸化シリコン(SiO2)を150nmの厚さに堆積して形成する。
【0086】
上記低誘電率膜21に配線溝23と接続孔24とを形成する。この形成方法としては、最初に接続孔を開口し、その後に配線溝を開口する方法を用いることができる。また、上記低誘電率膜21上に形成した積層ハードマスクに配線溝パターンを形成した後、上記低誘電率膜21に接続孔を途中まで開口し、その後ハードマスクを用いて配線溝23と接続孔24を完全に開口する製造方法を用いても良い。この詳細な形成方法は、例えば特開2004-63859号公報に開示されている。このように、上記配線溝23と上記接続孔24の形成方法は種々の製造方法を用いることができる。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成される。
【0087】
次に、図5(2)に示すように、上記配線溝23および接続孔24の内面おおび上記ハードマスク22上に保護絶縁膜25を形成する。この保護絶縁膜25は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば窒素含有炭化シリコン(SiCN)膜により形成される。その成膜方法は、一例として、平行平板型プラズマCVD装置を用い、シリコン源にはメチルシランを用い、還元ガスにはアンモニア(NH3)を用いる。また成膜条件は、一例として、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。このような条件で成膜して、厚さが20nmのSiCN膜を得た結果、その比誘電率は4前後であった。上記保護絶縁膜25は上記SiCN膜にはかかわらず、非多孔質構造のシリコン(Si)−酸素(O)結合を持つ絶縁膜であれば良く、例えば窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜等を用いることも可能である。
【0088】
続いて、図5(3)に示すように、接続孔24底部の保護絶縁膜25を選択的に開口させる。この方法としては、例えばタンタル(Ta)ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを1000Wに設定し、ターゲットDCパワーを5kWに設定し、アルゴン100%の雰囲気とし、成膜雰囲気の圧力を例えば26.7mPaにて、タンタル(Ta)の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定して、所定時間の放電処理を施す。これにより、配線溝23および接続孔24上部や側壁部では保護絶縁膜25が残存した状態を保ちながら、アスペクト比が高い接続孔24底部では、膜堆積よりバイアスエッチングの成分が大きくなることにより、保護絶縁膜25より第1配線15まで接続孔24を選択的に貫通させることができる。おのとき、第1配線15上層が一部エッチングされる。
【0089】
次に、図5(4)に示すように、上記接続孔24の底部を含む上記保護絶縁膜25表面にバリアメタルを構成する金属元素を含むシード膜41を形成する。このシード膜41は、例えば銅−マンガン(Cu−Mn)膜を用い、例えば60nmの厚さに成膜される。このシード膜41の成膜は、例えば、Cu−Mn膜はCu−5wt%Mnのターゲットをマグネトロンスパッタリング装置に設置し、アルゴン(Ar)100%の雰囲気下で基板温度をマイナス20℃として、バイアススパッタリング法にて行った。また、上記接続孔24の底部に形成された保護絶縁膜25に開口を形成する工程と上記シード膜41を形成する工程とはマグネトロンスパッタリング装置の同一チャンバ内で連続的に行うことができる。
【0090】
次いで、図6(5)に示すように、上記配線溝23および接続孔24の内部を埋め込むように、配線材料膜28を堆積する。ここでは、配線材料膜28には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。
【0091】
次に、図6(6)に示すように、熱処理を行う。この熱処理は、窒素(N2)雰囲気下にて250℃〜400℃に設定して行う。この熱処理の結果、上記配線材料膜28の銅膜(銅−マンガン膜も含む)中にドーピングされたマンガン(Mn)は保護絶縁膜25側へ偏析、反応させられ、シリコン含有酸化マンガン膜からなるバリアメタル膜42を自己形成する。上記シード膜41〔前記図5(4)参照〕を用いたバリアメタル膜42の形成メカニズムについては、第65回応用物理学会予稿集p711,「銅配線における自己拡散バリア層形成のための新規合金元素」に開示されている。
【0092】
さらに堆積したバリアメタル膜42、配線材料膜28のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨(CMP)法を用いる。このようにして、図6(7)に示すように、配線溝23の内部にバリアメタル膜42を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部にバリアメタル膜42を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【0093】
また、上記第1配線15と同様に、上記ハードマスク層22上に酸化防止層31を形成する。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成される。
【0094】
上記製造方法により形成された多層配線は、保護絶縁膜25によって配線溝23の底部を含めて多孔質構造の低誘電率膜21を完全にシールされた状態にすることができる。また、保護絶縁膜25の全面シールにより、保護絶縁膜25表面より異種材質の絶縁膜が露出するのを回避できるため、シード膜41を用いたバリアメタル膜42の形成を安定的に実現することが可能となる。これにより、さらなる微細化が進んだ場合であっても配線溝や接続孔の内部への導電膜の埋め込みマージンを拡大することができ、配線信頼性を向上させることも期待でき、多孔質の低誘電率膜を適用することと導電膜の微細形成とを完全に両立させることが可能となる。
【0095】
本発明の半導体装置の第3の製造方法では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜25を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜25によって多孔質の低誘電率膜21の孔がシールされる。このため保護絶縁膜25表面より異種材質の絶縁膜が露出するのを回避できるため、シード膜41を用いたバリアメタル膜42の形成を安定的に実現することが可能となる。これにより、さらなる微細化が進んだ場合であっても配線溝23や接続孔24の内部への配線材料膜28の埋め込みマージンを拡大することができ、配線信頼性を向上させることも期待でき、多孔質の低誘電率膜21を適用することと配線溝23および接続孔24の微細形成とを完全に両立させることが可能となる。また、保護絶縁膜25によって多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜42や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【0096】
次に、本発明の半導体装置の製造方法に係る一実施の形態の第4例を、図7および図8の製造工程断面図によって説明する。
【0097】
図7(1)に示すように、基板(図示せず)に堆積された下地絶縁膜11上に、有機絶縁膜51と無機絶縁膜52とからなる層間絶縁膜53を形成した後、溝配線技術により層間絶縁膜12に形成した配線溝13にバリアメタル膜(図示せず)を介して銅を埋め込んで第1配線15を形成する。上記有機絶縁膜51には、一例としてポリアリールエーテル膜を用いた。上記無機絶縁膜52には、一例として酸化シリコン(SiO2)膜を用いた。上記第1配線15は、一例として、配線の厚さが200nmとなるように形成され、第1配線15上には、酸化防止膜16を形成する。この酸化防止膜16は、例えば炭化シリコン膜(SiC)を35nmの厚さに堆積して形成する。
【0098】
上記SiC膜を成膜するには、一例として、平行平板型プラズマCVD装置を用いる。その際に使用する原料ガスには、シリコン源としてメチルシランを用いる。また成膜条件としては、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。成膜された膜の比誘電率は上記SiC膜が5.0程度で形成することができる。
【0099】
続いて、上記酸化防止膜16上に層間絶縁膜54を形成する。この層間絶縁膜54は、例えば、多孔質(ポーラス)構造の無機絶縁膜55と多孔質構造の有機絶縁膜56との積層構造に形成する。まず、例えば多孔質を有する炭素含有酸化シリコン(SiOC)膜を例えば250nmの厚さに堆積して多孔質を有する無機絶縁膜55を形成する。続いて、例えば多孔質(ポーラス)構造のポリアリールエーテル膜を例えば250nmの厚さに堆積して多孔質(ポーラス)構造の有機絶縁膜56を形成する。さらに、層間絶縁膜54上にハードマスク層22を形成する。このハードマスク層22は、例えば酸化シリコン(SiO2)を150nmの厚さに堆積して形成する。
【0100】
上記ポリアリールエーテル膜は、前駆体をスピンコート法により塗布した後、300℃〜400℃のキュア処理を行って形成することができ、比誘電率は2.7程度でとなる。
【0101】
上記多孔質(ポーラス)構造の有機絶縁膜膜56は、ここでは一例として、ダウケミカル(Dow Chemical)社製のPorous SiLK-Yを用いた。SiLK-Yの前駆体をスピンコート法により堆積した後、300℃〜400℃のキュア処理を行って形成した。比誘電率は2.3、平均ポアサイズは数nm程度である。
【0102】
上記ハードマスク層22の酸化シリコン(SiO2)膜は、例えばシリコン源としてモノシラン(SiH4)を用い、酸化剤として一酸化二窒素(N2O)ガスを用いたプラズマCVD法により成膜することができる。
【0103】
また、上記多孔質構造の炭素含有酸化シリコン(SiOC)膜は塗布およびキュアにより形成する。例えば、触媒化学社製のNCS(Nano Clustorering Silica)を塗布し、窒素雰囲気で300℃〜400℃のキュアを施すことにより形成することができる。このポーラスLow−k膜の比誘電率は2.3前後、平均ポアサイズは3nm以下である。また、ポーラスLow−k膜として、JSR社のLKDシリーズやその他のポーラスMSQ〔MSQ:メチルシルセスキオキサン〕膜を用いることもできる。また、平行平板型プラズマCVD法にて、メチルシラン系ガスと必要に応じてポアジェンソースを使って成膜することもできる。さらには電子ビームキュアや紫外線キュアを施してLow−k膜の結合を整えることも可能である。
【0104】
上記層間絶縁膜54に配線溝23と接続孔24とを形成する。この形成方法としては、上記層間絶縁膜54に形成したハードマスク22に配線溝パターンを開口した後、上記層間絶縁膜54に接続孔を途中まで開口し、その後ハードマスク22を用いて配線溝23と接続孔24を完全に開口する製造方法を用いる。この詳細な形成方法は、例えば特開2004-63859号公報に開示されている。なお、上記配線溝23と上記接続孔24の形成方法は種々の製造方法を用いることができる。また、接続孔24は、上記酸化防止膜16を貫通して第1配線13に達するように形成される。
【0105】
次に、図7(2)に示すように、上記配線溝23および接続孔24の内面おおび上記ハードマスク22上に保護絶縁膜65を形成する。この保護絶縁膜65は、多孔質膜のように粗な膜ではなく、緻密に形成された絶縁膜からなり、例えば酸化シリコン(SiO2)膜により形成される。その成膜方法は、一例として、平行平板型プラズマCVD装置を用い、シリコン源にはTEOS(Tetraethyl orthosilicate Tetraethoxysilane)ガスを用い、酸化剤として一酸化二窒素(N2O)ガスを用いる。また成膜条件は、一例として、基板温度を300℃〜400℃に設定し、プラズマパワーを150W〜350W、成膜雰囲気の圧力を100Pa〜1000Pa程度に設定する。このような条件で成膜して、厚さが20nmのSiO2膜を得た結果、その比誘電率は4前後であった。上記保護絶縁膜65は上記SiO2膜にはかかわらず、非多孔質構造のシリコン(Si)−酸素(O)結合を持つ絶縁膜であれば良く、例えば窒素含有酸化シリコン(SiON)膜、炭素含有酸化シリコン(SiOC)膜等を用いることも可能である。
【0106】
続いて、図7(3)に示すように、接続孔24底部の保護絶縁膜65を選択的に開口させる。この方法としては、例えばタンタル(Ta)ターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、基板バイアスを1000Wに設定し、ターゲットDCパワーを5kWに設定し、アルゴン100%の雰囲気とし、成膜雰囲気の圧力を例えば26.7mPaにて、タンタル(Ta)の成膜量とエッチング量とが、いわゆるベタ膜上でプラスマイナスゼロとなるように設定して、所定時間の放電処理を施す。これにより、配線溝23および接続孔24上部や側壁部では保護絶縁膜65が残存した状態を保ちながら、アスペクト比が高い接続孔24底部では、膜堆積よりバイアスエッチングの成分が大きくなることにより、保護絶縁膜65より第1配線15まで接続孔24を選択的に貫通させることができる。このとき、第1配線15の一部がエッチングされる。
【0107】
次に、図7(4)に示すように、上記接続孔24の底部を含む上記保護絶縁膜25表面にバリアメタルを構成する金属元素を含むシード膜41を形成する。このシード膜41は、例えば銅−マンガン(Cu−Mn)膜を用い、例えば60nmの厚さに成膜される。このシード膜41の成膜は、例えば、Cu−Mn膜はCu−5wt%Mnのターゲットをマグネトロンスパッタリング装置に設置し、アルゴン(Ar)100%の雰囲気下で基板温度をマイナス20℃として、バイアススパッタリング法にて行った。また、上記接続孔24の底部に形成された保護絶縁膜65に開口を形成する工程と上記シード膜41を形成する工程とはマグネトロンスパッタリング装置の同一チャンバ内で連続的に行うことができる。
【0108】
次いで、図8(5)に示すように、上記配線溝23および接続孔24の内部を埋め込むように、配線材料膜28を堆積する。ここでは、配線材料膜28には銅膜を用いる。この銅膜の成膜には、例えば電解めっき法あるいはスパッタリング法を用いる。
【0109】
次に、図8(6)に示すように、熱処理を行う。この熱処理は、窒素(N2)雰囲気下にて250℃〜400℃に設定して行う。この熱処理の結果、上記配線材料膜28の銅膜(銅−マンガン膜も含む)中にドーピングされたマンガン(Mn)は保護絶縁膜65側へ偏析、反応させられ、シリコン含有酸化マンガン膜からなるバリアメタル膜42を自己形成する。上記シード膜41を用いたバリアメタル膜42の形成メカニズムについては、第65回応用物理学会予稿集p711,「銅配線における自己拡散バリア層形成のための新規合金元素」に開示されている。
【0110】
さらに堆積したバリアメタル膜42、配線材料膜28のうち、配線パターンとして不要な部分を除去する。この加工には化学機械研磨(CMP)法を用いる。このようにして、図8(7)に示すように、配線溝23の内部にバリアメタル膜42を介して配線材料膜28からなる第2配線29が形成されるとともに、上記接続孔24の内部に自己形成バリア膜42を介して上記第1配線15と上記第2配線29とを接続するもので配線材料膜28からなるプラグ30が形成され、いわゆるデュアルダマシン構造の多層配線構造が得られる。
【0111】
また、上記第1配線15と同様に、上記ハードマスク層22上に酸化防止層31を形成する。この酸化防止層31は前記酸化防止膜16と同様に、例えば炭化シリコン(SiC)膜で形成される。
【0112】
本発明の半導体装置の第4の製造方法では、配線溝23の内面と接続孔24の側壁に露出した多孔質の低誘電率膜21を被覆するように配線溝23の内面および接続孔24の側壁に保護絶縁膜65を形成するため、配線間にエッチング抑止層を形成することなく、保護絶縁膜65によって多孔質の低誘電率膜21の孔がシールされる。このため保護絶縁膜65表面より異種材質の絶縁膜が露出するのを回避できるため、シード膜41を用いたバリアメタル膜42の形成を安定的に実現することが可能となる。これにより、さらなる微細化が進んだ場合であっても配線溝23や接続孔24の内部への配線材料膜28の埋め込みマージンを拡大することができ、配線信頼性を向上させることも期待でき、多孔質の低誘電率膜21を適用することと配線溝23および接続孔24の微細形成とを完全に両立させることが可能となる。また、保護絶縁膜65によって多孔質の低誘電率膜21からの脱ガスが抑制され、脱ガス等によるバリアメタル膜42や配線材料膜28の変質、さらにはこれらに起因する導通不良、耐圧不良、信頼性不良等の不具合を抑制することができる。よって、高性能かつ高歩留まり、高信頼性の多層配線を提供することができるという利点がある。
【図面の簡単な説明】
【0113】
【図1】本発明の半導体装置に係る一実施の形態の第1例を示した概略構成断面図である。
【図2】本発明の半導体装置の製造方法に係る一実施の形態の第1例を示した製造工程断面図である。
【図3】本発明の半導体装置の製造方法に係る一実施の形態の第2例を示した製造工程断面図である。
【図4】本発明の半導体装置に係る一実施の形態の第2例を示した概略構成断面図である。
【図5】本発明の半導体装置の製造方法に係る一実施の形態の第3例を示した製造工程断面図である。
【図6】本発明の半導体装置の製造方法に係る一実施の形態の第3例を示した製造工程断面図である。
【図7】本発明の半導体装置の製造方法に係る一実施の形態の第4例を示した製造工程断面図である。
【図8】本発明の半導体装置の製造方法に係る一実施の形態の第4例を示した製造工程断面図である。
【図9】従来の半導体装置の製造方法に係る一例を示した製造工程断面図である。
【符号の説明】
【0114】
1…半導体装置、21…多孔質の低誘電率膜、23…配線溝、24…接続孔、25…保護絶縁膜、26…バリアメタル膜、28…配線材料膜
【特許請求の範囲】
【請求項1】
多孔質の低誘電率膜を有する層間絶縁膜と、
前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、
前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介して形成されたバリアメタル膜と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜と
を備えたことを特徴とする半導体装置。
【請求項2】
前記バリアメタル膜は、前記配線溝内面および前記接続孔側壁ではバリアメタル膜の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部ではバリアメタル膜の堆積速度より前記保護絶縁膜および前記バリアメタル膜のエッチング速度のほうが速くなるようにして成膜したものからなる
ことを特徴とする請求項1記載の半導体装置。
【請求項3】
多孔質の低誘電率膜を有する層間絶縁膜と、
前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、
前記保護絶縁膜表面に形成されたバリアメタル膜と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜と
を備えたことを特徴とする半導体装置。
【請求項4】
前記保護絶縁膜は、前記配線溝の内面と前記接続孔の内面とに成膜した保護絶縁膜を、前記配線溝内面および前記接続孔側壁では堆積物の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部では堆積物の堆積速度より保護絶縁膜のエッチング速度のほうが速くなるようにして前記接続孔底部に形成された保護絶縁膜を除去したものからなる
ことを特徴とする請求項3記載の半導体装置。
【請求項5】
前記バリアメタル膜は、配線材料膜内に添加された前記バリアメタルを構成する金属元素を前記保護絶縁膜側に偏析、反応させたことにより形成されたものからなる
ことを特徴とする請求項3記載の半導体装置。
【請求項6】
多孔質の低誘電率膜は多孔質の有機絶縁膜と多孔質の無機絶縁膜とを積層して形成されている
ことを特徴とする請求項3記載の半導体装置。
【請求項7】
多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、
前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された保護絶縁膜を残しつつ、前記接続孔底部に形成された前記保護絶縁膜を除去するとともに、前記接続孔の底部を除く前記接続孔の内面および前記配線溝の内面にバリアメタル膜を形成する工程と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、
前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えた
ことを特徴とする半導体装置の製造方法。
【請求項8】
前記バリアメタル膜を形成する工程は、
前記配線溝内面および前記接続孔側壁ではバリアメタル膜の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部ではバリアメタル膜の堆積速度より前記保護絶縁膜および前記バリアメタル膜のエッチング速度のほうが速くなる
ことを特徴とする請求項7記載の半導体装置の製造方法。
【請求項9】
前記バリアメタル膜を成膜した後、前記バリアメタル膜の表面を均一化するバリアメタル膜を成膜する
ことを特徴とする請求項7記載の半導体装置の製造方法。
【請求項10】
多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、
前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、
前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタル膜を形成する工程と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、
前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項11】
前記接続孔底部の前記保護絶縁膜を除去する工程は、
前記配線溝内面および前記接続孔側壁では堆積物の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部では堆積物の堆積速度より保護絶縁膜のエッチング速度のほうが速くなる
ことを特徴とする請求項10記載の半導体装置の製造方法。
【請求項12】
多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、
前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、
前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタルを構成する金属元素を含むシード膜を形成する工程と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記シード膜を介して配線材料膜を形成する工程と、
熱処理によって前記保護絶縁膜側に前記シード膜中のバリアメタルを構成する金属元素を偏析、反応させてバリアメタル膜を自己形成する工程と、
前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えた
ことを特徴とする半導体装置の製造方法。
【請求項13】
前記接続孔底部の前記保護絶縁膜を除去する工程は、
前記配線溝内面および前記接続孔側壁では堆積物の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部では堆積物の堆積速度より保護絶縁膜のエッチング速度のほうが速くなる
ことを特徴とする請求項12記載の半導体装置の製造方法。
【請求項14】
多孔質の低誘電率膜は多孔質の有機絶縁膜と多孔質の無機絶縁膜とを積層して形成される
ことを特徴とする請求項12記載の半導体装置の製造方法。
【請求項1】
多孔質の低誘電率膜を有する層間絶縁膜と、
前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、
前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介して形成されたバリアメタル膜と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜と
を備えたことを特徴とする半導体装置。
【請求項2】
前記バリアメタル膜は、前記配線溝内面および前記接続孔側壁ではバリアメタル膜の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部ではバリアメタル膜の堆積速度より前記保護絶縁膜および前記バリアメタル膜のエッチング速度のほうが速くなるようにして成膜したものからなる
ことを特徴とする請求項1記載の半導体装置。
【請求項3】
多孔質の低誘電率膜を有する層間絶縁膜と、
前記層間絶縁膜に形成された配線溝とこの配線溝に接続する接続孔と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に形成された保護絶縁膜と、
前記保護絶縁膜表面に形成されたバリアメタル膜と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して形成された配線材料膜と
を備えたことを特徴とする半導体装置。
【請求項4】
前記保護絶縁膜は、前記配線溝の内面と前記接続孔の内面とに成膜した保護絶縁膜を、前記配線溝内面および前記接続孔側壁では堆積物の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部では堆積物の堆積速度より保護絶縁膜のエッチング速度のほうが速くなるようにして前記接続孔底部に形成された保護絶縁膜を除去したものからなる
ことを特徴とする請求項3記載の半導体装置。
【請求項5】
前記バリアメタル膜は、配線材料膜内に添加された前記バリアメタルを構成する金属元素を前記保護絶縁膜側に偏析、反応させたことにより形成されたものからなる
ことを特徴とする請求項3記載の半導体装置。
【請求項6】
多孔質の低誘電率膜は多孔質の有機絶縁膜と多孔質の無機絶縁膜とを積層して形成されている
ことを特徴とする請求項3記載の半導体装置。
【請求項7】
多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、
前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された保護絶縁膜を残しつつ、前記接続孔底部に形成された前記保護絶縁膜を除去するとともに、前記接続孔の底部を除く前記接続孔の内面および前記配線溝の内面にバリアメタル膜を形成する工程と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、
前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えた
ことを特徴とする半導体装置の製造方法。
【請求項8】
前記バリアメタル膜を形成する工程は、
前記配線溝内面および前記接続孔側壁ではバリアメタル膜の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部ではバリアメタル膜の堆積速度より前記保護絶縁膜および前記バリアメタル膜のエッチング速度のほうが速くなる
ことを特徴とする請求項7記載の半導体装置の製造方法。
【請求項9】
前記バリアメタル膜を成膜した後、前記バリアメタル膜の表面を均一化するバリアメタル膜を成膜する
ことを特徴とする請求項7記載の半導体装置の製造方法。
【請求項10】
多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、
前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、
前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタル膜を形成する工程と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記バリアメタル膜を介して配線材料膜を形成する工程と、
前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項11】
前記接続孔底部の前記保護絶縁膜を除去する工程は、
前記配線溝内面および前記接続孔側壁では堆積物の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部では堆積物の堆積速度より保護絶縁膜のエッチング速度のほうが速くなる
ことを特徴とする請求項10記載の半導体装置の製造方法。
【請求項12】
多孔質の低誘電率膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝とこの配線溝に接続する接続孔とを形成する工程と、
前記接続孔底部を除く前記接続孔の内面および前記配線溝の内面に保護絶縁膜を形成する工程と、
前記配線溝の内面と前記接続孔の側壁に露出した前記多孔質の低誘電率膜を被覆するように前記配線溝の内面および前記接続孔の側壁に形成された前記保護絶縁膜を残しつつ前記接続孔底部の前記保護絶縁膜を除去する工程と、
前記配線溝の内面および前記接続孔の内面に前記保護絶縁膜を介してバリアメタルを構成する金属元素を含むシード膜を形成する工程と、
前記配線溝の内部および前記接続孔の内部に前記保護絶縁膜および前記シード膜を介して配線材料膜を形成する工程と、
熱処理によって前記保護絶縁膜側に前記シード膜中のバリアメタルを構成する金属元素を偏析、反応させてバリアメタル膜を自己形成する工程と、
前記層間絶縁膜上の余剰な配線材料膜および前記バリアメタル膜を除去する工程とを備えた
ことを特徴とする半導体装置の製造方法。
【請求項13】
前記接続孔底部の前記保護絶縁膜を除去する工程は、
前記配線溝内面および前記接続孔側壁では堆積物の堆積速度が前記保護絶縁膜のエッチング速度よりも速く、前記接続孔底部では堆積物の堆積速度より保護絶縁膜のエッチング速度のほうが速くなる
ことを特徴とする請求項12記載の半導体装置の製造方法。
【請求項14】
多孔質の低誘電率膜は多孔質の有機絶縁膜と多孔質の無機絶縁膜とを積層して形成される
ことを特徴とする請求項12記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2007−27347(P2007−27347A)
【公開日】平成19年2月1日(2007.2.1)
【国際特許分類】
【出願番号】特願2005−206399(P2005−206399)
【出願日】平成17年7月15日(2005.7.15)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成19年2月1日(2007.2.1)
【国際特許分類】
【出願日】平成17年7月15日(2005.7.15)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]