半導体装置及びその製造方法
【課題】Ｃｕ配線形成時のボイドの発生を抑制し、バリアメタル層とＣｕ層の密着性低下を抑制できる半導体装置の製造方法とこの方法で製造された半導体装置を提供する。
【解決手段】基板１０に配線を形成する半導体装置の製造方法であって、まず、基板１０にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層１６を形成する。次に、バリアメタル層１６の上層にバリアメタル層１６を電極とする電解メッキによりＣｕを含む金属層１７を形成し、バリアメタル層１６及び金属層１７を配線パターンに加工する。
【解決手段】基板１０に配線を形成する半導体装置の製造方法であって、まず、基板１０にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層１６を形成する。次に、バリアメタル層１６の上層にバリアメタル層１６を電極とする電解メッキによりＣｕを含む金属層１７を形成し、バリアメタル層１６及び金属層１７を配線パターンに加工する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特にダマシンあるいはディアルダマシンプロセスによる溝配線を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体ウェーハ上に形成する高密度集積回路の微細配線の材料として、アルミニウム系合金が用いられている。しかし、半導体装置をさらに高速化するためには、配線用材料として、より比抵抗の低い材料を用いる必要があり、このような材料としては銅や銀などが好適である。特に、銅は比抵抗が１．８μΩｃｍと低く、半導体装置の高速化に有利な上に、エレクトロマイグレーション耐性がアルミニウム系合金に比べて一桁程高いため、次世代の材料として期待されている。
【０００３】
銅を用いた配線形成では、一般に銅のドライエッチングが容易でないために、いわゆるダマシン法が用いられている。
例えば特許文献１及び２などに記載されているように、例えば酸化シリコンからなる層間絶縁膜に予め所定のパターンの配線溝を形成し、スパッタリング法によりＴａで配線溝の内壁を被覆してＣｕの拡散バリアとなるバリアメタル層を形成し、スパッタリング法によりバリアメタル層の上層に電解メッキ処理のシードとなるＣｕのシード層を形成し、シード層を用いて配線溝内に配線材料（Ｃｕ）を埋め込んだ後、余剰の配線材料を化学機械研磨（Chemical Mechanical Polishing：以下、ＣＭＰと称する。）により除去し、配線を形成する方法である。
【０００４】
さらに、接続孔（コンタクトホール）と配線溝（トレンチ）とを形成した後、上記と同様にして一括して配線材料を埋め込み、余剰配線材料をＣＭＰにより除去するデュアルダマシン法も知られている。
【０００５】
図１０（ａ）は、上記のＣｕ配線を形成するダマシンあるいはデュアルダマシンプロセスにおいて、上記のようにバリアメタル層とシード層の積層膜を形成する場合の問題点を説明する模式図である。
【０００６】
例えば不図示の基板に酸化シリコンなどからなる第１絶縁膜５０が形成されており、これを貫通してプラグ５１が埋め込まれている。
第１絶縁膜５０及びプラグ５１を被覆して第２絶縁膜５２が形成されており、プラグ５１の上面を露出するように配線溝ＴＲが形成されている。
配線溝ＴＲの内壁面を被覆してＴａからなるバリアメタル層５３が形成されており、さらにその上層にＣｕのシード層５４が形成されている。
【０００７】
上記のシード層を用いて電解メッキ処理を行うことで、図１０（ｂ）に示すように、配線溝ＴＲを埋め込み、シード層と一体にして銅を含む金属層５５を形成する。
以降は、ＣＭＰ処理により配線溝ＴＲの外部における金属層５５及びバリアメタル層５３を除去して、所望の溝配線を得ることができる。
【０００８】
ここで、上記の構成での製造工程において配線の微細化が進むと、図１０（ａ）に示すように、シード層の配線溝縁部におけるシード層５４のオーバーハングが大きくなる問題がある。オーバーハングが大きくなって電解メッキ処理を行うと、図１０（ｂ）に示すように、形成される金属層５５中にボイドＶなどの埋め込み不良が発生してしまう。
上記のオーバーハングやボイドが発生する現象は、配線の微細化が進むにつれてより顕著となる。
【０００９】
また、非特許文献１には、上記のダマシンプロセスあるいはデュアルダマシンプロセスにおいて、バリアメタル層としてＲｕ膜を形成し、電解メッキ処置でＲｕ膜の上層にＣｕを含む金属層を直接形成する技術が報告されている。
【００１０】
上記のＲｕ膜上にＣｕを含む金属層を直接形成する場合には、メッキ処理前にＲｕからなるバリアメタル層の表面が酸化されてしまい、バリアメタル層とＣｕとの密着強度が極端に弱くなってしまう可能性がある。
【特許文献１】特開２００５−１２９７４６号公報
【特許文献２】特開２００４−３１９６１６号公報
【非特許文献１】Zhi-wei Sun, Renren He and John O. Dukovic, Conference Proceedings AMC XX, p.531-537 (2005), Materials Research Society
【発明の開示】
【発明が解決しようとする課題】
【００１１】
解決しようとする問題点は、Ｃｕを含む配線を形成するときに、ボイドなどの埋め込み不良が発生し、また、バリアメタル層とＣｕを含む金属層の密着性が低下してしまうことである。
【課題を解決するための手段】
【００１２】
本発明の半導体装置の製造方法は、基板に配線を形成する半導体装置の製造方法であって、前記基板にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層を形成する工程と、前記バリアメタル層の上層に前記バリアメタル層を電極とする電解メッキによりＣｕを含む金属層を形成する工程と、前記バリアメタル層及び前記金属層を配線パターンに加工する工程とを有する。
【００１３】
上記の本発明の半導体装置の製造方法は、基板に配線を形成する半導体装置の製造方法であって、まず、基板にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層を形成する。
次に、バリアメタル層の上層にバリアメタル層を電極とする電解メッキによりＣｕを含む金属層を形成し、バリアメタル層及び金属層を配線パターンに加工する。
【００１４】
本発明の半導体装置は、基板に配線が形成された半導体装置であって、前記配線は、前記基板に形成されたＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層と、前記バリアメタル層の上層に形成されたＣｕを含む金属層とを含み、前記バリアメタル層と前記金属層が配線パターンに加工されている。
【００１５】
上記の本発明の半導体装置は、基板に配線が形成された半導体装置である。ここで、基板にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層が形成され、バリアメタル層の上層にＣｕを含む金属層が形成され、これらのバリアメタル層と金属層が配線パターンに加工されて配線が構成されている。
【発明の効果】
【００１６】
本発明の半導体装置の製造方法は、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層を形成しており、これを用いてＣｕを堆積する電解メッキ処理を行っており、即ち、バリアメタル層を電解メッキ処理のシード層としても機能させているものであり、バリアメタル層の上層に直接電解メッキ処理でＣｕ層を堆積することで、配線パターンの微細化が進んだ場合でもリスクであるオーバーハング起因のボイドを低減することができる。また、このように形成するとバリアメタル層の表面の酸化膜形成を低減でき、さらに、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力を確保できる。
【００１７】
本発明の半導体装置は、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層が形成されており、これを用いた電解メッキによりＣｕを堆積することが可能となったものであり、配線パターンの微細化が進んでもオーバーハングやボイドの発生が抑制されている。また、バリアメタル層の表面の酸化膜形成が低減されているおり、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力が確保されている。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明に係る半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
【００１９】
第１実施形態
図１は本実施形態に係る半導体装置の模式構成を示す断面図である。
例えば、不図示の電子回路などが形成された基板１０上に、酸化シリコンからなる第１絶縁膜１１が形成されており、タングステンなどからなるコンタクトプラグ１２が第１絶縁膜１１を貫通して不図示の電子回路に接続するように形成されている。
上記の第１絶縁膜１１の上層に、例えばポリアリレンなどの有機絶縁材料からなる第２絶縁膜１３が形成され、その上層に酸化シリコンなどからなる第３絶縁膜１４が形成されている。
上記の第２絶縁膜１３及び第３絶縁膜１４には、底面にコンタクトプラグ１２の上面が露出する第１配線溝ＴＲ１が形成されている。
【００２０】
第１配線溝ＴＲ１の内壁を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層１６が形成されており、その上層に第１配線溝ＴＲ１を埋め込んでＣｕからなる第１配線１７ａが形成されている。第１配線１７ａはバリアメタル層１６を介してコンタクトプラグ１２に接続している。
【００２１】
上記の第１配線１７ａを被覆して第３絶縁膜１４の上層に、例えば炭化シリコンからなる第４絶縁膜１８、例えば炭化酸化シリコン（ＳｉＯＣ）などからなる第５絶縁膜１９、例えばポリアリレンなどの有機雑縁材料からなる第６絶縁膜２０及び例えば酸化シリコンなどからなる第７絶縁膜２１が形成されている。
上記の第４絶縁膜１８及び第５絶縁膜１９には、底面に第１配線１７ａの上面が露出するコンタクトホールＣＨが開口しており、コンタクトホールＣＨと連通して、上記の第６絶縁膜２０及び第７絶縁膜２１に第２配線溝ＴＲ２が形成されている。
【００２２】
連通して設けられた第２配線溝ＴＲ２及びコンタクトホールＣＨの内壁を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層２６が形成されており、その上層においてＣｕが第２配線溝ＴＲ２及びコンタクトホールＣＨを埋め込んで形成されており、コンタクトホールＣＨ内にコンタクトプラグ２７ａが、第２配線溝ＴＲ２内には第２配線２７ｂが、一体に形成されている。第２配線２７ｂと一体に形成されたコンタクトプラグ２７ａは、バリアメタル層２６を介して第１配線１７ａに接続している。
上記の第１配線１７ａ及び第２配線２７ｂの表面には、例えばＣｏＷＰなどのバリア膜が形成されていてもよい。
【００２３】
上記の本実施形態の半導体装置は、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層が形成されており、これを用いた電解メッキによりＣｕを堆積することが可能となったものであり、配線パターンの微細化が進んでもオーバーハングやボイドの発生が抑制されている。また、バリアメタル層の表面の酸化膜形成が低減されているおり、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力が確保されている。
【００２４】
次に、上記の本実施形態に係る半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、不図示の電子回路などが形成された基板１０上に、例えばＣＶＤ（Chemical Vapor Deposition）法などにより酸化シリコンを堆積させ、第１絶縁膜１１を形成し、不図示の電子回路に達するコンタクトホールをパターン開口し、タングステンなどで埋め込んでコンタクトプラグ１２を不図示の電子回路に接続するように形成する。
上記の第１絶縁膜１１の上層に、例えばポリアリレンなどの有機絶縁材料を２００ｎｍの膜厚で塗布して、第２絶縁膜１３を形成する。
第２絶縁膜１３の上層に、例えばシランを原料とするプラズマＣＶＤ法などにより酸化シリコンを２００ｎｍの膜厚で堆積させ、第３絶縁膜１４を形成する。
【００２５】
次に、図２（ｂ）に示すように、フォトリソグラフィ工程により第３絶縁膜１４の上層に第１配線のパターンで開口するレジスト膜１５をパターン形成する。
得られたレジスト膜１５をマスクとしてＲＩＥ（反応性イオンエッチング）などのエッチングを行い、第３絶縁膜１４に第１配線溝ＴＲ１をパターン開口する。酸化シリコンはポリアリレンなどの有機絶縁材料に対して例えば１００以上の高い選択比でエッチング加工できる。
【００２６】
次に、図２（ｃ）に示すように、パターン加工された第３絶縁膜１４をハードマスクとして、ＲＩＥなどのエッチングを行い、第１配線溝ＴＲ１の開口パターンを第２絶縁膜１３に転写する。ポリアリレンなどの有機絶縁材料は酸化シリコンに対して例えば１００以上の高い選択比でエッチング加工できる。このエッチング処理により、レジスト膜１５は除去される。
【００２７】
次に、図３（ａ）に示すように、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金ターゲットを用いたスパッタリングなどの物理蒸着法により、第１配線溝ＴＲ１の内壁面を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金を１０ｎｍの膜厚で堆積させ、バリアメタル層１６を形成する。
【００２８】
上記のＴａ系バリアメタル材料に添加されるＣｕやＡｇは、バリアメタル層１６の電気抵抗を低下させるので、次工程においてバリアメタル層の上層にＣｕを含む金属層を電解メッキで成膜する際にバリアメタル層１６を電極として使用でき、これにより従来形成が必要なシード層の形成が不要となる。
【００２９】
Ｃｕ及び／またはＡｇのバリアメタル材料への添加量は、少なすぎると次工程においてバリアメタル層１６の上層に形成するＣｕを含む金属層１７とバリアメタル層１６との密着力低下を引き起こし、多すぎるとバリアメタル層１６自体の拡散バリアの性質を阻害してしまう。従って、Ｃｕ及び／またはＡｇは５〜１５原子％が好ましく、例えば１０原子％程度とする。
【００３０】
Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金膜の成膜条件は、例えば以下の通りである。
ＤＣパワー：６ｋＷ
プロセスガス：Ａｒ＝８ｓｃｃｍ→０ｓｃｃｍ→１２ｓｃｃｍ
圧力：０．４Ｐａ
成膜温度：１００℃
基板バイアス：３００Ｗ
【００３１】
次に、図３（ｂ）に示すように、例えばバリアメタル層１６を一方の電極とする電解メッキ処理により１０００ｎｍの膜厚でＣｕを含む金属を堆積させ、バリアメタル層１６の上層に第１配線溝ＴＲ１を埋め込んで金属層１７を形成する。
【００３２】
上記の電解メッキ処理においては、必要に応じて、電解メッキに使用する対抗電極として内側と外側に同心円状に分割された構成の電極を使用してもよい。ウェーハの内側の領域と外側に領域のメッキの進み具合を調整することができる。
例えば、下記のように、第１ステップと第２ステップ合わせて内側の領域で１１０クーロン分のメッキを行い、続けて第３ステップとして内側電極と外側電極を等しいパワー比率で用いてトータル膜厚が１０００ｎｍとなるまでメッキする。
【００３３】
電解メッキ方法（硫酸銅メッキ）
第１ステップ：１０Ａ／２秒／９０ｒｐｍ（内側電極１００％）
第２ステップ：３Ａ／３０秒／９０ｒｐｍ（内側電極１００％）
第３ステップ：１８Ａ／トータル１０００ｎｍとなるまで
（内側電極：外側電極＝５０％：５０％）
【００３４】
次に、熱処理を行ってＣｕのグレイン成長を行い、次に図３（ｃ）に示すように、例えばＣＭＰ処理により第１配線溝ＴＲ１の外部における金属層１７を除去し、さらに引き続いてＣＭＰ処理を行ってバリアメタル層１６を除去する。このとき、第３絶縁膜１４を１００ｎｍ程度薄膜化してもよい。
これにより、第１配線溝ＴＲ１内に埋め込まれた第１配線１７ａとする。
【００３５】
続いて、Ｃｕ上の酸化膜とＣＭＰ工程でＣｕ表面に形成されるＣｕの防食剤を除去する目的で、クエン酸やシュウ酸水溶液などの有機酸で洗浄した後、必要に応じて、例えば無電解メッキ処理により、第１配線１７ａの上面を被覆してＣｏＷＰなどのバリア膜を形成する。
【００３６】
次に、図４（ａ）に示すように、トリメチルシランとＮＨ３などを原料として、上層のエッチングストッパー膜として作用する窒化炭化シリコン（ＳｉＣＮ）または炭化シリコン（ＳｉＣ）または窒化シリコンを５０ｎｍの膜厚で堆積させ、第４絶縁膜１８を形成する。
次に、第４絶縁膜１８の上層に、トリメチルシランなどなどを原料としたプラズマＣＶＤ法により、炭化酸化シリコン（ＳｉＯＣ）を２００ｎｍの膜厚で堆積させ、第５絶縁膜１９を形成する。
【００３７】
次に、第５絶縁膜１９の上層に、例えばポリアリレンなどの有機絶縁材料を２００ｎｍの膜厚で塗布して、第６絶縁膜２０を形成する。
次に、第６絶縁膜２０の上層に、例えばシランを原料にしたプラズマＣＶＤ法により酸化シリコンを２００ｎｍの膜厚で堆積させ、第７絶縁膜２１を形成する。
さらに、第７絶縁膜２１の上層に、第２配線溝とコンタクトホール加工用のハードマスクとして、例えばプラズマＣＶＤにより窒化シリコン及び酸化シリコンを積層させ、第８絶縁膜２２及び第９絶縁膜２３をそれぞれ形成する。
【００３８】
次に、図４（ｂ）に示すように、フォトリソグラフィ工程により第９絶縁膜２３の上層に第２配線のパターンで開口するレジスト膜２４をパターン形成する。
得られたレジスト膜２４をマスクとしてＲＩＥなどのエッチングを行い、第９絶縁膜２３に第２配線溝ＴＲ２をパターン開口する。酸化シリコンは窒化シリコンに対して例えば１０以上の選択比でエッチング加工できる。
【００３９】
次に、アッシング処理などで上記のレジスト膜２４を除去した後、図５（ａ）に示すように、フォトリソグラフィ工程により、例えば２５〜５０ｎｍの第９絶縁膜２３の段差を被覆して、第９絶縁膜２３及び第８絶縁膜２２の上層に第２配線溝の底部から開口するコンタクトホールのパターンで開口するレジスト膜２５をパターン形成する。
得られたレジスト膜２５をマスクとしてＲＩＥなどのエッチングを行い、第８絶縁膜２２にコンタクトホールＣＨのパターンを開口し、次に第８絶縁膜２２をマスクとして第７絶縁膜２１にコンタクトホールの開口パターンを転写し、続けて第６絶縁膜２０に転写する。この第６絶縁膜２０のエッチング処理により、レジスト膜２５は除去される。
このようにして、第８絶縁膜２２、第７絶縁膜２１及び第６絶縁膜２０を貫通して、コンタクトホールＣＨをパターン開口する。ポリアリレンなどの有機絶縁材料は酸化シリコンをマスクとして例えば１００以上の高い選択比でエッチング加工できる。
【００４０】
次に、図５（ｂ）に示すように、第９絶縁膜２３をマスクとして第８絶縁膜２２をパターン加工し、第２配線溝ＴＲ２のパターンを第８絶縁膜２２に転写する。窒化シリコンは酸化シリコンをマスクとして例えば３程度の選択比でエッチング加工できる。このとき、コンタクトホールのパターンで第５絶縁膜１９の途中の深さまでエッチングされる。
【００４１】
次に、図６（ａ）に示すように、第８絶縁膜２２をマスクとして第７絶縁膜２１をパターン加工し、第２配線溝ＴＲ２のパターンを第７絶縁膜２１に転写する。この時点で第９絶縁膜２３は完全に除去され、また、第５絶縁膜１９にコンタクトホールのパターンが転写される。炭化酸化シリコンは、窒化シリコンや炭化シリコンあるいは窒化炭化シリコンに対して、１０以上の選択比でエッチング加工できる。
【００４２】
次に、図６（ｂ）に示すように、第７絶縁膜２１をマスクとして第６絶縁膜２０をパターン加工し、第２配線溝ＴＲ２のパターンを第６絶縁膜２０に転写する。
さらに、第５絶縁膜１９をマスクにして第４絶縁膜１８をパターン加工し、コンタクトホールＣＨのパターンを第４絶縁膜１８に転写する。このエッチングにおいて、第８絶縁膜２２を完全に除去する。
以上のようにして、第４絶縁膜１８及び第５絶縁膜１９にコンタクトホールを、第６絶縁膜２０及び第７絶縁膜２１に第２配線溝ＴＲ２を連通して形成することができる。
【００４３】
次に、図７（ａ）に示すように、例えばスパッタリングなどの物理蒸着法により、コンタクトホールＣＨ及び第２配線溝ＴＲ２の内壁面を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金を１０ｎｍの膜厚で堆積させ、バリアメタル層２６を形成する。Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金の成膜条件は上記と同様とする。
【００４４】
次に、図７（ｂ）に示すように、例えばバリアメタル層２６を一方の電極とする電解メッキ処理により、１０００ｎｍの膜厚で銅を堆積させ、バリアメタル層２６の上層にコンタクトホールＣＨ及び第２配線溝ＴＲ２を埋め込んでＣｕを含む金属層２７を形成する。
【００４５】
次に、熱処理を行ってＣｕのグレイン成長を行い、さらに例えばＣＭＰ処理により第２配線溝ＴＲ２の外部における金属層２７を除去し、さらに引き続いてＣＭＰ処理を行ってバリアメタル層２６を除去する。このとき、第７絶縁膜２１を薄膜化してもよい。
これにより、図１に示すように、Ｃｕを含む金属層からなり、コンタクトホールＣＨ内に埋め込まれたコンタクトプラグ２７ａと、第２配線溝ＴＲ２内に埋め込まれた第２配線２７ｂとを一体に形成することができる。
【００４６】
続いて、Ｃｕ上の酸化膜とＣＭＰ工程でＣｕ表面に形成されるＣｕの防食剤を除去する目的で、クエン酸やシュウ酸水溶液などの有機酸で洗浄した後、必要に応じて、例えば無電解メッキ処理により、第２配線２７ｂの上面を被覆してＣｏＷＰなどのバリア膜を形成する。
【００４７】
上記の本実施形態に係る半導体装置の製造方法によれば、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層を形成しており、これを用いてＣｕを堆積する電解メッキ処理を行っており、即ち、バリアメタル層を電解メッキ処理のシード層としても機能させているものであり、バリアメタル層の上層に直接電解メッキ処理でＣｕ層を堆積することで、配線パターンの微細化が進んだ場合でもリスクであるオーバーハング起因のボイドを低減することができる。また、このように形成するとバリアメタル層の表面の酸化膜形成を低減でき、さらに、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力を確保できる。
【００４８】
第２実施形態
本実施形態では、第１実施形態と同様の工程のデュアルダマシンプロセスにより、溝配線とコンタクトプラグを一体に形成するが、絶縁膜構造をより単純な構成にした形態である。
【００４９】
例えば、図８（ａ）に示すように、不図示の電子回路などが形成された基板４０上に、例えばＣＶＤ法などにより酸化シリコンを堆積させ、第１絶縁膜４１を形成し、不図示の電子回路に達するコンタクトホールをパターン開口し、タングステンなどで埋め込んでコンタクトプラグ４２を不図示の電子回路に接続するように形成する。
上記の第１絶縁膜４１の上層に、例えばポリアリレンなどの有機絶縁材料、酸化シリコン、窒化シリコンなどの絶縁材料により、第２絶縁膜４３及び第３絶縁膜４４を積層させる。
【００５０】
次に、図８（ｂ）に示すように、第２絶縁膜４３及び第３絶縁膜４４にパターンエッチング加工を行い、第２絶縁膜４３にコンタクトホールＣＨを、第３絶縁膜４４に配線溝ＴＲを連通して形成する。
【００５１】
次に、図８（ｃ）に示すように、例えばスパッタリングなどの物理蒸着法により、コンタクトホールＣＨ及び配線溝ＴＲの内壁面を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層４５を形成する。
【００５２】
次に、図９（ａ）に示すように、例えばバリアメタル層４５を一方の電極とする電解メッキ処理によりＣｕを堆積させ、バリアメタル層４５の上層にコンタクトホールＣＨ及び配線溝ＴＲを埋め込んでＣｕを含む金属層４６を形成する。
【００５３】
次に、図９（ｂ）に示すように、例えばＣＭＰ処理により配線溝ＴＲの外部における金属層４６を除去し、さらに引き続いてＣＭＰ処理を行ってバリアメタル層４５を除去する。
これにより、Ｃｕを含む金属からなり、コンタクトホールＣＨ内に埋め込まれたコンタクトプラグ４６ａと、配線溝ＴＲ内に埋め込まれた配線４６ｂとを一体に形成することができる。
続いて、必要に応じて、無電解メッキ処理により配線４６ｂの上面を被覆してＣｏＷＰなどのバリア膜を形成する。
【００５４】
上記の本実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様に、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層を形成しており、これを用いてＣｕを堆積する電解メッキ処理を行っており、即ち、バリアメタル層を電解メッキ処理のシード層としても機能させているものであり、バリアメタル層の上層に直接電解メッキ処理でＣｕ層を堆積することで、配線パターンの微細化が進んだ場合でもリスクであるオーバーハング起因のボイドを低減することができる。また、このように形成するとバリアメタル層の表面の酸化膜形成を低減でき、さらに、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力を確保できる。
【００５５】
本発明は上記の説明に限定されない。
例えば、バリアメタル層としては、ＴａやＴａＮなどのＴａ系バリアメタル材料と、ＣｕやＡｇなどとの合金を用いることができる。この他、ＴｉやＷなどの他のバリアメタル材料とＣｕやＡｇなどとの合金を用いることができる。
層間の絶縁膜の構成は特に限定はない。
バリア膜は必要に応じて、ＣｏＷＰなどのコバルト合金膜のほか、ニッケル合金膜を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００５６】
本発明の半導体装置の製造方法は、ダマシンプロセスあるいはデュアルダマシンプロセスで銅などの溝配線を形成する半導体装置の製造方法に適用できる。
本発明の半導体装置は、銅などの溝配線を有する半導体装置に適用できる。
【図面の簡単な説明】
【００５７】
【図１】図１は本発明の第１実施形態に係る半導体装置の模式構成を示す断面図である。
【図２】図２（ａ）〜（ｃ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図３】図３（ａ）〜（ｃ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図４】図４（ａ）及び図４（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図５】図５（ａ）及び図５（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図６】図６（ａ）及び図６（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図７】図７（ａ）及び図７（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図８】図８（ａ）〜（ｃ）は本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図９】図９（ａ）及び図９（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１０】図１０（ａ）及び図１０（ｂ）は従来方法の問題点を説明する模式図である。
【符号の説明】
【００５８】
１０…半導体基板、１１…第１絶縁膜、１２…コンタクトプラグ、１３…第２絶縁膜、１４…第３絶縁膜、１５…レジスト膜、１６…バリアメタル層、１７…金属層、１７ａ…第１配線、１８…第４絶縁膜、１９…第５絶縁膜、２０…第６絶縁膜、２１…第７絶縁膜、２２…第８絶縁膜、２３…第９絶縁膜、２４…レジスト膜、２５…レジスト膜、２６…バリアメタル層、２７…金属層、２７ａ…コンタクトプラグ、２７ｂ…第２配線、４０…半導体基板、４１…第１絶縁膜、４２…コンタクトプラグ、４３…第２絶縁膜、４４…第３絶縁膜、４５…バリアメタル層、４６…金属層、４６ａ…コンタクトプラグ、４６ｂ…配線、ＴＲ１…第１配線溝、ＴＲ２…第２配線溝、ＴＲ…配線溝、ＣＨ…コンタクトホール
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特にダマシンあるいはディアルダマシンプロセスによる溝配線を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体ウェーハ上に形成する高密度集積回路の微細配線の材料として、アルミニウム系合金が用いられている。しかし、半導体装置をさらに高速化するためには、配線用材料として、より比抵抗の低い材料を用いる必要があり、このような材料としては銅や銀などが好適である。特に、銅は比抵抗が１．８μΩｃｍと低く、半導体装置の高速化に有利な上に、エレクトロマイグレーション耐性がアルミニウム系合金に比べて一桁程高いため、次世代の材料として期待されている。
【０００３】
銅を用いた配線形成では、一般に銅のドライエッチングが容易でないために、いわゆるダマシン法が用いられている。
例えば特許文献１及び２などに記載されているように、例えば酸化シリコンからなる層間絶縁膜に予め所定のパターンの配線溝を形成し、スパッタリング法によりＴａで配線溝の内壁を被覆してＣｕの拡散バリアとなるバリアメタル層を形成し、スパッタリング法によりバリアメタル層の上層に電解メッキ処理のシードとなるＣｕのシード層を形成し、シード層を用いて配線溝内に配線材料（Ｃｕ）を埋め込んだ後、余剰の配線材料を化学機械研磨（Chemical Mechanical Polishing：以下、ＣＭＰと称する。）により除去し、配線を形成する方法である。
【０００４】
さらに、接続孔（コンタクトホール）と配線溝（トレンチ）とを形成した後、上記と同様にして一括して配線材料を埋め込み、余剰配線材料をＣＭＰにより除去するデュアルダマシン法も知られている。
【０００５】
図１０（ａ）は、上記のＣｕ配線を形成するダマシンあるいはデュアルダマシンプロセスにおいて、上記のようにバリアメタル層とシード層の積層膜を形成する場合の問題点を説明する模式図である。
【０００６】
例えば不図示の基板に酸化シリコンなどからなる第１絶縁膜５０が形成されており、これを貫通してプラグ５１が埋め込まれている。
第１絶縁膜５０及びプラグ５１を被覆して第２絶縁膜５２が形成されており、プラグ５１の上面を露出するように配線溝ＴＲが形成されている。
配線溝ＴＲの内壁面を被覆してＴａからなるバリアメタル層５３が形成されており、さらにその上層にＣｕのシード層５４が形成されている。
【０００７】
上記のシード層を用いて電解メッキ処理を行うことで、図１０（ｂ）に示すように、配線溝ＴＲを埋め込み、シード層と一体にして銅を含む金属層５５を形成する。
以降は、ＣＭＰ処理により配線溝ＴＲの外部における金属層５５及びバリアメタル層５３を除去して、所望の溝配線を得ることができる。
【０００８】
ここで、上記の構成での製造工程において配線の微細化が進むと、図１０（ａ）に示すように、シード層の配線溝縁部におけるシード層５４のオーバーハングが大きくなる問題がある。オーバーハングが大きくなって電解メッキ処理を行うと、図１０（ｂ）に示すように、形成される金属層５５中にボイドＶなどの埋め込み不良が発生してしまう。
上記のオーバーハングやボイドが発生する現象は、配線の微細化が進むにつれてより顕著となる。
【０００９】
また、非特許文献１には、上記のダマシンプロセスあるいはデュアルダマシンプロセスにおいて、バリアメタル層としてＲｕ膜を形成し、電解メッキ処置でＲｕ膜の上層にＣｕを含む金属層を直接形成する技術が報告されている。
【００１０】
上記のＲｕ膜上にＣｕを含む金属層を直接形成する場合には、メッキ処理前にＲｕからなるバリアメタル層の表面が酸化されてしまい、バリアメタル層とＣｕとの密着強度が極端に弱くなってしまう可能性がある。
【特許文献１】特開２００５−１２９７４６号公報
【特許文献２】特開２００４−３１９６１６号公報
【非特許文献１】Zhi-wei Sun, Renren He and John O. Dukovic, Conference Proceedings AMC XX, p.531-537 (2005), Materials Research Society
【発明の開示】
【発明が解決しようとする課題】
【００１１】
解決しようとする問題点は、Ｃｕを含む配線を形成するときに、ボイドなどの埋め込み不良が発生し、また、バリアメタル層とＣｕを含む金属層の密着性が低下してしまうことである。
【課題を解決するための手段】
【００１２】
本発明の半導体装置の製造方法は、基板に配線を形成する半導体装置の製造方法であって、前記基板にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層を形成する工程と、前記バリアメタル層の上層に前記バリアメタル層を電極とする電解メッキによりＣｕを含む金属層を形成する工程と、前記バリアメタル層及び前記金属層を配線パターンに加工する工程とを有する。
【００１３】
上記の本発明の半導体装置の製造方法は、基板に配線を形成する半導体装置の製造方法であって、まず、基板にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層を形成する。
次に、バリアメタル層の上層にバリアメタル層を電極とする電解メッキによりＣｕを含む金属層を形成し、バリアメタル層及び金属層を配線パターンに加工する。
【００１４】
本発明の半導体装置は、基板に配線が形成された半導体装置であって、前記配線は、前記基板に形成されたＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層と、前記バリアメタル層の上層に形成されたＣｕを含む金属層とを含み、前記バリアメタル層と前記金属層が配線パターンに加工されている。
【００１５】
上記の本発明の半導体装置は、基板に配線が形成された半導体装置である。ここで、基板にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層が形成され、バリアメタル層の上層にＣｕを含む金属層が形成され、これらのバリアメタル層と金属層が配線パターンに加工されて配線が構成されている。
【発明の効果】
【００１６】
本発明の半導体装置の製造方法は、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層を形成しており、これを用いてＣｕを堆積する電解メッキ処理を行っており、即ち、バリアメタル層を電解メッキ処理のシード層としても機能させているものであり、バリアメタル層の上層に直接電解メッキ処理でＣｕ層を堆積することで、配線パターンの微細化が進んだ場合でもリスクであるオーバーハング起因のボイドを低減することができる。また、このように形成するとバリアメタル層の表面の酸化膜形成を低減でき、さらに、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力を確保できる。
【００１７】
本発明の半導体装置は、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層が形成されており、これを用いた電解メッキによりＣｕを堆積することが可能となったものであり、配線パターンの微細化が進んでもオーバーハングやボイドの発生が抑制されている。また、バリアメタル層の表面の酸化膜形成が低減されているおり、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力が確保されている。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明に係る半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
【００１９】
第１実施形態
図１は本実施形態に係る半導体装置の模式構成を示す断面図である。
例えば、不図示の電子回路などが形成された基板１０上に、酸化シリコンからなる第１絶縁膜１１が形成されており、タングステンなどからなるコンタクトプラグ１２が第１絶縁膜１１を貫通して不図示の電子回路に接続するように形成されている。
上記の第１絶縁膜１１の上層に、例えばポリアリレンなどの有機絶縁材料からなる第２絶縁膜１３が形成され、その上層に酸化シリコンなどからなる第３絶縁膜１４が形成されている。
上記の第２絶縁膜１３及び第３絶縁膜１４には、底面にコンタクトプラグ１２の上面が露出する第１配線溝ＴＲ１が形成されている。
【００２０】
第１配線溝ＴＲ１の内壁を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層１６が形成されており、その上層に第１配線溝ＴＲ１を埋め込んでＣｕからなる第１配線１７ａが形成されている。第１配線１７ａはバリアメタル層１６を介してコンタクトプラグ１２に接続している。
【００２１】
上記の第１配線１７ａを被覆して第３絶縁膜１４の上層に、例えば炭化シリコンからなる第４絶縁膜１８、例えば炭化酸化シリコン（ＳｉＯＣ）などからなる第５絶縁膜１９、例えばポリアリレンなどの有機雑縁材料からなる第６絶縁膜２０及び例えば酸化シリコンなどからなる第７絶縁膜２１が形成されている。
上記の第４絶縁膜１８及び第５絶縁膜１９には、底面に第１配線１７ａの上面が露出するコンタクトホールＣＨが開口しており、コンタクトホールＣＨと連通して、上記の第６絶縁膜２０及び第７絶縁膜２１に第２配線溝ＴＲ２が形成されている。
【００２２】
連通して設けられた第２配線溝ＴＲ２及びコンタクトホールＣＨの内壁を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層２６が形成されており、その上層においてＣｕが第２配線溝ＴＲ２及びコンタクトホールＣＨを埋め込んで形成されており、コンタクトホールＣＨ内にコンタクトプラグ２７ａが、第２配線溝ＴＲ２内には第２配線２７ｂが、一体に形成されている。第２配線２７ｂと一体に形成されたコンタクトプラグ２７ａは、バリアメタル層２６を介して第１配線１７ａに接続している。
上記の第１配線１７ａ及び第２配線２７ｂの表面には、例えばＣｏＷＰなどのバリア膜が形成されていてもよい。
【００２３】
上記の本実施形態の半導体装置は、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層が形成されており、これを用いた電解メッキによりＣｕを堆積することが可能となったものであり、配線パターンの微細化が進んでもオーバーハングやボイドの発生が抑制されている。また、バリアメタル層の表面の酸化膜形成が低減されているおり、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力が確保されている。
【００２４】
次に、上記の本実施形態に係る半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、不図示の電子回路などが形成された基板１０上に、例えばＣＶＤ（Chemical Vapor Deposition）法などにより酸化シリコンを堆積させ、第１絶縁膜１１を形成し、不図示の電子回路に達するコンタクトホールをパターン開口し、タングステンなどで埋め込んでコンタクトプラグ１２を不図示の電子回路に接続するように形成する。
上記の第１絶縁膜１１の上層に、例えばポリアリレンなどの有機絶縁材料を２００ｎｍの膜厚で塗布して、第２絶縁膜１３を形成する。
第２絶縁膜１３の上層に、例えばシランを原料とするプラズマＣＶＤ法などにより酸化シリコンを２００ｎｍの膜厚で堆積させ、第３絶縁膜１４を形成する。
【００２５】
次に、図２（ｂ）に示すように、フォトリソグラフィ工程により第３絶縁膜１４の上層に第１配線のパターンで開口するレジスト膜１５をパターン形成する。
得られたレジスト膜１５をマスクとしてＲＩＥ（反応性イオンエッチング）などのエッチングを行い、第３絶縁膜１４に第１配線溝ＴＲ１をパターン開口する。酸化シリコンはポリアリレンなどの有機絶縁材料に対して例えば１００以上の高い選択比でエッチング加工できる。
【００２６】
次に、図２（ｃ）に示すように、パターン加工された第３絶縁膜１４をハードマスクとして、ＲＩＥなどのエッチングを行い、第１配線溝ＴＲ１の開口パターンを第２絶縁膜１３に転写する。ポリアリレンなどの有機絶縁材料は酸化シリコンに対して例えば１００以上の高い選択比でエッチング加工できる。このエッチング処理により、レジスト膜１５は除去される。
【００２７】
次に、図３（ａ）に示すように、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金ターゲットを用いたスパッタリングなどの物理蒸着法により、第１配線溝ＴＲ１の内壁面を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金を１０ｎｍの膜厚で堆積させ、バリアメタル層１６を形成する。
【００２８】
上記のＴａ系バリアメタル材料に添加されるＣｕやＡｇは、バリアメタル層１６の電気抵抗を低下させるので、次工程においてバリアメタル層の上層にＣｕを含む金属層を電解メッキで成膜する際にバリアメタル層１６を電極として使用でき、これにより従来形成が必要なシード層の形成が不要となる。
【００２９】
Ｃｕ及び／またはＡｇのバリアメタル材料への添加量は、少なすぎると次工程においてバリアメタル層１６の上層に形成するＣｕを含む金属層１７とバリアメタル層１６との密着力低下を引き起こし、多すぎるとバリアメタル層１６自体の拡散バリアの性質を阻害してしまう。従って、Ｃｕ及び／またはＡｇは５〜１５原子％が好ましく、例えば１０原子％程度とする。
【００３０】
Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金膜の成膜条件は、例えば以下の通りである。
ＤＣパワー：６ｋＷ
プロセスガス：Ａｒ＝８ｓｃｃｍ→０ｓｃｃｍ→１２ｓｃｃｍ
圧力：０．４Ｐａ
成膜温度：１００℃
基板バイアス：３００Ｗ
【００３１】
次に、図３（ｂ）に示すように、例えばバリアメタル層１６を一方の電極とする電解メッキ処理により１０００ｎｍの膜厚でＣｕを含む金属を堆積させ、バリアメタル層１６の上層に第１配線溝ＴＲ１を埋め込んで金属層１７を形成する。
【００３２】
上記の電解メッキ処理においては、必要に応じて、電解メッキに使用する対抗電極として内側と外側に同心円状に分割された構成の電極を使用してもよい。ウェーハの内側の領域と外側に領域のメッキの進み具合を調整することができる。
例えば、下記のように、第１ステップと第２ステップ合わせて内側の領域で１１０クーロン分のメッキを行い、続けて第３ステップとして内側電極と外側電極を等しいパワー比率で用いてトータル膜厚が１０００ｎｍとなるまでメッキする。
【００３３】
電解メッキ方法（硫酸銅メッキ）
第１ステップ：１０Ａ／２秒／９０ｒｐｍ（内側電極１００％）
第２ステップ：３Ａ／３０秒／９０ｒｐｍ（内側電極１００％）
第３ステップ：１８Ａ／トータル１０００ｎｍとなるまで
（内側電極：外側電極＝５０％：５０％）
【００３４】
次に、熱処理を行ってＣｕのグレイン成長を行い、次に図３（ｃ）に示すように、例えばＣＭＰ処理により第１配線溝ＴＲ１の外部における金属層１７を除去し、さらに引き続いてＣＭＰ処理を行ってバリアメタル層１６を除去する。このとき、第３絶縁膜１４を１００ｎｍ程度薄膜化してもよい。
これにより、第１配線溝ＴＲ１内に埋め込まれた第１配線１７ａとする。
【００３５】
続いて、Ｃｕ上の酸化膜とＣＭＰ工程でＣｕ表面に形成されるＣｕの防食剤を除去する目的で、クエン酸やシュウ酸水溶液などの有機酸で洗浄した後、必要に応じて、例えば無電解メッキ処理により、第１配線１７ａの上面を被覆してＣｏＷＰなどのバリア膜を形成する。
【００３６】
次に、図４（ａ）に示すように、トリメチルシランとＮＨ３などを原料として、上層のエッチングストッパー膜として作用する窒化炭化シリコン（ＳｉＣＮ）または炭化シリコン（ＳｉＣ）または窒化シリコンを５０ｎｍの膜厚で堆積させ、第４絶縁膜１８を形成する。
次に、第４絶縁膜１８の上層に、トリメチルシランなどなどを原料としたプラズマＣＶＤ法により、炭化酸化シリコン（ＳｉＯＣ）を２００ｎｍの膜厚で堆積させ、第５絶縁膜１９を形成する。
【００３７】
次に、第５絶縁膜１９の上層に、例えばポリアリレンなどの有機絶縁材料を２００ｎｍの膜厚で塗布して、第６絶縁膜２０を形成する。
次に、第６絶縁膜２０の上層に、例えばシランを原料にしたプラズマＣＶＤ法により酸化シリコンを２００ｎｍの膜厚で堆積させ、第７絶縁膜２１を形成する。
さらに、第７絶縁膜２１の上層に、第２配線溝とコンタクトホール加工用のハードマスクとして、例えばプラズマＣＶＤにより窒化シリコン及び酸化シリコンを積層させ、第８絶縁膜２２及び第９絶縁膜２３をそれぞれ形成する。
【００３８】
次に、図４（ｂ）に示すように、フォトリソグラフィ工程により第９絶縁膜２３の上層に第２配線のパターンで開口するレジスト膜２４をパターン形成する。
得られたレジスト膜２４をマスクとしてＲＩＥなどのエッチングを行い、第９絶縁膜２３に第２配線溝ＴＲ２をパターン開口する。酸化シリコンは窒化シリコンに対して例えば１０以上の選択比でエッチング加工できる。
【００３９】
次に、アッシング処理などで上記のレジスト膜２４を除去した後、図５（ａ）に示すように、フォトリソグラフィ工程により、例えば２５〜５０ｎｍの第９絶縁膜２３の段差を被覆して、第９絶縁膜２３及び第８絶縁膜２２の上層に第２配線溝の底部から開口するコンタクトホールのパターンで開口するレジスト膜２５をパターン形成する。
得られたレジスト膜２５をマスクとしてＲＩＥなどのエッチングを行い、第８絶縁膜２２にコンタクトホールＣＨのパターンを開口し、次に第８絶縁膜２２をマスクとして第７絶縁膜２１にコンタクトホールの開口パターンを転写し、続けて第６絶縁膜２０に転写する。この第６絶縁膜２０のエッチング処理により、レジスト膜２５は除去される。
このようにして、第８絶縁膜２２、第７絶縁膜２１及び第６絶縁膜２０を貫通して、コンタクトホールＣＨをパターン開口する。ポリアリレンなどの有機絶縁材料は酸化シリコンをマスクとして例えば１００以上の高い選択比でエッチング加工できる。
【００４０】
次に、図５（ｂ）に示すように、第９絶縁膜２３をマスクとして第８絶縁膜２２をパターン加工し、第２配線溝ＴＲ２のパターンを第８絶縁膜２２に転写する。窒化シリコンは酸化シリコンをマスクとして例えば３程度の選択比でエッチング加工できる。このとき、コンタクトホールのパターンで第５絶縁膜１９の途中の深さまでエッチングされる。
【００４１】
次に、図６（ａ）に示すように、第８絶縁膜２２をマスクとして第７絶縁膜２１をパターン加工し、第２配線溝ＴＲ２のパターンを第７絶縁膜２１に転写する。この時点で第９絶縁膜２３は完全に除去され、また、第５絶縁膜１９にコンタクトホールのパターンが転写される。炭化酸化シリコンは、窒化シリコンや炭化シリコンあるいは窒化炭化シリコンに対して、１０以上の選択比でエッチング加工できる。
【００４２】
次に、図６（ｂ）に示すように、第７絶縁膜２１をマスクとして第６絶縁膜２０をパターン加工し、第２配線溝ＴＲ２のパターンを第６絶縁膜２０に転写する。
さらに、第５絶縁膜１９をマスクにして第４絶縁膜１８をパターン加工し、コンタクトホールＣＨのパターンを第４絶縁膜１８に転写する。このエッチングにおいて、第８絶縁膜２２を完全に除去する。
以上のようにして、第４絶縁膜１８及び第５絶縁膜１９にコンタクトホールを、第６絶縁膜２０及び第７絶縁膜２１に第２配線溝ＴＲ２を連通して形成することができる。
【００４３】
次に、図７（ａ）に示すように、例えばスパッタリングなどの物理蒸着法により、コンタクトホールＣＨ及び第２配線溝ＴＲ２の内壁面を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金を１０ｎｍの膜厚で堆積させ、バリアメタル層２６を形成する。Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金の成膜条件は上記と同様とする。
【００４４】
次に、図７（ｂ）に示すように、例えばバリアメタル層２６を一方の電極とする電解メッキ処理により、１０００ｎｍの膜厚で銅を堆積させ、バリアメタル層２６の上層にコンタクトホールＣＨ及び第２配線溝ＴＲ２を埋め込んでＣｕを含む金属層２７を形成する。
【００４５】
次に、熱処理を行ってＣｕのグレイン成長を行い、さらに例えばＣＭＰ処理により第２配線溝ＴＲ２の外部における金属層２７を除去し、さらに引き続いてＣＭＰ処理を行ってバリアメタル層２６を除去する。このとき、第７絶縁膜２１を薄膜化してもよい。
これにより、図１に示すように、Ｃｕを含む金属層からなり、コンタクトホールＣＨ内に埋め込まれたコンタクトプラグ２７ａと、第２配線溝ＴＲ２内に埋め込まれた第２配線２７ｂとを一体に形成することができる。
【００４６】
続いて、Ｃｕ上の酸化膜とＣＭＰ工程でＣｕ表面に形成されるＣｕの防食剤を除去する目的で、クエン酸やシュウ酸水溶液などの有機酸で洗浄した後、必要に応じて、例えば無電解メッキ処理により、第２配線２７ｂの上面を被覆してＣｏＷＰなどのバリア膜を形成する。
【００４７】
上記の本実施形態に係る半導体装置の製造方法によれば、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層を形成しており、これを用いてＣｕを堆積する電解メッキ処理を行っており、即ち、バリアメタル層を電解メッキ処理のシード層としても機能させているものであり、バリアメタル層の上層に直接電解メッキ処理でＣｕ層を堆積することで、配線パターンの微細化が進んだ場合でもリスクであるオーバーハング起因のボイドを低減することができる。また、このように形成するとバリアメタル層の表面の酸化膜形成を低減でき、さらに、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力を確保できる。
【００４８】
第２実施形態
本実施形態では、第１実施形態と同様の工程のデュアルダマシンプロセスにより、溝配線とコンタクトプラグを一体に形成するが、絶縁膜構造をより単純な構成にした形態である。
【００４９】
例えば、図８（ａ）に示すように、不図示の電子回路などが形成された基板４０上に、例えばＣＶＤ法などにより酸化シリコンを堆積させ、第１絶縁膜４１を形成し、不図示の電子回路に達するコンタクトホールをパターン開口し、タングステンなどで埋め込んでコンタクトプラグ４２を不図示の電子回路に接続するように形成する。
上記の第１絶縁膜４１の上層に、例えばポリアリレンなどの有機絶縁材料、酸化シリコン、窒化シリコンなどの絶縁材料により、第２絶縁膜４３及び第３絶縁膜４４を積層させる。
【００５０】
次に、図８（ｂ）に示すように、第２絶縁膜４３及び第３絶縁膜４４にパターンエッチング加工を行い、第２絶縁膜４３にコンタクトホールＣＨを、第３絶縁膜４４に配線溝ＴＲを連通して形成する。
【００５１】
次に、図８（ｃ）に示すように、例えばスパッタリングなどの物理蒸着法により、コンタクトホールＣＨ及び配線溝ＴＲの内壁面を被覆して、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層４５を形成する。
【００５２】
次に、図９（ａ）に示すように、例えばバリアメタル層４５を一方の電極とする電解メッキ処理によりＣｕを堆積させ、バリアメタル層４５の上層にコンタクトホールＣＨ及び配線溝ＴＲを埋め込んでＣｕを含む金属層４６を形成する。
【００５３】
次に、図９（ｂ）に示すように、例えばＣＭＰ処理により配線溝ＴＲの外部における金属層４６を除去し、さらに引き続いてＣＭＰ処理を行ってバリアメタル層４５を除去する。
これにより、Ｃｕを含む金属からなり、コンタクトホールＣＨ内に埋め込まれたコンタクトプラグ４６ａと、配線溝ＴＲ内に埋め込まれた配線４６ｂとを一体に形成することができる。
続いて、必要に応じて、無電解メッキ処理により配線４６ｂの上面を被覆してＣｏＷＰなどのバリア膜を形成する。
【００５４】
上記の本実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様に、Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金によりバリアメタル層を形成しており、これを用いてＣｕを堆積する電解メッキ処理を行っており、即ち、バリアメタル層を電解メッキ処理のシード層としても機能させているものであり、バリアメタル層の上層に直接電解メッキ処理でＣｕ層を堆積することで、配線パターンの微細化が進んだ場合でもリスクであるオーバーハング起因のボイドを低減することができる。また、このように形成するとバリアメタル層の表面の酸化膜形成を低減でき、さらに、バリアメタル層がアンカー効果を有するのでＣｕ層とバリアメタル層との十分な密着力を確保できる。
【００５５】
本発明は上記の説明に限定されない。
例えば、バリアメタル層としては、ＴａやＴａＮなどのＴａ系バリアメタル材料と、ＣｕやＡｇなどとの合金を用いることができる。この他、ＴｉやＷなどの他のバリアメタル材料とＣｕやＡｇなどとの合金を用いることができる。
層間の絶縁膜の構成は特に限定はない。
バリア膜は必要に応じて、ＣｏＷＰなどのコバルト合金膜のほか、ニッケル合金膜を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００５６】
本発明の半導体装置の製造方法は、ダマシンプロセスあるいはデュアルダマシンプロセスで銅などの溝配線を形成する半導体装置の製造方法に適用できる。
本発明の半導体装置は、銅などの溝配線を有する半導体装置に適用できる。
【図面の簡単な説明】
【００５７】
【図１】図１は本発明の第１実施形態に係る半導体装置の模式構成を示す断面図である。
【図２】図２（ａ）〜（ｃ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図３】図３（ａ）〜（ｃ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図４】図４（ａ）及び図４（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図５】図５（ａ）及び図５（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図６】図６（ａ）及び図６（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図７】図７（ａ）及び図７（ｂ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図８】図８（ａ）〜（ｃ）は本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図９】図９（ａ）及び図９（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１０】図１０（ａ）及び図１０（ｂ）は従来方法の問題点を説明する模式図である。
【符号の説明】
【００５８】
１０…半導体基板、１１…第１絶縁膜、１２…コンタクトプラグ、１３…第２絶縁膜、１４…第３絶縁膜、１５…レジスト膜、１６…バリアメタル層、１７…金属層、１７ａ…第１配線、１８…第４絶縁膜、１９…第５絶縁膜、２０…第６絶縁膜、２１…第７絶縁膜、２２…第８絶縁膜、２３…第９絶縁膜、２４…レジスト膜、２５…レジスト膜、２６…バリアメタル層、２７…金属層、２７ａ…コンタクトプラグ、２７ｂ…第２配線、４０…半導体基板、４１…第１絶縁膜、４２…コンタクトプラグ、４３…第２絶縁膜、４４…第３絶縁膜、４５…バリアメタル層、４６…金属層、４６ａ…コンタクトプラグ、４６ｂ…配線、ＴＲ１…第１配線溝、ＴＲ２…第２配線溝、ＴＲ…配線溝、ＣＨ…コンタクトホール
【特許請求の範囲】
【請求項１】
基板に配線を形成する半導体装置の製造方法であって、
前記基板にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層を形成する工程と、
前記バリアメタル層の上層に前記バリアメタル層を電極とする電解メッキによりＣｕを含む金属層を形成する工程と、
前記バリアメタル層及び前記金属層を配線パターンに加工する工程と
を有する半導体装置の製造方法。
【請求項２】
前記バリアメタル層を形成する工程において、前記Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金をターゲット材料に用いたスパッタリングにより形成する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記バリアメタル層を形成する工程の前に、前記基板に配線溝を形成する工程とさらに有し、
前記バリアメタル層を形成する工程においては、前記配線溝の内壁面を被覆して形成し、
前記金属層を形成する工程においては、前記配線溝を埋め込んで形成し、
前記バリアメタル層及び前記金属層を配線パターンに加工する工程においては、前記配線溝の外部における前記バリアメタル層及び前記金属層を除去する
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記配線溝の外部における前記バリアメタル層及び前記金属層を除去する工程において、前記金属層の上方から研磨する
請求項３に記載の半導体装置の製造方法。
【請求項５】
前記バリアメタル層を形成する工程の前に、前記基板に配線溝及びコンタクトホールを連通して形成する工程をさらに有し、
前記バリアメタル層を形成する工程においては、前記配線溝及び前記コンタクトホールの内壁面を被覆して形成し、
前記金属層を形成する工程においては、前記配線溝及び前記コンタクトホールを埋め込んで形成し、
前記バリアメタル層及び前記金属層を配線パターンに加工する工程においては、前記配線溝及び前記コンタクトホールの外部における前記バリアメタル層及び前記金属層を除去する
請求項１に記載の半導体装置の製造方法。
【請求項６】
前記配線溝及び前記コンタクトホールの外部における前記バリアメタル層及び前記金属層を除去する工程において、前記金属層の上方から研磨する
請求項５に記載の半導体装置の製造方法。
【請求項７】
基板に配線が形成された半導体装置であって、
前記配線は、
前記基板に形成されたＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層と、
前記バリアメタル層の上層に形成されたＣｕを含む金属層と
を含み、
前記バリアメタル層と前記金属層が配線パターンに加工されている
半導体装置。
【請求項８】
前記基板に配線溝が形成されており、
前記配線溝の内壁を被覆して前記バリアメタル層が形成されており、
前記バリアメタル層の上層に前記配線溝を埋め込んで前記金属層が形成されている
請求項７に記載の半導体装置。
【請求項９】
前記基板に配線溝及びコンタクトホールが連通してが形成されており、
前記配線溝及び前記コンタクトホールの内壁を被覆して前記バリアメタル層が形成されており、
前記バリアメタル層の上層に前記配線溝及び前記コンタクトホールを埋め込んで前記金属層が形成されている
請求項７に記載の半導体装置。
【請求項１】
基板に配線を形成する半導体装置の製造方法であって、
前記基板にＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層を形成する工程と、
前記バリアメタル層の上層に前記バリアメタル層を電極とする電解メッキによりＣｕを含む金属層を形成する工程と、
前記バリアメタル層及び前記金属層を配線パターンに加工する工程と
を有する半導体装置の製造方法。
【請求項２】
前記バリアメタル層を形成する工程において、前記Ｔａ系バリアメタル材料とＣｕ及び／またはＡｇの合金をターゲット材料に用いたスパッタリングにより形成する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記バリアメタル層を形成する工程の前に、前記基板に配線溝を形成する工程とさらに有し、
前記バリアメタル層を形成する工程においては、前記配線溝の内壁面を被覆して形成し、
前記金属層を形成する工程においては、前記配線溝を埋め込んで形成し、
前記バリアメタル層及び前記金属層を配線パターンに加工する工程においては、前記配線溝の外部における前記バリアメタル層及び前記金属層を除去する
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記配線溝の外部における前記バリアメタル層及び前記金属層を除去する工程において、前記金属層の上方から研磨する
請求項３に記載の半導体装置の製造方法。
【請求項５】
前記バリアメタル層を形成する工程の前に、前記基板に配線溝及びコンタクトホールを連通して形成する工程をさらに有し、
前記バリアメタル層を形成する工程においては、前記配線溝及び前記コンタクトホールの内壁面を被覆して形成し、
前記金属層を形成する工程においては、前記配線溝及び前記コンタクトホールを埋め込んで形成し、
前記バリアメタル層及び前記金属層を配線パターンに加工する工程においては、前記配線溝及び前記コンタクトホールの外部における前記バリアメタル層及び前記金属層を除去する
請求項１に記載の半導体装置の製造方法。
【請求項６】
前記配線溝及び前記コンタクトホールの外部における前記バリアメタル層及び前記金属層を除去する工程において、前記金属層の上方から研磨する
請求項５に記載の半導体装置の製造方法。
【請求項７】
基板に配線が形成された半導体装置であって、
前記配線は、
前記基板に形成されたＴａ系バリアメタル材料とＣｕ及び／またはＡｇとの合金からなるバリアメタル層と、
前記バリアメタル層の上層に形成されたＣｕを含む金属層と
を含み、
前記バリアメタル層と前記金属層が配線パターンに加工されている
半導体装置。
【請求項８】
前記基板に配線溝が形成されており、
前記配線溝の内壁を被覆して前記バリアメタル層が形成されており、
前記バリアメタル層の上層に前記配線溝を埋め込んで前記金属層が形成されている
請求項７に記載の半導体装置。
【請求項９】
前記基板に配線溝及びコンタクトホールが連通してが形成されており、
前記配線溝及び前記コンタクトホールの内壁を被覆して前記バリアメタル層が形成されており、
前記バリアメタル層の上層に前記配線溝及び前記コンタクトホールを埋め込んで前記金属層が形成されている
請求項７に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００７−２７４６０（Ｐ２００７−２７４６０Ａ）
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願番号】特願２００５−２０８２３０（Ｐ２００５−２０８２３０）
【出願日】平成１７年７月１９日（２００５．７．１９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願日】平成１７年７月１９日（２００５．７．１９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]