【課題】ターゲット等、光学的に位置検出するための大きな面積のパターン領域での表面平坦性を向上する。
【解決手段】ウェハのスクライブ領域ＳＲに形成されるターゲットＴ２領域の下層に大面積ダミーパターンＤＬを形成する。また、製品領域ＰＲおよびスクライブ領域ＳＲの素子として機能するパターン（活性領域Ｌ１，Ｌ２，Ｌ３、ゲート電極１７等）のパターン間スペースが広い領域に下層の小面積ダミーパターンと上層の小面積ダミーパターンＤｓ２を配置する。このとき、上層の小面積ダミーパターンＤｓ２は、下層の小面積ダミーパターンに対してハーフピッチシフトさせて形成する。 （もっと読む）

【課題】 配線幅が０．２μｍ以下の配線幅の配線形成工程において歩留まり低下を抑制し、エレクトロマイグレーション耐性を向上させる。
【解決手段】 シリコン基板１の上に５〜２０ｎｍの膜厚で第一チタン膜６を形成し、その上に１０〜２０ｎｍの膜厚で第一窒化チタン膜７を形成する。その上に酸化チタン膜８、アルミニウムを含む金属膜９、第二チタン膜１３および第二窒化チタン膜１４からなるキャップ膜１５、反射防止膜１６を順次積層し、リソグラフィおよびエッチングによりパターニングして配線を形成した後、この配線を３８５〜４１５℃程度の温度で熱処理する。
第一チタン膜６および第一窒化チタン膜７の膜厚を上記の範囲で形成することにより、上記熱処理工程においてアルミチタン膜の形成を抑えることができる。これにより配線形成工程の歩留まり低下を抑制し、エレクトロマイグレーション耐性を向上させることができる。 （もっと読む）

【課題】半導体チップ内の熱を半導体チップ外に確実に放出させて、信頼性が高い半導体装置を提供する。
【解決手段】半導体装置１は、内部に配線１２とダミー配線１３を有する半導体チップ１０と、内部にそれぞれ配線１２に電気的に接続された配線３３，５１とダミー配線１３に熱的に接続されたダミー配線３５，５３を有するパッケージ基板３０及び冷却基板５０と、配管５４ａが冷却基板５０に設けられ、ダミー配線５３と熱的に接続され、半導体チップ１０内の温度を制御する冷却モジュール５４とを具備している。 （もっと読む）

【課題】半導体装置における配線の幅などに応じてＣｕ合金を形成する際の添加元素の濃度を変化させた配線構造を有する半導体装置を得ること。
【解決手段】ダマシンプロセスで絶縁膜Ｉ１に配線Ｗ１を形成する際に、絶縁膜Ｉ１中の配線溝３１ａ，３１ｂ上に形成される側壁部膜厚ｔ₁と底部膜厚ｔ₂とを、同一配線層におけるどの配線溝３１ａ，３１ｂにおいてもそれぞれ同じ厚さとなるようにＣｕ合金からなるシード層３３を堆積し、その後に電解メッキ法でＣｕ金属膜３４の堆積とアニール処理を行って、各配線溝３１ａ，３１ｂに形成される配線材料層３５を形成する。これにより、その配線溝３１ａ，３１ｂの配線幅が太くなるほど添加元素の割合が少なくなる。 （もっと読む）

【課題】 銅膜を酸化させその酸化物を酸もしくはアルカリなどで除去することにより銅膜の表面をエッチングする方法において、エッチング処理を行った後の銅膜表面が荒れてしまうことが少なく、少ない工程で短時間に精度良く行うことができる半導体装置の製造方法、半導体製造装置及び半導体装置を提供する。
【解決手段】 半導体基板上の絶縁膜に形成された配線溝又はコンタクト孔に配線金属を堆積して前記配線溝又はコンタクト孔に充填する工程と、前記配線金属を研磨して前記絶縁膜を露出する工程と、前記半導体基板を洗浄する工程と、前記配線溝又はコンタクト孔に埋め込まれた前記配線金属表面をリセスエッチングする工程を有している。前記研磨工程、前記洗浄工程及び前記リセスエッチング工程の少なくとも２工程で用いる薬液の主たる成分が同一である。 （もっと読む）

【課題】 従来技術による金属ゲート電極形成ではシリコン基板が大口径化した場合、ウェハ面内、及び疎密間での寸法及び形状のばらつきが大きくなるという課題があった。
【解決手段】 本発明は、タングステンゲートエッチングにおいて、寸法のウェハ面内均一性に優れた電極形成可能とした半導体装置の製法であって、具体的には、シリコン基板１０１にゲート絶縁膜としてシリコン酸化膜１０２、高誘電体膜（Ｈｉｇｈ−ｋ膜）１０３、ゲート電極材料としてタングステン膜１０４、マスク膜としてシリコン窒化膜１０５を順に成膜する。反射防止膜１０６を塗布し公知のリソグラフィ技術によりパターンを形成し、この基板を反射防止膜１０６、シリコン窒化膜１０５を一般的な条件でエッチングした後、タングステン膜をシリコン基板の中央と外周のプラズマ密度の比を３〜４：１の条件で残膜が３〜５ｎｍになるまでエッチングを行い、最後に残りのタングステン膜をプラズマ密度の比が中央：外周＝１：１の条件でエッチングを行うこと方法である。 （もっと読む）

プラズマによりパターン形成された窒化層を形成するために窒化層をエッチングすることからなる半導体構造体を製造する方法。窒化層は半導体の基板上にあり、フォトレジスト層は窒化層上にあり、プラズマは、少なくとも圧力１０ミリトルでＣＦ₄及びＣＨＦ₃のガス混合物から形成される。 （もっと読む）

【課題】 シリサイド膜を薄くしても細線効果を抑えることが可能なシリサイド膜の形成方法を提供する。
【解決手段】 ＳＯＩ基板全面に対してアルゴンイオンを注入した後，基板を約３００℃に調整し，ロングスロー・スパッタリング法を用いてチタン膜２１（膜厚１５ｎｍ）を形成する。基板を大気に曝すことなく連続的にチタン窒化膜２３（膜厚３０ｎｍ）を形成する。窒素雰囲気中で１回目の熱処理（７５０℃）を行い，ゲート領域，ソース領域，およびドレイン領域にそれぞれ自己整合的にシリサイド膜３１，３２，３３（膜厚３０ｎｍ）を形成する。チタン窒化膜と未反応のチタン膜を除去した後，２回目の熱処理（８５０℃）を行う。高抵抗の結晶構造Ｃ４９を有するシリサイド膜３１，３２，３３は，低抵抗の結晶構造Ｃ５４を有するシリサイド膜に相転移する。 （もっと読む）

【課題】コンタクトと該コンタクトの上側の配線とのショートマージンを稼いだ半導体装置を得ること。
【解決手段】半導体基板１上に形成される所定形状の第１層配線１０を含む第１の配線層８と、該第１の配線層８上に形成される層間絶縁膜１１と、該層間絶縁膜１１上に形成され、所定形状の第２層配線１５を含む第２の配線層１３と、第１層配線１０と第２層配線１５とを電気的に接続するコンタクト１２と、を備える半導体装置において、コンタクト１２は、所定の深さから上方に行くにしたがって積層方向におけるその断面形状が小さくなるように形成される。 （もっと読む）

【課題】バリア層と配線溝や接続孔からなる凹部を埋め込む銅層との間にチタンアルミニウム合金層を形成することで、ＳＩＶ耐性の向上、界面密着性の向上等による配線信頼性の向上を可能とする。
【解決手段】絶縁膜１１に形成された凹部１２に埋め込まれた導電層１６を有する半導体装置１であって、前記導電層１６は、前記凹部１２の内面に形成されたバリア層１３と、前記バリア層１３表面に形成されたチタンアルミニウム合金層１４と、前記凹部１２を埋め込むアルミニウムが固溶された銅層１５とからなるものである。 （もっと読む）

【課題】ハードマスクの角部分を、ラウンド形状に加工するドライエッチング方法を提供する。
【解決手段】パターンニングされたホトレジスト１３によりシリコン窒化膜１２のマスクを形成した後、ホトレジスト１３をドライエッチングにより縮小させ、露出したシリコン窒化膜マスク１２の角部分をエッチングすることで、シリコン窒化膜マスク１２の角部分にラウンド形状を有する溝加工処理が可能となる半導体装置の製造方法。 （もっと読む）

【課題】 信頼性の向上を図ることにある。
【解決手段】 強誘電体メモリの製造方法は、（ａ）基体１０の上方に形成された絶縁層２０に、第１及び第２のコンタクトホール２２，２４を形成すること、（ｂ）第１及び第２のコンタクトホール２２，２４のそれぞれの内部に、絶縁層２０の上面よりも低い上面を有するプラグ４２，４４を形成すること、（ｃ）第１及び第２のコンタクトホール２２，２４のそれぞれのプラグ４２，４４の上方を含む領域に、バリア層５１を形成すること、（ｄ）下部電極８２、強誘電体層８４及び上部電極８６を順に積層して積層体８１を形成すること、（ｅ）積層体８１をエッチングすることによって、第１のコンタクトホール２２のプラグ４２の上方を含む領域に、強誘電体キャパシタ８０を形成すること、（ｆ）第２のコンタクトホール２４のプラグ４４の上方を含む領域に、被覆層９０を形成すること、（ｇ）酸素雰囲気下においてアニール処理を行うこと、を含む。 （もっと読む）

【課題】 絶縁膜に形成された凹部に埋め込んだ銅配線の表面をパラジウム置換めっきするにあたり、銅配線の表面がエッチングされることを抑え、良好な電気特性を長期に亘り維持可能な半導体装置を製造すること。
【解決手段】 絶縁膜例えばＳｉＯＣ膜２１をエッチングすることにより形成した凹部２００に銅を埋め込んで銅配線２５を形成した後、カルボキシル基を有する有機酸溶液にパラジウムを溶かしてなる置換めっき液を用いて前記凹部２００に埋め込まれた銅配線２５の表面をパラジウム置換めっきする。そしてパラジウム膜２６が形成された銅配線２５の表面に無電解めっき液を用いて密着層２７を形成する構成とする。この場合、有機酸を選択したことにより、パラジウム置換めっき時に銅配線２５がエッチングさせることを抑えることができる。 （もっと読む）

【課題】 化学的機械的研磨プロセスで研磨した後でほぼ擦り傷なしの表面が得られるような、その最上部表面の硬度が改善された軟金属導体を提供する。
【解決手段】 その後の化学的機械的研磨ステップで研磨後にほぼ擦り傷なしの表面が得られるように、十分大きい粒子サイズを有する粒子から構成される最上部層を有する、半導体素子に使用するための軟金属導体７８である。導電性軟金属構造の最上部層に軟金属構造の厚さの約２０％以上の粒子サイズを有する金属粒子を付着する。 （もっと読む）

集積回路中のデュアルダマシン（ｄｕａｌ ｄａｍａｓｃｅｎｅ）構造、特に多孔質材料中に形成された開口部のコンフォーマリティの裏張り（ｌｉｎｉｎｇ）のための方法及び構造が提供される。トレンチ（ｔｒｅｎｃｈ）及びコンタクトビア（ｃｏｎｔａｃｔ ｖｉａ）が絶縁層中に形成される。これらのトレンチ及びビアの側壁上のポアがブロックされ、次いでこの構造は、所望のライニング材料の単層を形成するために交互に化学物質に曝される。例示的なプロセスフローにおいて、シーリング層の化学または物理気相成長法（ｃｈｅｍｉｃａｌ ｏｒ ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）（ＣＶＤまたはＰＶＤ）により、不完全なコンフォーマリティに起因してポアをブロックする。交互のプロセスも、自己飽和（ｓｅｌｆ−ｓａｔｕｒａｔｉｎｇ）、自己制御（ｓｅｌｆ−ｌｉｍｉｔｉｎｇ）原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）（ＡＬＤ）プロセスと比較して減少されたコンフォーマリティを達成するようなパルス間隔及びパルス幅の選択によって構成され得る。なお別の構成において、異方性多孔質構造を有する層が、上部表面を選択的に溶融することによってシールされ得る。次いで、自己制御、自己飽和原子層堆積（ＡＬＤ）反応により、有意にポアを充填することなくブロッキングが行われる。
（もっと読む）

【課題】 ＦｅＲＡＭ用途において、ハードマスクと下層とに対して選択性が高いイリジウムエッチングプロセスを提供する。
【解決手段】
強誘電体デバイスにおける使用のためのイリジウム層をエッチングする方法（１０）は、基板を用意すること（１２）と、基板の上にバリア層を堆積すること（１４）と、バリア層の上にイリジウム層を堆積すること（１６）と、イリジウム層の上にハードマスク層を堆積すること（１８）と、ハードマスク層の上にフォトレジスト層を堆積し、パターニングし、現像すること（２０）と、ハードマスク層をエッチングすること（２２）と、高密度プラズマ反応炉においてアルゴン、酸素、および塩素成分を用いてイリジウム層をエッチングすること（２４）と、強誘電体デバイスを完成させること（２６）とを包含する。 （もっと読む）

集積回路内の金属（３０４）の相互接続の製造工程および品質を改善するために、ガスクラスタ・イオンビーム（ＧＣＩＢ）（１２８）によって集積回路相互接続構造の溝やビア内の材料を取り除いたり再配分したりする方法が開示されている。この工程では、構造の入口の領域での不要な「ネックイン」を広げ、構造の頚部または底部等のより厚い領域から側壁に、バリア金属（３０８）を再堆積させたり、スパッタリングによって構造の底部の余分で不要な材料の一部を取り除く。ＧＣＩＢ処理は、バリア金属堆積後で銅シード層（３１０）／銅（３１２）電気メッキ前に適用することも、銅シード層（３１０）の形成後で電気メッキ前に適用することもできる。この方法は、既知の相互接続堆積技術の有用性を、次世代以降の集積回路まで拡張できる。
（もっと読む）

【目的】 点欠陥の集合によるボイドがＣｕ配線内に形成しないようにすることを目的とする。
【構成】 基体上に絶縁膜を形成する絶縁膜形成工程（Ｓ１０２〜Ｓ１１０）と、前記絶縁膜に開口部を形成する開口部形成工程（Ｓ１１２）と、前記絶縁膜表面と前記開口部とにシード膜を形成するシード膜形成工程（Ｓ１１６）と、前記シード膜を電極として第１の電流密度となる電流を流し、前記開口部に導電性材料をめっき法により堆積させる第１のめっき工程（Ｓ１１８）と、前記第１のめっき工程後、前記第１の電流密度より小さい第２の電流密度となる電流を流し、前記絶縁膜表面上に前記導電性材料をめっき法により堆積させる第２のめっき工程（Ｓ１２０）と、前記第２のめっき工程後、前記導電性材料が堆積した基体をアニール処理するアニール工程（Ｓ１２４）と、を備えたことを特徴とする。 （もっと読む）

ボンディングパッド（２００）は第１ワイヤボンディング領域（２０２）と、第２ワイヤボンディング領域（２０４）と、を含む。一実施形態では、第１ワイヤボンディング領域（２０２）がパッシベーション（１８）を覆って延びる。別の実施形態では、ボンディングパッドはプローブ領域、第１ワイヤボンディング領域、及び第２ワイヤボンディング領域を有する。一実施形態では、プローブ領域及びワイヤボンディング領域がパッシベーション（１８）を覆って延びる。ボンディングパッドはどのような数のワイヤボンディング領域及びプローブ領域も有することができ、かつこれらの領域をどのような構成として有することもできる。ボンディングパッドが複数のワイヤボンディング領域を含むことができるので、マルチチップパッケージにおける場合のように単一のボンディングパッドへの複数のワイヤ接続を行なうことができる。ボンディングパッドがパッシベーションを覆って延びる形でパッドを設けることができるので、集積回路チップ面積を小さくすることもできる。
（もっと読む）

とりわけ、絶縁層（１６）内において相互接続（１４）へのコンタクトホール（１８）が生成される方法が示される。バリア層（２０）が次いで提供される。その後、フォトレジスト層（３０）が提供され、照射され、かつ、現像される。次いで、ガルバニック法を用いて、銅コンタクト（３２）がコンタクトホール（１８）において生成される。バリア層（２０）またはさらなる境界電極層（２２）のどちらか一方が、ガルバニック処理において境界電極としての役目をする。重大な金属汚染は、製造中、この方法によって抑制される。
（もっと読む）