半導体装置および半導体装置の製造方法
【課題】バリア層と配線溝や接続孔からなる凹部を埋め込む銅層との間にチタンアルミニウム合金層を形成することで、ＳＩＶ耐性の向上、界面密着性の向上等による配線信頼性の向上を可能とする。
【解決手段】絶縁膜１１に形成された凹部１２に埋め込まれた導電層１６を有する半導体装置１であって、前記導電層１６は、前記凹部１２の内面に形成されたバリア層１３と、前記バリア層１３表面に形成されたチタンアルミニウム合金層１４と、前記凹部１２を埋め込むアルミニウムが固溶された銅層１５とからなるものである。
【解決手段】絶縁膜１１に形成された凹部１２に埋め込まれた導電層１６を有する半導体装置１であって、前記導電層１６は、前記凹部１２の内面に形成されたバリア層１３と、前記バリア層１３表面に形成されたチタンアルミニウム合金層１４と、前記凹部１２を埋め込むアルミニウムが固溶された銅層１５とからなるものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細な溝配線およびコンタクトの形成が容易な半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体基板上に配線回路を形成するための金属材料として、従来アルミニウムもしくはアルミニウム合金が用いられてきたが、近年、銅を用いる方向に転換しつつある。この理由としては、銅の電気抵抗率が１.７２μΩｃｍとアルミニウムの電気抵抗率に比べ約４０％低いこと、エレクトロマイグレ−ション耐性がアルミニウムに比べて遥かに高いこと、さらに、アルミニウムの場合よりも多層溝配線プロセス（例えばデュアルダマシンプロセス）を採用しやすいので複雑で微細な多層配線構造が相対的に安価に加工できること、等がある。上記デュアルダマシン法によって銅を埋めこむ方法としては、スパッタリングによりめっきシード層となる銅もしくは銅合金を形成し、鍍金法により銅を埋め込むのが代表的である。シ−ド層の主たる目的はシ−ド層の表面を電気的カソ−ドとして液中金属イオンを還元し金属固体として析出するのに十分な電流を供給することにある。
【０００３】
半導体デバイスの微細化による配線の微細化に伴い、埋め込むべき配線の溝（トレンチ）やコンタクト、接続孔（ビアホ−ル）のアスペクト比が高くなるに従い、従来のスパッタリング法による凹部（トレンチ、ホ−ル）における連続した十分な下地シ−ド層の形成が困難になってきている。現状、このような凹部における膜の被覆性（カバレッジ）確保のために、従来のスパッタリング法と比較して、指向性を向上させた遠距離スパッタ法、コリメ−ションスパッタ法、イオン化スパッタ法などが開発され広く普及している。
【０００４】
一方、銅配線の信頼性を向上させるために、銅中に微量の不純物（Ａｌ、Ａｇ、Ｚｒ、Ｍｇ、Ｂなど）を添加することが検討されている（例えば、特許文献１、２、３参照。）。
【０００５】
しかしながら、今後の更なる半導体の微細化、６５ｎｍ、４５ｎｍ、および４５ｎｍ以下のデバイスル−ルにおいては、上記に挙げた指向性スパッタリング法によっても凹部において十分なシ−ド層のカバレッジが得られず、次工程のめっきにおける埋め込みが未達成となる。また、十分なカバリッジを得ようとすると、凹部の開口部をシード層によって狭められ、もしくは塞がれ、めっきによって凹部を埋め込むことが困難になる。また、信頼性向上を目的としてＣｕ配線に不純物を添加する方法としては、不純物を添加したＣｕ合金スパッタタ−ゲットを用意し、スパッタにより成膜したＣｕシ−ド層中に不純物を添加するのが最も容易であり一般的であるが、今後、従来のスパッタリングによるシ−ド形成が困難であれば、Ｃｕへの不純物添加の方法も他の方法を考えざるを得なくなる。
【０００６】
【特許文献１】特開平１１−５４４５８号公報
【特許文献２】特開平１１−１０２９０９号公報
【特許文献３】特開２０００−２５２２７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、６５ｎｍ、４５ｎｍ、および４５ｎｍ以下のデバイスル−ルの凹部（例えば、溝配線や接続孔）に対して十分なカバリッジが得られるシード層を形成することが困難な点であり、また、銅配線の信頼性の向上を目的とした銅シード層中に不純物を添加することも従来の成膜方法では困難になるという点である。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、絶縁膜に形成された凹部に埋め込まれた導電層を有する半導体装置であって、前記導電層は、前記凹部の内面に形成されたバリア層と、前記バリア層表面に形成されたチタンアルミニウム合金層と、前記凹部を埋め込むものでアルミニウムが固溶された銅層とからなることを最も主要な特徴とする。
【０００９】
本発明の半導体装置の製造方法は、絶縁膜に形成された凹部に導電層を埋め込む工程を有する半導体装置の製造方法であって、前記導電層を形成する工程は、前記凹部の内面にバリア層を形成する工程と、前記バリア層表面にアルミニウムからなるめっきシード層を形成する工程と、前記凹部を銅で埋め込む工程と、前記絶縁膜上の余剰な銅、アルミニウムおよびバリア層を除去する工程とを備えたことを最も主要な特徴とする。
【００１０】
本発明の半導体装置の製造方法は、絶縁膜に形成された凹部に導電層を埋め込む工程を有する半導体装置の製造方法であって、前記導電層を形成する工程は、前記凹部の内面にバリア層を形成する工程と、前記バリア層表面にチタン層を形成する工程と、前記チタン層表面にアルミニウムからなるめっきシード層を形成する工程と、前記凹部を銅で埋め込む工程と、前記絶縁膜上の余剰な銅、アルミニウムおよびバリア層を除去する工程とを備えたことを最も主要な特徴とする。
【発明の効果】
【００１１】
本発明の半導体装置は、バリア層と銅層との間にチタンアルミニウム合金層を形成したため、銅層とバリア層との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced Voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【００１２】
本発明の半導体装置の製造方法は、バリア層表面にアルミニウムを用いてめっきシード層を形成するため、成膜方法にＣＶＤ法やＡＬＤ法を採用することができる。このため、めっきシード層を凹部の内面に対してカバリッジの良くコンフォーマルに成膜することができるので、その後の凹部への銅の埋め込み時にボイドの発生による埋め込み不良等を防止できるという利点がある。さらに、バリア層と銅層との間にめっきシード層のアルミニウムとバリア層とのアルミニウム合金層が形成されるため、銅とバリア層との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【００１３】
本発明の半導体装置の製造方法は、バリア層表面にアルミニウムを用いてめっきシード層を形成するため、成膜方法にＣＶＤ法やＡＬＤ法を採用することができる。このため、めっきシード層を凹部の内面に対してカバリッジの良くコンフォーマルに成膜することができるので、その後の凹部への銅の埋め込み時にボイドの発生による埋め込み不良等を防止できるという利点がある。また、アルミニウムからなるめっきシード層を形成する前に下地となるチタン層を形成したため、チタン層によってアルミニウムの銅中への拡散を制御して、銅中に過剰なアルミニウムが拡散しないようにすることができるので、銅の電気抵抗の上昇を抑制できるという利点がある。さらに、バリア層と銅層との間にチタンアルミニウム合金層が形成されるため、銅とバリア層との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【発明を実施するための最良の形態】
【００１４】
ＳＩＶ耐性の向上、界面密着性の向上等による信頼性の向上という目的を、めっきシード層にアルミニウムを用いることで、さらにバリア層とめっきシード層との間にチタン層を設けることで、特殊なプロセスを用いることをせずに実現した。
【実施例１】
【００１５】
本発明の半導体装置に係る第１実施例を、図１の概略構成断面図によって説明する。
【００１６】
図１に示すように、図示はしない基板（例えば半導体基板、絶縁基板等）上に、例えば半導体素子、配線等が形成され、それらを覆う絶縁膜１１が形成されている。この絶縁膜１１には凹部（例えば配線溝もしくは接続孔）１２が形成されている。この凹部１２は図示はしないが、いわゆるデュアルダマシン法により形成される配線溝とこの配線溝に形成された接続孔であってもよい。上記凹部１２の内面にはバリア層１３が形成されている。このバリア層１３は、例えば、タンタル、タングステン、窒化タンタル、窒化タングステン、窒化珪化タングステンもしくは窒化チタンからなる。または上記２種以上の膜を組み合わせた積層膜としても良い。
【００１７】
上記バリア層１３の表面には、チタンアルミニウム合金層１４が形成されている。さらに、上記凹部１２を埋め込むように銅層１５が形成されている。このように、凹部１２内部には、バリア層１３、チタンアルミニウム合金層１４を介した銅層１５からなる導電層１６が形成されている。さらに、銅層１５表面に銅の酸化を防止するとともに銅の拡散を防止する保護膜（図示せず）が形成されていてもよい。
【００１８】
上記半導体装置１は、バリア層１３と銅１５との間にチタンアルミニウム合金層１４を形成したため、銅１５とバリア層１３との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【実施例２】
【００１９】
次に、本発明の半導体装置の製造方法に係る第１実施例を、図２〜図３の製造工程断面図によって説明する。
【００２０】
図２（１）に示すように、図示はしない基板（例えば半導体基板、絶縁基板等）上に、例えば半導体素子、配線等が形成され、それらを覆う第１絶縁膜２１が形成されている。第１絶縁膜２１には配線溝２２内にバリア層２３を介して第１配線２４が形成されている。この第１絶縁膜２１上には上記溝配線２４を被覆するように保護層２５が形成されている。この保護層２５は例えば窒化シリコンで形成されている。
【００２１】
上記構成の下地上に、すなわち上記保護層２５上に第２絶縁膜３１を形成する。この第２絶縁膜３１は、例えば、酸化シリコンで、０．３μｍの厚さに形成される。次いで、通常のリソグラフィー技術とエッチング技術等によって、上記第２絶縁膜３１に凹部（例えば配線溝および接続孔）３２を形成する。この凹部３２の接続孔の部分は、上記保護層２５を貫通して第１配線２４に達するように形成される。
【００２２】
次に、図２（２）に示すように、凹部３２の内面を被覆するように、第２絶縁膜３１表面にバリア層３３を形成する。このバリア層３３は、例えばＰＶＤ（Physical Vapor Deposition）法によって、厚さ５ｎｍ〜１５ｎｍ程度の銅の拡散を防止する材料層で形成する。例えば、その材料層としては、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化珪化チタン（ＴｉＳｉＮ）、窒化チタン（ＴｉＮ）などを用いることができる。または上記２種以上の膜を組み合わせた積層膜としても良い。例えば、凹部３２の内面側より、窒化チタン層とチタン層とを順に積層したもの、チタン層と窒化チタン層とチタン層とを順に積層したもの、タンタル層とチタン層とを順に積層したもの、窒化タンタル層とチタン層とを順に積層したもの、窒化タンタル層とタンタル層とチタン層とを順に積層したもの、窒化タングステン層とチタン層とを順に積層したもの、窒化珪化タングステン層とチタン層とを順に積層したもの等が挙げられる。このバリア層３３の成膜方法は、ＰＶＤ法の他に、化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の使用も可能である。
【００２３】
次に、図２（３）に示すように、上記バリア層３３を成膜後、大気開放することなく、Ｉｎ−ｓｉｔｕで、アルミニウムからなるめっきシード層３４を形成する。このアルミニウムからなるめっきシード層３４は、例えば化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の高カバリッジでコンフォーマルに成膜が可能な成膜方法により行うことが好ましい。このバリア層３３は、例えば５ｎｍ以上でかつ凹部３２を埋め込まない膜厚に形成される。
【００２４】
上記めっきシード層３４を化学的気相成長法で行う場合には、反応ガスに、ＭＰＡ（メチルピロリダインアラン）を使用する。もしくは、反応ガスとして、ＤＭＡＨ（ジメチルアルミニウムハイドライド）、ＴＭＡ（トリメチルアルミニウム）、ＤＭＥＡＡ（ジメチルエチルアミンアラン）等を使用することも可能である。そして、成膜条件は、例えば、成膜雰囲気の圧力を３０Ｐａ、基板温度を９０℃〜１２０℃に設定し、例えば５ｎｍ以上でかつ凹部３２を埋め込まない膜厚に形成される。
【００２５】
次に、図２（４）に示すように、電解メッキ法により、上記凹部３２を埋め込むように上記めっきシード層３４の全面に銅層３５を形成する。この銅層３５は、例えば０．８μｍの厚さに堆積されて形成される。
【００２６】
次に、図３（５）に示すように、上記銅層３５を成膜した後、熱処理を行う。この熱処理は、例えば、３５０℃〜４００℃の温度で６０分程度実施する。この熱処理によって、めっきシード層３４〔前記図２（４）参照〕のアルミニウムの一部は銅層３５中に固溶する。また、めっきシード層３４〔前記図２（４）参照〕のアルミニウムとバリア層３３の一部とで合金層３６が形成され、またその合金層３６と銅層３５との界面では銅とアルミニウムとバリア層の構成元素との３元の合金層（図示せず）が形成される。これらの合金層の形成によって、銅層３５とバリア層３３との界面における密着性が向上される。
【００２７】
次に、図３（６）に示すように、第２絶縁膜３１上の余剰な銅層３５、合金層３６、バリア層３３等〔前記図３（５）参照〕を化学的機械研磨（ＣＭＰ）によって除去する。この結果、凹部３２内部のみに、バリア層３３、合金層３６を介してアルミニウムが固溶された銅層３５からなる溝配線構造の第２配線３７が形成される。したがって、第２絶縁膜３１表面は平坦化される。次いで、図示はしないが、第２絶縁膜３１上に上記第２配線３７を被覆する保護層３８を形成する。この保護層３８は、上記保護層２５と同様に、一例として窒化シリコン層を用いることができる。さらに、配線層の多層化を行う場合には、上記図３によって説明した工程を繰り返し行えばよい。
【００２８】
本発明の半導体装置の製造方法は、ＣＶＤ法、ＡＬＤ法等の成膜方法によって、バリア層３３表面にアルミニウムを用いてめっきシード層３４を形成したため、めっきシード層３４を凹部の内面に対してカバリッジの良くコンフォーマルに成膜することができるので、その後の凹部への銅の埋め込み時にボイドの発生による埋め込み不良等を防止できるという利点がある。さらに、バリア層３３と銅層３５との間に合金層３６が形成されるため、銅層３５とバリア層３３との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【実施例３】
【００２９】
次に、本発明の半導体装置の製造方法に係る第２実施例を、図４〜図５の製造工程断面図によって説明する。
【００３０】
図４（１）に示すように、図示はしない基板（例えば半導体基板、絶縁基板等）上に、例えば半導体素子、配線等が形成され、それらを覆う第１絶縁膜２１が形成されている。第１絶縁膜２１には配線溝２２内にバリア層２３を介して第１配線２４が形成されている。この第１絶縁膜２１上には上記第１配線２４を被覆するように保護層２５が形成されている。この保護層２５は例えば窒化シリコン層で形成されている。
【００３１】
上記構成の下地上に、すなわち上記保護層２５上に第２絶縁膜４１を形成する。この第２絶縁膜４１は、例えば、酸化シリコンで、０．３μｍの厚さに形成される。次いで、通常のリソグラフィー技術とエッチング技術等によって、上記第２絶縁膜４１に凹部（例えば配線溝および接続孔）４２を形成する。この凹部４２の接続孔の部分は、上記保護層２５を貫通して第１配線２４に達するように形成される。
【００３２】
次に、図４（２）に示すように、凹部４２の内面を被覆するように、バリア層４３を形成する。このバリア層４３は、例えばＰＶＤ（Physical Vapor Deposition）法によって、厚さ５ｎｍ〜１５ｎｍ程度の銅の拡散を防止する材料層で形成する。例えば、その材料層としては、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化珪化チタン（ＴｉＳｉＮ）、窒化チタン（ＴｉＮ）などを用いることができる。または上記２種以上の膜を組み合わせた積層膜としても良い。例えば、凹部３２の内面側より、窒化チタン層とチタン層とを順に積層したもの、チタン層と窒化チタン層とチタン層とを順に積層したもの、タンタル層とチタン層とを順に積層したもの、窒化タンタル層とチタン層とを順に積層したもの、窒化タンタル層とタンタル層とチタン層とを順に積層したもの、窒化タングステン層とチタン層とを順に積層したもの、窒化珪化タングステン層とチタン層とを順に積層したもの等が挙げられる。このバリア層４３の成膜方法は、ＰＶＤ法の他に、化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の使用も可能である。
【００３３】
次に、図４（３）に示すように、上記バリア層４３を成膜後、大気開放することなく、Ｉｎ−ｓｉｔｕで、上記バリア層４３表面にチタン層４４を形成する。このチタン層４４は、例えば化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の高カバリッジでコンフォーマルに成膜が可能な成膜方法により行うことが好ましい。このチタン層４４は、例えば３ｎｍ〜１０ｎｍ程度の膜厚で形成される。後の熱処理によって上記チタン層４４は上層のアルミニウムと合金を形成する。チタン層４４の膜厚により、銅へ固溶（拡散）するアルミニウムの量を制御することが可能である。銅中のアルミニウム固溶量により銅アルミニウム合金の比抵抗は上昇し、その結果、配線抵抗を上昇させることになるので、銅への過剰なアルミニウムの固溶は好ましくない。そこで、上記説明したようにチタン層にアルミニウムを吸収させることでアルミニウムの銅への固溶を制御している。
【００３４】
次に、図４（４）に示すように、上記チタン層４４を成膜後、大気開放することなく、Ｉｎ−ｓｉｔｕで、上記チタン層４４表面にアルミニウムからなるめっきシード層４５を形成する。このアルミニウムからなるめっきシード層４５は、例えば化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の高カバリッジでコンフォーマルに成膜が可能な成膜方法により行うことが好ましい。このアルミニウム層は、上記チタン層４４を下地とすることで、滑らかな連続膜として、例えば２０ｎｍ〜３０ｎｍ程度の膜厚で形成される。
【００３５】
上記アルミニウムの成膜を化学的気相成長法で行う場合には、反応ガスに、ＭＰＡ（メチルピロリダインアラン）を使用する。もしくは、反応ガスとして、ＤＭＡＨ（ジメチルアルミニウムハイドライド）、ＴＭＡ（トリメチルアルミニウム）、ＤＭＥＡＡ（ジメチルエチルアミンアラン）等を使用することも可能である。そして、成膜条件は、例えば、成膜雰囲気の圧力を３０Ｐａ、基板温度を９０℃〜１２０℃に設定し、例えば５ｎｍ以上でかつ凹部３２を埋め込まない膜厚に形成される。
【００３６】
次に、図５（５）に示すように、電解メッキ法により、上記凹部４２を埋め込むように上記めっきシード層４５の全面に銅層４６を形成する。この銅層４６は、例えば、厚さ０．８μｍに堆積されて形成される。
【００３７】
次に、図５（６）に示すように、上記銅層４６を成膜した後、熱処理を行う。この熱処理は、例えば、３５０℃〜４００℃の温度で６０分程度実施する。この熱処理によって、めっきシード層４５の一部のアルミニウムとチタン層４４〔前記図４（４）参照〕とが合金化され、アルミニウムチタン合金層４７を形成する。まためっきシード層４５の一部のアルミニウムは銅層４６中に固溶する。また、上記合金層４７と銅層４６との界面では銅とアルミニウムとチタンとの３元の合金層（図示せず）が形成される。これらの合金層の形成によって、銅層４６とバリア層４３との界面における密着性が向上される。
【００３８】
次に、図５（７）に示すように、第２絶縁膜４１上の余剰な銅層４６、合金層４７、バリア層４３等を化学的機械研磨（ＣＭＰ）によって除去する。この結果、凹部４２内部のみに、バリア層４３、合金層４７等〔前記図５（６）参照〕を介してアルミニウムが固溶された銅層４６からなる溝配線構造の第２配線４８が形成される。したがって、第２絶縁膜４１表面は平坦化される。次いで、図示はしないが、第２絶縁膜４１上に上記第２配線４８を被覆する保護層４９を形成する。この保護層４９は、上記保護層４９と同様に、一例として窒化シリコンを用いることができる。さらに、配線層の多層化を行う場合には、上記図５によって説明した工程を繰り返し行えばよい。
【００３９】
本発明の半導体装置の製造方法は、ＣＶＤ法、ＡＬＤ法等の成膜方法によって、チタン層４４表面にアルミニウムを用いてめっきシード層４５を形成したため、めっきシード層４５を凹部の内面に対して、特に、カバリッジが良くコンフォーマルに成膜することができるので、その後の凹部への銅の埋め込み時にボイドの発生による埋め込み不良等を防止できるという利点がある。さらに、アルミニウムからなるめっきシード層４５を形成する前に下地となるチタン層４４を形成したため、チタン層４４によってアルミニウムの銅層４６中への拡散を制御して、銅層４６中に過剰なアルミニウムが拡散しないようにすることができるので、銅層４６の電気抵抗の上昇を抑制できるという利点がある。さらに、バリア層４３と銅層４６との間にアルミニウムチタン合金層４７が形成されるため、銅層４６とバリア層４３との界面密着性を向上させることができるので、ＳＩＶ（Stress Induce void）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。また、チタン層４４の膜厚を調整することにより、チタンとアルミニウムとの反応（例えば、Ｔｉ＋３Ａｌ→ＴｉＡｌ3）に消費されるアルミニウムの割合を制御して、銅層４６中に固溶するアルミニウム量を調整することによって、銅層４６の電気抵抗の上昇を抑制できるという利点がある。これによって、信号の高速伝送が可能な微細配線を形成することが可能になる。
【００４０】
また、上記各製造方法では、めっきシード層４４のアルミニウムの成膜にＣＶＤ法、ＡＬＤ法を用いることが可能であるため、更なる微細配線構造（６５ｎｍプロセス、４５ｎｍプロセスもしくはそれ以下のプロセス）であっても、アルミニウムのめっきシード層４４の形成が可能になるという利点がある。
【産業上の利用可能性】
【００４１】
本発明の半導体装置および半導体装置の製造方法は、溝配線、接続孔に形成されるプラグ等を用いる各種半導体装置の配線、特に多層配線という用途に適用できる。
【図面の簡単な説明】
【００４２】
【図１】本発明の半導体装置に係る第１実施例を示した概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る第１実施例を示した製造工程断面図である。
【図３】本発明の半導体装置の製造方法に係る第１実施例を示した製造工程断面図である。
【図４】本発明の半導体装置の製造方法に係る第２実施例を示した製造工程断面図である。
【図５】本発明の半導体装置の製造方法に係る第２実施例を示した製造工程断面図である。
【符号の説明】
【００４３】
１…半導体装置、１１…絶縁膜、１２…凹部、１３…バリア層、１４…チタンアルミニウム合金層、１５…銅層、１６…導電層
【技術分野】
【０００１】
本発明は、微細な溝配線およびコンタクトの形成が容易な半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体基板上に配線回路を形成するための金属材料として、従来アルミニウムもしくはアルミニウム合金が用いられてきたが、近年、銅を用いる方向に転換しつつある。この理由としては、銅の電気抵抗率が１.７２μΩｃｍとアルミニウムの電気抵抗率に比べ約４０％低いこと、エレクトロマイグレ−ション耐性がアルミニウムに比べて遥かに高いこと、さらに、アルミニウムの場合よりも多層溝配線プロセス（例えばデュアルダマシンプロセス）を採用しやすいので複雑で微細な多層配線構造が相対的に安価に加工できること、等がある。上記デュアルダマシン法によって銅を埋めこむ方法としては、スパッタリングによりめっきシード層となる銅もしくは銅合金を形成し、鍍金法により銅を埋め込むのが代表的である。シ−ド層の主たる目的はシ−ド層の表面を電気的カソ−ドとして液中金属イオンを還元し金属固体として析出するのに十分な電流を供給することにある。
【０００３】
半導体デバイスの微細化による配線の微細化に伴い、埋め込むべき配線の溝（トレンチ）やコンタクト、接続孔（ビアホ−ル）のアスペクト比が高くなるに従い、従来のスパッタリング法による凹部（トレンチ、ホ−ル）における連続した十分な下地シ−ド層の形成が困難になってきている。現状、このような凹部における膜の被覆性（カバレッジ）確保のために、従来のスパッタリング法と比較して、指向性を向上させた遠距離スパッタ法、コリメ−ションスパッタ法、イオン化スパッタ法などが開発され広く普及している。
【０００４】
一方、銅配線の信頼性を向上させるために、銅中に微量の不純物（Ａｌ、Ａｇ、Ｚｒ、Ｍｇ、Ｂなど）を添加することが検討されている（例えば、特許文献１、２、３参照。）。
【０００５】
しかしながら、今後の更なる半導体の微細化、６５ｎｍ、４５ｎｍ、および４５ｎｍ以下のデバイスル−ルにおいては、上記に挙げた指向性スパッタリング法によっても凹部において十分なシ−ド層のカバレッジが得られず、次工程のめっきにおける埋め込みが未達成となる。また、十分なカバリッジを得ようとすると、凹部の開口部をシード層によって狭められ、もしくは塞がれ、めっきによって凹部を埋め込むことが困難になる。また、信頼性向上を目的としてＣｕ配線に不純物を添加する方法としては、不純物を添加したＣｕ合金スパッタタ−ゲットを用意し、スパッタにより成膜したＣｕシ−ド層中に不純物を添加するのが最も容易であり一般的であるが、今後、従来のスパッタリングによるシ−ド形成が困難であれば、Ｃｕへの不純物添加の方法も他の方法を考えざるを得なくなる。
【０００６】
【特許文献１】特開平１１−５４４５８号公報
【特許文献２】特開平１１−１０２９０９号公報
【特許文献３】特開２０００−２５２２７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、６５ｎｍ、４５ｎｍ、および４５ｎｍ以下のデバイスル−ルの凹部（例えば、溝配線や接続孔）に対して十分なカバリッジが得られるシード層を形成することが困難な点であり、また、銅配線の信頼性の向上を目的とした銅シード層中に不純物を添加することも従来の成膜方法では困難になるという点である。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、絶縁膜に形成された凹部に埋め込まれた導電層を有する半導体装置であって、前記導電層は、前記凹部の内面に形成されたバリア層と、前記バリア層表面に形成されたチタンアルミニウム合金層と、前記凹部を埋め込むものでアルミニウムが固溶された銅層とからなることを最も主要な特徴とする。
【０００９】
本発明の半導体装置の製造方法は、絶縁膜に形成された凹部に導電層を埋め込む工程を有する半導体装置の製造方法であって、前記導電層を形成する工程は、前記凹部の内面にバリア層を形成する工程と、前記バリア層表面にアルミニウムからなるめっきシード層を形成する工程と、前記凹部を銅で埋め込む工程と、前記絶縁膜上の余剰な銅、アルミニウムおよびバリア層を除去する工程とを備えたことを最も主要な特徴とする。
【００１０】
本発明の半導体装置の製造方法は、絶縁膜に形成された凹部に導電層を埋め込む工程を有する半導体装置の製造方法であって、前記導電層を形成する工程は、前記凹部の内面にバリア層を形成する工程と、前記バリア層表面にチタン層を形成する工程と、前記チタン層表面にアルミニウムからなるめっきシード層を形成する工程と、前記凹部を銅で埋め込む工程と、前記絶縁膜上の余剰な銅、アルミニウムおよびバリア層を除去する工程とを備えたことを最も主要な特徴とする。
【発明の効果】
【００１１】
本発明の半導体装置は、バリア層と銅層との間にチタンアルミニウム合金層を形成したため、銅層とバリア層との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced Voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【００１２】
本発明の半導体装置の製造方法は、バリア層表面にアルミニウムを用いてめっきシード層を形成するため、成膜方法にＣＶＤ法やＡＬＤ法を採用することができる。このため、めっきシード層を凹部の内面に対してカバリッジの良くコンフォーマルに成膜することができるので、その後の凹部への銅の埋め込み時にボイドの発生による埋め込み不良等を防止できるという利点がある。さらに、バリア層と銅層との間にめっきシード層のアルミニウムとバリア層とのアルミニウム合金層が形成されるため、銅とバリア層との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【００１３】
本発明の半導体装置の製造方法は、バリア層表面にアルミニウムを用いてめっきシード層を形成するため、成膜方法にＣＶＤ法やＡＬＤ法を採用することができる。このため、めっきシード層を凹部の内面に対してカバリッジの良くコンフォーマルに成膜することができるので、その後の凹部への銅の埋め込み時にボイドの発生による埋め込み不良等を防止できるという利点がある。また、アルミニウムからなるめっきシード層を形成する前に下地となるチタン層を形成したため、チタン層によってアルミニウムの銅中への拡散を制御して、銅中に過剰なアルミニウムが拡散しないようにすることができるので、銅の電気抵抗の上昇を抑制できるという利点がある。さらに、バリア層と銅層との間にチタンアルミニウム合金層が形成されるため、銅とバリア層との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【発明を実施するための最良の形態】
【００１４】
ＳＩＶ耐性の向上、界面密着性の向上等による信頼性の向上という目的を、めっきシード層にアルミニウムを用いることで、さらにバリア層とめっきシード層との間にチタン層を設けることで、特殊なプロセスを用いることをせずに実現した。
【実施例１】
【００１５】
本発明の半導体装置に係る第１実施例を、図１の概略構成断面図によって説明する。
【００１６】
図１に示すように、図示はしない基板（例えば半導体基板、絶縁基板等）上に、例えば半導体素子、配線等が形成され、それらを覆う絶縁膜１１が形成されている。この絶縁膜１１には凹部（例えば配線溝もしくは接続孔）１２が形成されている。この凹部１２は図示はしないが、いわゆるデュアルダマシン法により形成される配線溝とこの配線溝に形成された接続孔であってもよい。上記凹部１２の内面にはバリア層１３が形成されている。このバリア層１３は、例えば、タンタル、タングステン、窒化タンタル、窒化タングステン、窒化珪化タングステンもしくは窒化チタンからなる。または上記２種以上の膜を組み合わせた積層膜としても良い。
【００１７】
上記バリア層１３の表面には、チタンアルミニウム合金層１４が形成されている。さらに、上記凹部１２を埋め込むように銅層１５が形成されている。このように、凹部１２内部には、バリア層１３、チタンアルミニウム合金層１４を介した銅層１５からなる導電層１６が形成されている。さらに、銅層１５表面に銅の酸化を防止するとともに銅の拡散を防止する保護膜（図示せず）が形成されていてもよい。
【００１８】
上記半導体装置１は、バリア層１３と銅１５との間にチタンアルミニウム合金層１４を形成したため、銅１５とバリア層１３との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【実施例２】
【００１９】
次に、本発明の半導体装置の製造方法に係る第１実施例を、図２〜図３の製造工程断面図によって説明する。
【００２０】
図２（１）に示すように、図示はしない基板（例えば半導体基板、絶縁基板等）上に、例えば半導体素子、配線等が形成され、それらを覆う第１絶縁膜２１が形成されている。第１絶縁膜２１には配線溝２２内にバリア層２３を介して第１配線２４が形成されている。この第１絶縁膜２１上には上記溝配線２４を被覆するように保護層２５が形成されている。この保護層２５は例えば窒化シリコンで形成されている。
【００２１】
上記構成の下地上に、すなわち上記保護層２５上に第２絶縁膜３１を形成する。この第２絶縁膜３１は、例えば、酸化シリコンで、０．３μｍの厚さに形成される。次いで、通常のリソグラフィー技術とエッチング技術等によって、上記第２絶縁膜３１に凹部（例えば配線溝および接続孔）３２を形成する。この凹部３２の接続孔の部分は、上記保護層２５を貫通して第１配線２４に達するように形成される。
【００２２】
次に、図２（２）に示すように、凹部３２の内面を被覆するように、第２絶縁膜３１表面にバリア層３３を形成する。このバリア層３３は、例えばＰＶＤ（Physical Vapor Deposition）法によって、厚さ５ｎｍ〜１５ｎｍ程度の銅の拡散を防止する材料層で形成する。例えば、その材料層としては、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化珪化チタン（ＴｉＳｉＮ）、窒化チタン（ＴｉＮ）などを用いることができる。または上記２種以上の膜を組み合わせた積層膜としても良い。例えば、凹部３２の内面側より、窒化チタン層とチタン層とを順に積層したもの、チタン層と窒化チタン層とチタン層とを順に積層したもの、タンタル層とチタン層とを順に積層したもの、窒化タンタル層とチタン層とを順に積層したもの、窒化タンタル層とタンタル層とチタン層とを順に積層したもの、窒化タングステン層とチタン層とを順に積層したもの、窒化珪化タングステン層とチタン層とを順に積層したもの等が挙げられる。このバリア層３３の成膜方法は、ＰＶＤ法の他に、化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の使用も可能である。
【００２３】
次に、図２（３）に示すように、上記バリア層３３を成膜後、大気開放することなく、Ｉｎ−ｓｉｔｕで、アルミニウムからなるめっきシード層３４を形成する。このアルミニウムからなるめっきシード層３４は、例えば化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の高カバリッジでコンフォーマルに成膜が可能な成膜方法により行うことが好ましい。このバリア層３３は、例えば５ｎｍ以上でかつ凹部３２を埋め込まない膜厚に形成される。
【００２４】
上記めっきシード層３４を化学的気相成長法で行う場合には、反応ガスに、ＭＰＡ（メチルピロリダインアラン）を使用する。もしくは、反応ガスとして、ＤＭＡＨ（ジメチルアルミニウムハイドライド）、ＴＭＡ（トリメチルアルミニウム）、ＤＭＥＡＡ（ジメチルエチルアミンアラン）等を使用することも可能である。そして、成膜条件は、例えば、成膜雰囲気の圧力を３０Ｐａ、基板温度を９０℃〜１２０℃に設定し、例えば５ｎｍ以上でかつ凹部３２を埋め込まない膜厚に形成される。
【００２５】
次に、図２（４）に示すように、電解メッキ法により、上記凹部３２を埋め込むように上記めっきシード層３４の全面に銅層３５を形成する。この銅層３５は、例えば０．８μｍの厚さに堆積されて形成される。
【００２６】
次に、図３（５）に示すように、上記銅層３５を成膜した後、熱処理を行う。この熱処理は、例えば、３５０℃〜４００℃の温度で６０分程度実施する。この熱処理によって、めっきシード層３４〔前記図２（４）参照〕のアルミニウムの一部は銅層３５中に固溶する。また、めっきシード層３４〔前記図２（４）参照〕のアルミニウムとバリア層３３の一部とで合金層３６が形成され、またその合金層３６と銅層３５との界面では銅とアルミニウムとバリア層の構成元素との３元の合金層（図示せず）が形成される。これらの合金層の形成によって、銅層３５とバリア層３３との界面における密着性が向上される。
【００２７】
次に、図３（６）に示すように、第２絶縁膜３１上の余剰な銅層３５、合金層３６、バリア層３３等〔前記図３（５）参照〕を化学的機械研磨（ＣＭＰ）によって除去する。この結果、凹部３２内部のみに、バリア層３３、合金層３６を介してアルミニウムが固溶された銅層３５からなる溝配線構造の第２配線３７が形成される。したがって、第２絶縁膜３１表面は平坦化される。次いで、図示はしないが、第２絶縁膜３１上に上記第２配線３７を被覆する保護層３８を形成する。この保護層３８は、上記保護層２５と同様に、一例として窒化シリコン層を用いることができる。さらに、配線層の多層化を行う場合には、上記図３によって説明した工程を繰り返し行えばよい。
【００２８】
本発明の半導体装置の製造方法は、ＣＶＤ法、ＡＬＤ法等の成膜方法によって、バリア層３３表面にアルミニウムを用いてめっきシード層３４を形成したため、めっきシード層３４を凹部の内面に対してカバリッジの良くコンフォーマルに成膜することができるので、その後の凹部への銅の埋め込み時にボイドの発生による埋め込み不良等を防止できるという利点がある。さらに、バリア層３３と銅層３５との間に合金層３６が形成されるため、銅層３５とバリア層３３との界面密着性を向上させることができるので、ＳＩＶ（Stress-Induced voiding）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。
【実施例３】
【００２９】
次に、本発明の半導体装置の製造方法に係る第２実施例を、図４〜図５の製造工程断面図によって説明する。
【００３０】
図４（１）に示すように、図示はしない基板（例えば半導体基板、絶縁基板等）上に、例えば半導体素子、配線等が形成され、それらを覆う第１絶縁膜２１が形成されている。第１絶縁膜２１には配線溝２２内にバリア層２３を介して第１配線２４が形成されている。この第１絶縁膜２１上には上記第１配線２４を被覆するように保護層２５が形成されている。この保護層２５は例えば窒化シリコン層で形成されている。
【００３１】
上記構成の下地上に、すなわち上記保護層２５上に第２絶縁膜４１を形成する。この第２絶縁膜４１は、例えば、酸化シリコンで、０．３μｍの厚さに形成される。次いで、通常のリソグラフィー技術とエッチング技術等によって、上記第２絶縁膜４１に凹部（例えば配線溝および接続孔）４２を形成する。この凹部４２の接続孔の部分は、上記保護層２５を貫通して第１配線２４に達するように形成される。
【００３２】
次に、図４（２）に示すように、凹部４２の内面を被覆するように、バリア層４３を形成する。このバリア層４３は、例えばＰＶＤ（Physical Vapor Deposition）法によって、厚さ５ｎｍ〜１５ｎｍ程度の銅の拡散を防止する材料層で形成する。例えば、その材料層としては、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化珪化チタン（ＴｉＳｉＮ）、窒化チタン（ＴｉＮ）などを用いることができる。または上記２種以上の膜を組み合わせた積層膜としても良い。例えば、凹部３２の内面側より、窒化チタン層とチタン層とを順に積層したもの、チタン層と窒化チタン層とチタン層とを順に積層したもの、タンタル層とチタン層とを順に積層したもの、窒化タンタル層とチタン層とを順に積層したもの、窒化タンタル層とタンタル層とチタン層とを順に積層したもの、窒化タングステン層とチタン層とを順に積層したもの、窒化珪化タングステン層とチタン層とを順に積層したもの等が挙げられる。このバリア層４３の成膜方法は、ＰＶＤ法の他に、化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の使用も可能である。
【００３３】
次に、図４（３）に示すように、上記バリア層４３を成膜後、大気開放することなく、Ｉｎ−ｓｉｔｕで、上記バリア層４３表面にチタン層４４を形成する。このチタン層４４は、例えば化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の高カバリッジでコンフォーマルに成膜が可能な成膜方法により行うことが好ましい。このチタン層４４は、例えば３ｎｍ〜１０ｎｍ程度の膜厚で形成される。後の熱処理によって上記チタン層４４は上層のアルミニウムと合金を形成する。チタン層４４の膜厚により、銅へ固溶（拡散）するアルミニウムの量を制御することが可能である。銅中のアルミニウム固溶量により銅アルミニウム合金の比抵抗は上昇し、その結果、配線抵抗を上昇させることになるので、銅への過剰なアルミニウムの固溶は好ましくない。そこで、上記説明したようにチタン層にアルミニウムを吸収させることでアルミニウムの銅への固溶を制御している。
【００３４】
次に、図４（４）に示すように、上記チタン層４４を成膜後、大気開放することなく、Ｉｎ−ｓｉｔｕで、上記チタン層４４表面にアルミニウムからなるめっきシード層４５を形成する。このアルミニウムからなるめっきシード層４５は、例えば化学的気相成長（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の高カバリッジでコンフォーマルに成膜が可能な成膜方法により行うことが好ましい。このアルミニウム層は、上記チタン層４４を下地とすることで、滑らかな連続膜として、例えば２０ｎｍ〜３０ｎｍ程度の膜厚で形成される。
【００３５】
上記アルミニウムの成膜を化学的気相成長法で行う場合には、反応ガスに、ＭＰＡ（メチルピロリダインアラン）を使用する。もしくは、反応ガスとして、ＤＭＡＨ（ジメチルアルミニウムハイドライド）、ＴＭＡ（トリメチルアルミニウム）、ＤＭＥＡＡ（ジメチルエチルアミンアラン）等を使用することも可能である。そして、成膜条件は、例えば、成膜雰囲気の圧力を３０Ｐａ、基板温度を９０℃〜１２０℃に設定し、例えば５ｎｍ以上でかつ凹部３２を埋め込まない膜厚に形成される。
【００３６】
次に、図５（５）に示すように、電解メッキ法により、上記凹部４２を埋め込むように上記めっきシード層４５の全面に銅層４６を形成する。この銅層４６は、例えば、厚さ０．８μｍに堆積されて形成される。
【００３７】
次に、図５（６）に示すように、上記銅層４６を成膜した後、熱処理を行う。この熱処理は、例えば、３５０℃〜４００℃の温度で６０分程度実施する。この熱処理によって、めっきシード層４５の一部のアルミニウムとチタン層４４〔前記図４（４）参照〕とが合金化され、アルミニウムチタン合金層４７を形成する。まためっきシード層４５の一部のアルミニウムは銅層４６中に固溶する。また、上記合金層４７と銅層４６との界面では銅とアルミニウムとチタンとの３元の合金層（図示せず）が形成される。これらの合金層の形成によって、銅層４６とバリア層４３との界面における密着性が向上される。
【００３８】
次に、図５（７）に示すように、第２絶縁膜４１上の余剰な銅層４６、合金層４７、バリア層４３等を化学的機械研磨（ＣＭＰ）によって除去する。この結果、凹部４２内部のみに、バリア層４３、合金層４７等〔前記図５（６）参照〕を介してアルミニウムが固溶された銅層４６からなる溝配線構造の第２配線４８が形成される。したがって、第２絶縁膜４１表面は平坦化される。次いで、図示はしないが、第２絶縁膜４１上に上記第２配線４８を被覆する保護層４９を形成する。この保護層４９は、上記保護層４９と同様に、一例として窒化シリコンを用いることができる。さらに、配線層の多層化を行う場合には、上記図５によって説明した工程を繰り返し行えばよい。
【００３９】
本発明の半導体装置の製造方法は、ＣＶＤ法、ＡＬＤ法等の成膜方法によって、チタン層４４表面にアルミニウムを用いてめっきシード層４５を形成したため、めっきシード層４５を凹部の内面に対して、特に、カバリッジが良くコンフォーマルに成膜することができるので、その後の凹部への銅の埋め込み時にボイドの発生による埋め込み不良等を防止できるという利点がある。さらに、アルミニウムからなるめっきシード層４５を形成する前に下地となるチタン層４４を形成したため、チタン層４４によってアルミニウムの銅層４６中への拡散を制御して、銅層４６中に過剰なアルミニウムが拡散しないようにすることができるので、銅層４６の電気抵抗の上昇を抑制できるという利点がある。さらに、バリア層４３と銅層４６との間にアルミニウムチタン合金層４７が形成されるため、銅層４６とバリア層４３との界面密着性を向上させることができるので、ＳＩＶ（Stress Induce void）耐性を向上させることができ、配線等の信頼性の向上が得られるという利点がある。また、チタン層４４の膜厚を調整することにより、チタンとアルミニウムとの反応（例えば、Ｔｉ＋３Ａｌ→ＴｉＡｌ3）に消費されるアルミニウムの割合を制御して、銅層４６中に固溶するアルミニウム量を調整することによって、銅層４６の電気抵抗の上昇を抑制できるという利点がある。これによって、信号の高速伝送が可能な微細配線を形成することが可能になる。
【００４０】
また、上記各製造方法では、めっきシード層４４のアルミニウムの成膜にＣＶＤ法、ＡＬＤ法を用いることが可能であるため、更なる微細配線構造（６５ｎｍプロセス、４５ｎｍプロセスもしくはそれ以下のプロセス）であっても、アルミニウムのめっきシード層４４の形成が可能になるという利点がある。
【産業上の利用可能性】
【００４１】
本発明の半導体装置および半導体装置の製造方法は、溝配線、接続孔に形成されるプラグ等を用いる各種半導体装置の配線、特に多層配線という用途に適用できる。
【図面の簡単な説明】
【００４２】
【図１】本発明の半導体装置に係る第１実施例を示した概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る第１実施例を示した製造工程断面図である。
【図３】本発明の半導体装置の製造方法に係る第１実施例を示した製造工程断面図である。
【図４】本発明の半導体装置の製造方法に係る第２実施例を示した製造工程断面図である。
【図５】本発明の半導体装置の製造方法に係る第２実施例を示した製造工程断面図である。
【符号の説明】
【００４３】
１…半導体装置、１１…絶縁膜、１２…凹部、１３…バリア層、１４…チタンアルミニウム合金層、１５…銅層、１６…導電層
【特許請求の範囲】
【請求項１】
絶縁膜に形成された凹部に埋め込まれた導電層を有する半導体装置であって、
前記導電層は、
前記凹部の内面に形成されたバリア層と、
前記バリア層表面に形成されたチタンアルミニウム合金層と、
前記凹部を埋め込むものでアルミニウムが固溶された銅層と
からなることを特徴とする半導体装置。
【請求項２】
前記凹部は、配線溝、接続孔、もしくは配線溝および該配線溝に連通された接続孔からなる
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記バリア層は、タンタル、タングステン、窒化タンタル、窒化タングステン、窒化珪化タングステンもしくは窒化チタンからなる
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
絶縁膜に形成された凹部に導電層を埋め込む工程を有する半導体装置の製造方法であって、
前記導電層を形成する工程は、
前記凹部の内面にバリア層を形成する工程と、
前記バリア層表面にアルミニウムからなるめっきシード層を形成する工程と、
前記凹部を銅で埋め込む工程と、
前記絶縁膜上の余剰な銅、アルミニウムおよびバリア層を除去する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項５】
前記銅を形成した後、熱処理を施すことによりアルミニウムの一部を前記バリア層の一部と反応させて合金化させる
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記凹部は、配線溝、接続孔、もしくは配線溝および該配線溝に連通された接続孔からなる
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項７】
前記バリア層は、タンタル、タングステン、窒化タンタル、窒化タングステン、窒化珪化タングステンもしくは窒化チタンからなる
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項８】
前記バリア層は、指向性スパッタ方法もしくは化学的気相成長法もしくは原子層蒸着法により形成される
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項９】
前記アルミニウムからなるめっきシード層は、化学的気相成長法もしくは原子層蒸着法により形成される
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項１０】
前記各工程の成膜処理は大気開放されることなく連続的に処理される
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項１１】
絶縁膜に形成された凹部に導電層を埋め込む工程を有する半導体装置の製造方法であって、
前記導電層を形成する工程は、
前記凹部の内面にバリア層を形成する工程と、
前記バリア層表面にチタン層を形成する工程と、
前記チタン層表面にアルミニウムからなるめっきシード層を形成する工程と、
前記凹部を銅で埋め込む工程と、
前記絶縁膜上の余剰な銅、アルミニウムおよびバリア層を除去する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項１２】
前記銅を形成した後、熱処理を施すことによりアルミニウムの一部をＴｉと反応させて合金化させる
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記バリア層は、タンタル、タングステン、窒化タンタル、窒化タングステン、窒化珪化タングステンもしくは窒化チタンからなる
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１４】
前記バリア層は、指向性スパッタ方法もしくは化学的気相成長法もしくは原子層蒸着法により行う
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１５】
前記アルミニウムからなるめっきシード層は、化学的気相成長法もしくは原子層蒸着法により形成される
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１６】
前記各工程の成膜処理は大気開放されることなく連続的に処理される
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１】
絶縁膜に形成された凹部に埋め込まれた導電層を有する半導体装置であって、
前記導電層は、
前記凹部の内面に形成されたバリア層と、
前記バリア層表面に形成されたチタンアルミニウム合金層と、
前記凹部を埋め込むものでアルミニウムが固溶された銅層と
からなることを特徴とする半導体装置。
【請求項２】
前記凹部は、配線溝、接続孔、もしくは配線溝および該配線溝に連通された接続孔からなる
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記バリア層は、タンタル、タングステン、窒化タンタル、窒化タングステン、窒化珪化タングステンもしくは窒化チタンからなる
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
絶縁膜に形成された凹部に導電層を埋め込む工程を有する半導体装置の製造方法であって、
前記導電層を形成する工程は、
前記凹部の内面にバリア層を形成する工程と、
前記バリア層表面にアルミニウムからなるめっきシード層を形成する工程と、
前記凹部を銅で埋め込む工程と、
前記絶縁膜上の余剰な銅、アルミニウムおよびバリア層を除去する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項５】
前記銅を形成した後、熱処理を施すことによりアルミニウムの一部を前記バリア層の一部と反応させて合金化させる
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記凹部は、配線溝、接続孔、もしくは配線溝および該配線溝に連通された接続孔からなる
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項７】
前記バリア層は、タンタル、タングステン、窒化タンタル、窒化タングステン、窒化珪化タングステンもしくは窒化チタンからなる
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項８】
前記バリア層は、指向性スパッタ方法もしくは化学的気相成長法もしくは原子層蒸着法により形成される
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項９】
前記アルミニウムからなるめっきシード層は、化学的気相成長法もしくは原子層蒸着法により形成される
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項１０】
前記各工程の成膜処理は大気開放されることなく連続的に処理される
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項１１】
絶縁膜に形成された凹部に導電層を埋め込む工程を有する半導体装置の製造方法であって、
前記導電層を形成する工程は、
前記凹部の内面にバリア層を形成する工程と、
前記バリア層表面にチタン層を形成する工程と、
前記チタン層表面にアルミニウムからなるめっきシード層を形成する工程と、
前記凹部を銅で埋め込む工程と、
前記絶縁膜上の余剰な銅、アルミニウムおよびバリア層を除去する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項１２】
前記銅を形成した後、熱処理を施すことによりアルミニウムの一部をＴｉと反応させて合金化させる
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記バリア層は、タンタル、タングステン、窒化タンタル、窒化タングステン、窒化珪化タングステンもしくは窒化チタンからなる
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１４】
前記バリア層は、指向性スパッタ方法もしくは化学的気相成長法もしくは原子層蒸着法により行う
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１５】
前記アルミニウムからなるめっきシード層は、化学的気相成長法もしくは原子層蒸着法により形成される
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１６】
前記各工程の成膜処理は大気開放されることなく連続的に処理される
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−７３７９２（Ｐ２００６−７３７９２Ａ）
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願番号】特願２００４−２５５３４２（Ｐ２００４−２５５３４２）
【出願日】平成１６年９月２日（２００４．９．２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願日】平成１６年９月２日（２００４．９．２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]