【課題】半導体集積回路装置の高速化を図り、また、エレクトロマイグレーションやストレスマイグレーションの発生を抑え、配線寿命を長くする技術を提供する。
【解決手段】半導体基板１上に形成された酸化シリコン膜２３および窒化シリコン膜２２中の配線溝内を含む酸化シリコン膜２３上にバリア層２６ａおよび銅膜２６ｂを順次形成後、前記配線溝外部のバリア層２６ａおよび銅膜２６ｂを除去することによって配線２６を形成し、配線２６上にタングステンを選択成長もしくは優先成長させることにより、配線２６上にタングステン膜２６ｃを形成する。 （もっと読む）

【課題】Ｃｕ配線中にＣｕとは異なる金属材料を均一に拡散させたＣｕ合金配線を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】基板１１上の層間絶縁膜１７に設けられた接続孔１８に合金層を形成する半導体装置の製造方法であって、接続孔１８の内壁を覆う状態で、第１のＣｕ層２０ａを形成する第１工程と、第１のＣｕ層２０ａ上にＡｇ層２１を形成する第２工程と、Ａｇ層２１が設けられた状態の接続孔１８を第２のＣｕ層２０ｂで埋め込む第３工程と、熱処理による拡散により、ＣｕＡｇ合金からなるヴィアを形成する第４工程とを有することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】光近接効果に起因するトランジスタのゲート長ばらつきを抑制しうる半導体装置を提供する。
【解決手段】ゲート電極５Ａ〜５Ｆを同一形状であり、ゲート電極５Ａ〜５Ｆの突き出し部は、素子分離領域を越えて基板コンタクト用の拡散領域上まで延びている。ゲート電極５ＢおよびＰ型拡散領域と１層目配線Ｍ１Ｈとはシェアードコンタクト９Ａ１で接続され、ゲート電極５ＥおよびＮ型拡散領域７Ａ６と１層目配線Ｍ１Ｉとはシェアードコンタクト９Ａ２で接続される。これにより、ゲート電極５Ａ〜５Ｆのうちコンタクトパッド部をＭＯＳトランジスタの活性領域から離すことができる。その結果、ハンマヘッドによるゲート長太り及びゲートフレアリングによるゲート長太りの効果が抑制され、ＴｒＡ〜ＴｒＦの仕上がりゲート長をほぼ一定値にすることが可能となる。 （もっと読む）

【課題】特にゲート電極に逆バイアス電圧が印加された際のリーク電流（オフ電流）が低い薄膜トランジスタ（ＴＦＴ）を得る。
【解決手段】絶縁表面上に形成された非単結晶珪素からなる活性層と、前記活性層に接して形成されたゲイト絶縁膜と、前記ゲイト絶縁膜に接して形成されたゲイト電極とを有する薄膜トランジスタを含む半導体装置において、前記活性層は、チャネル形成領域と、酸素、炭素および窒素の濃度が前記チャネル形成領域よりも高く、かつ、Ｎ型またはＰ型の不純物を有するソース領域およびドレイン領域とを有することを特徴とする半導体装置。 （もっと読む）

【課題】ＬＯＣＯＳ法により形成された酸化シリコン膜上のポリシリコン膜に接続されるコンタクトホールを作製する際に、コンタクトホールがポリシリコン膜を突き抜けないようにする。
【解決手段】熱酸化法を用いて基板７１上に酸化シリコン膜７４を形成するとき、各窒化シリコン膜１１は幅の狭い帯状であるため、その幅方向両端側から基板７１の表面へ酸素が供給されて膜７４が形成され、膜７４の膜厚Ｄａは膜厚Ｄｂに比べて薄くなる。ポリシリコン膜７６上のＢＰＳＧ膜７７の膜厚Ｈｃは、不純物領域７５上のＢＰＳＧ膜７７の膜厚Ｈａに比べて薄くなるが、膜厚Ｄａを十分に薄くすれば、各膜厚Ｈｃ，Ｈａの差を小さくできる。そのため、膜厚Ｄａを十分に薄くすれば、各コンタクトホール７８，７９を同時に形成するとき、ホール７８が領域７５と確実に接続されるようにエッチング条件を設定しても、ホール７９の底面７９ａが膜７６を突き抜けるのを防止できる。 （もっと読む）

【課題】 斜め配線と直交配線とを有する多層配線構造の半導体集積回路においてクロストークの発生を抑制でき、ビアホールの配置制約の少ない半導体集積回路が設計可能な自動設計装置、自動設計方法、及び半導体集積回路を提供する。
【解決手段】 第１線群及び第２線群により定義される第１格子領域４０１ａ及び第３線群及び第４線群により定義される第１斜め格子領域４０２ａを第１配線層４００ａ上に設定し、第１〜第４線群を基準として第１配線４１ａ及び第１斜め配線４２ａを第１配線層４００ａ上に配置する第１層配線部１４と、第１格子領域４０１ａ及び第１斜め格子領域４０２ａ上に重なる位置に、第２格子領域５０１ａ及び第２斜め格子領域５０２ａを第２配線層５００ａ上に設定し、第１〜第４線群を基準として、第２配線５１ａ及び第２斜め配線５２ａを第２配線層５００ａ上に配置する第２層配線部１５とを含む。 （もっと読む）

【課題】 微細且つ電気的特性に優れた半導体装置の製造方法を提供する。
【解決手段】 層間絶縁膜１０をマスクとしたストッパー膜９のドライエッチングによって、拡散層領域８に至るコンタクトホール１１を形成する。この際、ストッパー膜９のオーバーエッチングによって、コンタクトホール１１の底面をシリコン基板１の表面よりリセスする。続いて、シリコン基板１の表面を洗浄した後、コンタクトホール１１の内面を覆うようにして層間絶縁膜１０の上にポリシリコン膜１２を形成する。ポリシリコン膜１２の膜厚は、コンタクトホール１１の底面がシリコン基板１の表面に対してリセスした深さより大きく、シリサイド化で消費されるシリコンの厚さより小さくなるようにする。これにより、オーバーエッチングおよびシリサイド化によってシリコン基板１から消失するシリコンの量を低減させることができる。 （もっと読む）

【課題】 製造工程中でゴミなどに起因する欠陥が生じても配線の低インピーダンスを維持し、高い信頼性を確保することができる半導体装置を実現する。
【解決手段】 本発明の半導体装置は、電気信号または所定の電位が供給される供給点１５と、供給点１５からの電気信号または電位を受信する受信点１２ａ〜１２ｄと、供給点１５から受信点１２ａ〜１２ｄまでの配線経路が複数となるよう格子状に形成された配線１３、１６を有する。 （もっと読む）

【課題】コンタクト間のショートが効果的に防止され、微細化に対応可能な半導体装置およびその製造方法を得る。
【解決手段】半導体基板上に絶縁膜を介して複数の積層ゲート電極を形成するゲート電極形成工程と、前記積層ゲート電極の伸長方向の側面にサイドウォールを形成するサイドウォール形成工程と、前記半導体基板上に前記積層ゲート電極およびサイドウォールを覆う絶縁層を形成する絶縁層形成工程と、前記複数の積層ゲート電極間の前記絶縁層を選択的にエッチング除去してライン状のコンタクト用溝を形成するコンタクト用溝形成工程と、 前記コンタクト用溝に導電性材料を埋め込むことによりライン状のコンタクトプラグを形成するコンタクトプラグ形成工程と、前記コンタクトプラグをその長手方向で分断して、互いに電気的に分離されたコンタクトを形成するコンタクト形成工程と、を含む。 （もっと読む）

【課題】 貫通電極を少ない面積で高密度に設ける。
【解決手段】 半導体装置１００は、シリコン基板１０１と、シリコン基板１０１を貫通する断面矩形の貫通孔中に充填された構造体１２０を設ける。構造体１２０は、筒状貫通電極１０３と、ストライプ状貫通電極１０７と、シリコン１０５と、第一の絶縁膜１０９と、第二の絶縁膜１１１と、第三の絶縁膜１１３と、を備える。筒状貫通電極１０３を、シリコン基板１０１を貫通する筒状の導電体とする。また、ストライプ状貫通電極１０７を、シリコン基板１０１を貫通し、筒状貫通電極１０３の内側に筒状貫通電極１０３から離間して設ける。筒状貫通電極１０３の内側の領域に、複数の貫通電極１０７を互いに略平行に設ける。 （もっと読む）

【課題】 貫通電極を有する半導体装置において、少ない面積で高密度に貫通電極を設ける。
【解決手段】 半導体装置１００において、シリコン基板１０１を貫通する孔に充填された多重貫通プラグ１１１を設ける。多重貫通プラグ１１１は、円柱状で中実の第一の貫通電極１０３、第一の貫通電極１０３の円筒面を覆う第一の絶縁膜１０５、第一の絶縁膜１０５の円筒面を覆う第二の貫通電極１０７、および第二の貫通電極１０７の円筒面を覆う第二の絶縁膜１０９からなり、これらは同じ中心軸を有する。また、第一の絶縁膜１０５、第二の貫通電極１０７および第二の絶縁膜１０９の上断面は円環状とする。 （もっと読む）

【課題】 シリコンゲルマニウム犠牲層を使用して半導体素子の微細パターンを形成する方法、及びそれを用いた自己整列コンタクトを形成する方法を提供する。
【解決手段】 基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成し、基板の全面に少なくとも導電ライン構造物の高さと同じであるか、またはそれ以上の高さにシリコンゲルマニウム（Ｓｉ_１−ＸＧｅ_Ｘ）犠牲層を形成し、犠牲層上にコンタクトホールを限定するフォトレジストパターンを形成した後、犠牲層を乾式エッチングすることで基板を露出させるコンタクトホールを形成し、ポリシリコンを使用してコンタクトホールを埋め込む複数のコンタクトを形成した後に残留する犠牲層を湿式エッチングした後、その領域にシリコン酸化物を満たして第１層間絶縁層を形成する半導体素子の自己整列コンタクトの形成方法。 （もっと読む）