【課題】情報が読み取られることを防止する半導体装置を提供する。
【解決手段】本明細書に開示する半導体装置１０は、コンタクト１５ａを有する第２絶縁層１５と、コンタクト１７ａを有する第３絶縁層１７と、第２絶縁層１５と第３絶縁層１７との間に配置された第２配線層１６と、を備え、コンタクト１５ａとコンタクト１７ａとの間の第２配線層１６の部分には配線が配置されておらず、コンタクト１５ａとコンタクト１７ａとの間の距離は、コンタクト１５ａ又はコンタクト１７ａと、第２絶縁層１５及び第３絶縁層１７及び第２配線層１６内の他のコンタクト又は配線との間の距離よりも短い。 （もっと読む）

【課題】ゲート電極とコンタクトとの間の短絡の発生を抑制する。
【解決手段】基板（２）に設けられた第１拡散領域（３）と、基板（２）に設けられた第２拡散領域（３）と、第１拡散領域（３）に接続された第１コンタクト（１１）と、第２拡散領域（３）に接続された第２コンタクト（１１）と、第１拡散領域（３）と第２拡散領域（３）の間に設けられたチャネル領域と、ゲート絶縁膜（６）を介してチャネル領域の上に設けられたゲート電極（５）とを具備する半導体装置を構成する。ゲート電極（５）は、第１コンタクト（１１）と第２コンタクト（１１）とに挟まれた第１領域（Ａ−Ａ’）と、第１領域と異なる第２領域（Ｂ−Ｂ’）とを備える。第１領域（Ａ−Ａ’）は、第１コンタクト側の第１側面と、第２コンタクト側の第２側面とを含む。第１側面は、第１コンタクトから離れる方向に傾斜する。第２側面は、第２コンタクトから離れる方向に傾斜する。 （もっと読む）

【課題】占有面積の小さな直線状の電気ヒューズを有する半導体装置を提供する。
【解決手段】複数の突出部１０ｆは、電気ヒューズ部１０ａの中央位置からずれた位置、より具体的には、ビア１０ｄに近くかつビア１０ｅから遠い位置に設けられている。また、複数の突出部２０ｆは、電気ヒューズ部２０ａの中央位置からずれた位置、より具体的には、ビア２０ｄから遠くかつビア２０ｅに近い位置に設けられている。つまり、突出部１０ｆおよび突出部２０ｆは、ジグザグ状に配置されている。 （もっと読む）

【課題】 小型かつ簡素な構成の駆動装置や、当該駆動装置を備える表示装置、複数の当該駆動装置から成る駆動装置複合物、当該駆動装置に備えられる集積回路装置を提供する。
【解決手段】 駆動装置１は、表示部に出力する出力信号を生成する集積回路部１０と、集積回路部１０と電気的に接続する配線部２０と、を備える。集積回路部１０は、出力信号を生成する複数の出力回路を備える。配線部２０は、一端部が出力回路に電気的に接続する複数の出力配線２４−１〜２４−３と、出力配線２４−１〜２４−３の他端部に電気的に接続するとともに駆動装置１の外部に出力信号を出力する複数の出力部２３−１〜２３−３と、を備える。出力部２３−１〜２３−３は、所定方向（Ｘ方向）に沿って配置され、複数の出力部２３−１〜２３−３で出力部群Ｇ１〜Ｇ３が構成される。 （もっと読む）

【課題】キャパシタの電極として機能する配線の延伸方向への電流供給を容易とすること。
【解決手段】第１金属層１２と、前記第１金属層の膜厚方向に離間して設けられ、第１方向および前記第１方向に交差する第２方向に配列された複数の孔３６を備えた第２金属層１４と、前記第２金属層の膜厚方向で前記第１金属層とは反対側に離間して設けられ、前記第１方向および前記第２方向とは異なる方向に延伸し、第１配線と第２配線とが交互に設けられた複数の第１配線１６ａおよび複数の第２配線１６ｂと、前記複数の第１配線と前記複数の第２配線との間に設けられた誘電体膜２６と、前記複数の第１配線を、それぞれ前記複数の孔を通過し前記第１金属層に電気的に接続する複数の第１ビア配線３２と、前記複数の第２配線を、それぞれ前記第２金属層に電気的に接続する複数の第２ビア配線３４と、を具備するキャパシタ。 （もっと読む）

【課題】ビアの形成が容易で抵抗が低い集積回路装置及びその製造方法を提供する。
【解決手段】相互に平行に配列された複数本の配線１４ａ、１４ｂと、各配線に接続されたビア１６とを備える。配線におけるビアが接続された部分には、配列の方向に延出した凸部３１が形成されており、配線における凸部が形成された部分から離隔した部分には、配列の方向に後退した凹部３２が形成されている。隣り合う２本の配線において、一方の配線に形成された凸部と他方の配線に形成された凹部とは相互に対向している。各配線において、凹部が形成された部分はその両側の部分から切込３３で分断されており、凸部が形成された部分からも分断されている。 （もっと読む）

【課題】半導体装置におけるＳＭ不良による信頼性や歩留りの低下を抑えることが可能な半導体装置を提供する。
【解決手段】半導体装置においては、第１の配線と、第１の配線と接続され、第１の配線より細幅の第２の配線と、一方の端部が、第１の配線と第２の配線の接続部の近傍で、第１の配線と接続され、他方の端部より局所的に細幅となる中間部を有する犠牲的配線と、を備える。 （もっと読む）

【課題】ウェハを個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域内に伝播することを防止し、それにより半導体装置の品質を向上させることを目的とする。
【解決手段】少なくとも２つのシールリング１２１、１２２に凹凸を形成し、シールリング１２１、１２２間で隣り合う凹凸の突出方向を逆向きにすると共に、突出先端部を近接させることにより、ダイシング等により発生したチップ領域１２０方向への外力をスムーズにチップ外周部へと逃がすことができるため、半導体ウェハ１０１を個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域１２０内に伝播することを防止し、それにより半導体装置の品質を向上させることができる。 （もっと読む）

【課題】不良箇所の特定の容易化を実現し得る配線構造、半導体装置及び不良箇所特定方法を提供することにある。
【解決手段】基板１０上に形成された第１の配線１４と、第１の配線上に形成され、第１の領域において第１の配線と重なり合う第２の配線２０とを有し、第１の配線は、第１の領域外に突出する第１のタブ部１６を有している。 （もっと読む）

【課題】チップの縁領域は、膨張係数が異なることによって、温度サイクル中に、ＴＣ応力とも称される特定の負荷を受けることが多い。これらの縁領域は特にＴＣ応力を受け易いため、同領域内において様々な不良が生じる可能性がある。これによって、実際のデバイスにおける信頼性のリスクが増大する可能性がある。
【解決手段】半導体デバイスの金属構造２１０のための固定用構造２００は、オーバーハング形状の側壁２３０を少なくとも１つ含んだ固定用凹部構造２２０を含んでいる。上記金属構造２１０は、少なくとも部分的に上記固定用凹部構造２２０内に配置されている。 （もっと読む）

【課題】コプレーナ線路の信号線路とエアブリッジとの交差容量の影響を抑制しつつ、複数のエアブリッジを容易に使用できるようにする。
【解決手段】エアブリッジ構造１００のうち、下層配線層８に、接地線路２Ａ，２Ｂのうち信号線路１を挟んで互いに対向する位置を切り欠いて形成した空孔領域１２Ａ，１２Ｂをそれぞれ設けるとともに、上層配線層７に、空孔領域１２Ａの上部位置に下層配線層８の接地線路２Ａと電気的に接続された上層接地電極１３Ａと、空孔領域１２Ｂの上部位置に下層配線層８の接地線路２Ｂと電気的に接続された上層接地電極１３Ｂとを設け、エアブリッジ３で、上層接地電極１３Ａ，１３Ｂを介して接地線路２Ａ，２Ｂ間を電気的に接続する。 （もっと読む）

【課題】 フォトリソグラフィ工程の解像限界内で、具現可能なサイズのパターンを利用して超微細な幅及び間隔を持つ高密度パターンを形成できる配置構造を持つ半導体素子及びその半導体素子パターン形成方法を提供する。
【解決手段】 半導体素子は、コネクション領域に隣接するメモリセル領域を含む基板、メモリセル領域からコネクション領域まで第１方向に延びて配され、第１ライン幅及び第１ライン間隔を持つ複数の第１導電ライン、第１導電ラインそれぞれに連結されるように配され、第２ライン幅及び第２ライン間隔を持つ複数の第２導電ライン、コネクション領域に配され、第１導電ラインに電気的に連結された複数のパッド、を備える。半導体素子上のパターン形成方法は、微細ライン幅及び間隔を提供するために２段階のスペーサ形成工程を含むことができる。 （もっと読む）

【課題】パッド電極に荷重または衝撃力が加わっても、周囲の絶縁膜にクラックが発生しにくい構造の半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、平面形状が、略円形、略楕円形、少なくとも１つの内角が９０°より大きい略多角形、および、少なくとも１つの角部に面取りや丸みをつけた略多角形、ならびに、これらの少なくとも一部分を含む形状の組合せからなる群から選ばれた平面形状となるような凹部を形成する凹部形成工程と、前記凹部の内面に少なくとも一部を被覆する下敷膜を形成する下敷膜形成工程と、絶縁膜で覆われた前記凹部に導電性の電極材質を埋め込むパッド部形成工程とを含み、前記凹部形成工程は、第１の凹部を形成する工程と、前記第１の凹部の一部分においてさらに深く凹む第２の凹部を形成する工程とを含む。 （もっと読む）

【課題】検査時におけるプロービングの機械的な力学的ストレスや、組立のワイヤ・ボンディングによる機械的な力学的ストレスによって発生する応力を緩和できる構成を有する半導体集積回路を提供する。
【解決手段】半導体集積回路は、半導体基板上(100)に形成されたパワー・トランジスタ(100A)と、パワー・トランジスタ(100A)の直上に形成され、パワー・トランジスタの第１の電極及び第２の電極として機能する複数の第１の金属パターン及び複数の第２の金属パターンと、複数の第１の金属パターンと電気的に接続する第１のバス(140)と、第２の金属パターンと電気的に接続する第２のバス(150)と、第１のバス(140)及び第２のバス(150)に１つづつ設けられたコンタクト・パッド(304)とを備え、第１のバス(140)及び第２のバス(150)の各々には、少なくとも１つのスリット(10a)が形成されている。 （もっと読む）

【課題】配線とコンタクトプラグの短絡を効果的に防止する。
【解決手段】半導体装置の製造方法は、隣り合う配線の間に位置する層間絶縁膜内に、配線が露出した第１のコンタクトホールを含む複数のコンタクトホールを形成する。次に、（ｉ）配線の露出した側面が、第１のコンタクトホールの第１の絶縁膜から構成される内壁側面と実質的に同一面となるか、又は（ｉｉ）第１のコンタクトホールの内壁側面において配線の露出した側面が窪んだ凹形状が形成されるように、露出した前記配線の一部を除去する。この後、コンタクトホールの内壁側面上にサイドウォール膜を形成後、コンタクトホール内に導電材料を充填することによりコンタクトプラグを形成する。 （もっと読む）

【課題】少なくともロジック回路ブロックを含む半導体集積回路において、半導体集積回路の電源用パッドとロジック回路ブロックの電源ラインとを接続する電源配線、及び／又は、半導体集積回路のグランド用パッドとロジック回路ブロックのグランドラインとを接続するグランド配線の抵抗値を下げる。
【解決手段】この半導体集積回路は、半導体基板と、半導体基板上にそれぞれの層間絶縁膜を介して形成され、半導体基板に形成された複数のトランジスタに接続されて複数のトランジスタと共に少なくともロジック回路ブロックを構成する複数の配線層と、複数の配線層が形成された半導体基板上に層間絶縁膜を介して形成され、複数の配線層における最大膜厚の５倍〜２０倍の膜厚を有する最上層の配線層とを具備する。 （もっと読む）

【課題】デュアルダマシン構造の多層配線構造を有する半導体装置において、コンタクトのストレスマイグレーション耐性を向上させる。
【解決手段】デュアルダマシン構造を有する上層導体パターン４７Ａは延出部４７Ｂに設けられたビアプラグ４７Ｃを介して下層配線パターン４３Ａと接続している。この接続部でのストレスマイグレーションによる接続不良を防止するため延出部４７Ｂより先端部の領域に下層配線層のダミーＣｕパターン４３Ｂとダミービアプラグ４７Ｄで接続する構造を追加する。ストレスマイグレーションは先端部の下層配線層のダミーＣｕパターン４３Ｂとダミービアプラグ４７Ｄの接続部で発生し、ビアプラグ４７Ｃと下層配線パターン４３Ａの接続部ではストレスマイグレーションの発生は防止される。 （もっと読む）

【課題】ワイヤボンディング接続されるパッケージに搭載される場合のワイヤ長を短くできる半導体装置を提供する。
【解決手段】本発明に係る半導体装置１００は、シリコン基板１０３の内部素子領域１５３に形成された複数の素子と、シリコン基板１０３上に形成される配線層１２０と、配線層１２０を貫通し、内部素子領域１５３を囲む環状のシールリング１０１と、内部素子領域１５３の上方、かつ、配線層１２０上に形成され、複数の素子に含まれる第１素子と接続されるパッド１０２と、シールリング１０１上に形成され、当該シールリング１０１と接続されたパッド１０２ａとを備える。また、シールリング１０１は、複数の素子に含まれる第２素子と接続されている。 （もっと読む）

【課題】層間接続により生ずるチップ面積の増大を抑制し、コスト削減を実現する半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板と、前記半導体基板上に前記半導体基板と垂直方向にそれぞれ複数層形成された互いに交差する複数の第１及び第２の配線、並びにこれら第１及び第２の配線の各交差部に接続された複数のメモリセルを有するセルアレイブロックと、前記セルアレイブロックの第ｎ層目（ｎは自然数）の第１の配線と前記第ｎ層目の第１の配線以外の第１の配線、前記半導体基板、又は他の金属配線とを接続する前記セルアレイブロックの積層方向に延びる第１のビア配線とを備える。前記第１のビア配線は、前記セルアレイブロックの積層方向と直交する断面が楕円形状であり、この断面の長径方向が前記第１の配線方向に対し垂直であることを特徴とする。 （もっと読む）

【課題】樹脂製のバンプコアの上に導電膜を形成したバンプを有する半導体装置の歩留まりを高くしつつ、バンプピッチを狭くする。
【解決手段】保護絶縁膜１２０上に感光性樹脂膜２１０を形成する。次いで、感光性樹脂膜２１０を露光及び現像することにより、保護絶縁膜１２０上に、第１の直線に沿って複数のバンプコアを形成する。次いで、複数のバンプコア上、複数の電極パッド１３０上、及び保護絶縁膜１２０上に導電膜を選択的に形成することにより、複数のバンプ、及び複数のバンプそれぞれをいずれかの電極パッド１３０に接続する複数の配線を形成する。そして複数のバンプコアを形成する工程において、多階調マスク５０を使用して感光性樹脂膜２１０を１回のみ露光することにより、バンプコアの側面のうち配線に面する領域を、第１の直線と交わる領域より傾斜を緩やかにする。 （もっと読む）