【課題】細く深いバイアホールが設けられる場合でも、ソースインダクタンスを十分に低減し、高い放熱効率を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】ＳｉＣ基板１上に化合物半導体領域２を形成し、その後、化合物半導体領域２上にゲート電極４ｇ、ソース電極４ｓ及びドレイン電極４ｄを形成し、更に、化合物半導体領域２上にソース電極４ｓに接続されるＡｕ膜１０を形成する。次に、ＳｉＣ基板１の裏面にレーザビームを照射して、ＳｉＣ基板１、化合物半導体領域２及びＡｕ層を貫通するバイアホール２１を形成する。次に、バイアホール２１の側面及びＳｉＣ基板１の裏面にわたってビア配線１４を形成する。次に、バイアホール２１内に溶融金属滴３２を充填し凝固させることにより、導通ビアを形成する。そして、溶融金属滴３２を充填する際に、ＳｉＣ基板１を溶融金属滴３２に対して相対的に振動させる。 （もっと読む）

【課題】 高周波信号の伝達も含めた配線抵抗を低減することができると共に、良好な遮蔽導体として機能する配線構造及びその配線構造を有する半導体装置を提供する。
【解決手段】 複数の配線層にそれぞれ設けられた配線１，３が互いに重複し、互いに電気的に複数層に亘り並列接続された配線構造であって、複数の配線層の少なくとも下層の一つの配線層が、少なくとも２本以上の並列配線に分離されて延伸しているスリット配線部を有し、上層の配線３からスリット配線部の並列配線の間隙に浸入して両側の並列配線と接続しているスリット接続部２ａを有する配線構造とする。 （もっと読む）

第１導電層（１０４）とシリケートガラス層（１０６）の縁部を互いに隣接させて、半導体基板（４１）まで延在するビア（１６４）に沿って延在させる。導電体（１１４／１１６）は、ビア（１６４）を通り延在して、半導体基板（４１）と接触する。 （もっと読む）

【課題】静電保護素子のクランプ能力を十分に発揮し、内部回路を静電気によるサージから保護することができる半導体装置を提供することを目的とする。
【解決手段】半導体基板上に、内部回路と、前記内部回路と接続配線及び接地配線により接続される接続パッド及び接地パッドと、前記接続パッドと前記接地パッドとの間に接続される静電保護素子とが設けられ、前記半導体基板と前記接地配線とが、前記接地配線に所定の密度で形成されたコンタクトにより電気的に接続されている半導体装置であって、前記所定の密度は、前記接続パッドから前記静電保護素子を経由して前記接地パッドに至る部分のインピーダンスが、前記接続パッドから前記内部回路を経由して前記接地パッドに至る部分のインピーダンスよりも低くなるように設定されていることを特徴とする。 （もっと読む）

【課題】構造を複雑化させることなく安定した特性が得られ、さらには抵抗素子を含む回路の高集積化を実現できる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、基板本体（基板）１０Ａと、基板本体１０Ａ上に形成された半導体素子（インバータＩＮＶ１，ＩＮＶ２）と、半導体素子に接続された配線１２１，１２２と、配線１２１，１２２に形成された抵抗素子Ｒ１，Ｒ２とを備えており、配線１２１，１２２が、積層された複数の導電層１３１，１３２を有しており、異なる抵抗値を有する複数の抵抗素子Ｒ１，Ｒ２が、複数の導電層のうち少なくとも一部の導電層を用いて配線１２１，１２２に形成されていることを特徴とする。 （もっと読む）

【課題】 積層半導体パッケージに適した半導体パッケージ用貫通電極、及び前記貫通電極を有する半導体パッケージを提供する。
【解決手段】 半導体パッケージ用貫通電極は、半導体チップを貫通して、内部にリセス部が形成された第１の電極、及び前記リセス部内に配置された第２の電極を含む。半導体パッケージは、回路部を有する半導体チップ本体及び前記回路部と連結されたボンディングパッドを有する半導体チップ、並びに、前記ボンディングパッド及び前記ボンディングパッドと対応する前記半導体チップ本体を貫通し、内部にリセス部を有する第１の電極、及び前記リセス部の内部に配置された第２の電極を有する貫通電極を含む。 （もっと読む）

【課題】製造コストの増大を抑えながら、コンタクト抵抗のばらつきを低減できる半導体装置の製造方法を提供する。
【解決手段】第１の絶縁膜上に第１の導電層を形成する工程と、第１の導電層を覆うように第２の絶縁膜を形成する工程と、第２の絶縁膜上にレジストマスクを形成する工程と、前記レジストマスクを用いた第１のドライエッチングにより、第２の絶縁膜に、第１の導電層に達するホールを形成する工程と、前記レジストマスクを除去する工程と、前記ホールの底に露出した第１の導電層を第２のドライエッチングにより除去して、このホールが第１の絶縁膜に達し且つこのホール内の側面に第１の導電層を露出させる工程と、前記ホール内に導電材を埋め込んで、このホール内の側面に露出した第１の導電層と接触する導電プラグを形成する工程と、第２の絶縁膜上に、前記導電プラグに接続する第２の導電層を形成する工程を有する半導体装置の製造方法。 （もっと読む）

【課題】効果的に切断できるヒューズ構造物を有する半導体装置及びその形成方法を提供する。
【解決手段】半導体装置は、基板１１０上に位置するヒューズ構造物１２０を含む。層間絶縁膜１３０は、ヒューズ構造物１２０を覆う。第１コンタクトプラグ１５１、第２コンタクトプラグ１５２及び第３コンタクトプラグ１５３が層間絶縁膜１３０を貫通して、ヒューズ構造物１２０に連結される。第１コンタクトプラグ１５１及び第２コンタクトプラグ１５２とそれぞれ電気的に連結される第１導電パターン１６１及び第２導電パターン１６２が層間絶縁膜上１３０に配置される。 （もっと読む）

【課題】貫通電極と導電性パッドとを電気的に連結すると同時に、貫通電極と半導体基板とを絶縁させることによって信頼性を高めた半導体パッケージを提供する。
【解決手段】第１面１０５１及び第２面１０５２を持つ半導体基板１０５と、半導体基板１０５の第１面上１０５１の層間絶縁層１１５と、層間絶縁層１１５の一部分上の導電性パッド１２０と、第２面１０５２から半導体基板１０５を貫通して伸張する第１部分、及び第１部分から層間絶縁層１１５を貫通して導電性パッド１２０と電気的に連結された第２部分を備える貫通電極１５５と、半導体基板１０５から貫通電極１５５の第１部分を分離するスペーサ絶縁層１４５と、を備える。 （もっと読む）

【課題】集積回路部上にアンテナを作り込んで設ける場合であっても、接続不良やコンタクト抵抗の増加を抑制することを課題とする。
【解決手段】基板上に第１の導電膜を有する集積回路部を形成し、集積回路部上に絶縁膜を形成し、絶縁膜上にアンテナとして機能する第２の導電膜を選択的に形成し、絶縁膜及び第２の導電膜に開口部を形成して第１の導電膜を露出させ、メッキ処理により開口部及び第２の導電膜の上面に第３の導電膜を形成することにより、第１の導電膜及び第２の導電膜とを電気的に接続する。 （もっと読む）

【課題】ソース電極又はドレイン電極の膜厚のばらつき又は断線を防止した半導体装置を容易に作製する方法を提案する。
【解決手段】絶縁基板上に形成された半導体層と、半導体層上に形成された第１の絶縁層と、第１の絶縁層上に形成されたゲート電極と、ゲート電極上に形成された第２の絶縁層と、を有し、少なくとも第１の絶縁層、及び第２の絶縁層に形成された半導体層に達する開口部と、前記開口部において前記第２の絶縁層の側面に形成された段差と、を有する。 （もっと読む）

【課題】半導体装置およびその製造方法は高誘電体をゲート絶縁膜として有し、かつ、適正な閾値電圧を有する。
【解決手段】半導体装置は、半導体基板１０１と、半導体基板上に設けられ、シリコン酸化膜よりも比誘電率の高い高誘電体から成るゲート絶縁膜１０８，１０９と、ゲート絶縁膜上に設けられたアルミニウム層を含むＮ型ＦＥＴ用の第１のゲート電極１１０ａと、ゲート絶縁膜上に設けられ、Ｎｉ_ＸＳｉ_Ｙ（Ｘ＞Ｙ）から成るＰ型ＦＥＴ用の第２のゲート電極１１０ｂとを備えている。 （もっと読む）

【課題】信頼性の高い半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、以下の工程を有している。層間絶縁膜１内に下部配線５を備えた第一層を準備する。第一層上にライナー膜１１を設ける。層間絶縁膜１２をライナー膜１１上に設ける。層間絶縁膜１２およびライナー膜１１を貫通して下部配線５に達するトレンチ１４を形成する。トレンチ１４の側壁に沿った層間絶縁膜１２上及びライナー膜１１上と、下部配線５上に位置するトレンチ１４の底部とにバリアメタル１３を形成する。トレンチ１４底部を物理エッチングすることにより、トレンチ１４底部のバリアメタル１３と下部配線５とを削り、円錐形状又は半球形状の孔６をトレンチ１４の下側に設ける。トレンチ１４の側壁上のバリアメタル１３上及び孔６内に導電膜１５を形成する。トレンチ１４及び孔６内にＣｕ膜１９を埋め込む。 （もっと読む）

【課題】多層配線構造の作製において、すべての多層配線用ビア・配線・電極および放熱用ビアなどを、相互の接続特性を良好に保って、カーボンナノチューブ（ＣＮＴ）束により形成する半導体装置を提供する。
【解決手段】電導素材である、柱状構造をもったカーボンナノチューブ（ＣＮＴ）束２の少なくとも一つの表面に、Ａｕ膜など金属膜を形成後、下地層を積層し、その上に触媒金属層を形成して、ＣＶＤ法により柱状構造をもったカーボンナノチューブ（ＣＮＴ）束７を成長することで、二つの柱状構造体カーボンナノチューブ（ＣＮＴ）束を低抵抗で接続して形成する。この基本構成方法の組合せで、多層配線用の各種電導構成要素を作製する。また、成長条件によりＣＮＴの成長先端部が平坦となることを用いて、Ａｕ膜など金属膜を利用せずに、成長方向に多段に、長いカーボンナノチューブ（ＣＮＴ）束を作製でき、特に放熱用ビアなどへの適用が可能である。 （もっと読む）

【課題】外部から曲げ等の物理的な力が加わり応力が生じた場合であってもトランジスタ等の素子の損傷を抑制する半導体装置を提供することを目的とする。
【解決手段】基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜を覆って設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に、少なくとも不純物領域の一部と重なるように設けられた第２の導電膜と、第２の導電膜上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に、開口部を介して不純物領域と電気的に接続するように設けられた第３の導電膜とを設ける。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】絶縁表面上に選択的に光吸収層を形成し、絶縁表面上及び光吸収層上に絶縁層を形成し、絶縁表面、光吸収層及び絶縁層にレーザ光を照射し、絶縁層のレーザ光照射領域において光吸収層上の絶縁層のみを選択的に除去し絶縁層に光吸収層に達する開口を形成し、開口に光吸収層と接するように導電膜を形成する。露出した光吸収層と接するように開口に導電膜を形成することによって、光吸収層及び導電膜は絶縁層を介して電気的に接続することができる。 （もっと読む）

【課題】ＴＦＴ及びそれを用いる電子回路並びにＴＦＴによって形成される表示装置の製造工程において、フォトリソグラフィ工程を使用せず、さらに工程を簡略化し、生産能力を向上させる技術を提供する。
【解決手段】レーザビームを射出するレーザ発振器と、前記レーザビームを被照射体の表面において線状ビームに形成する光学系と、前記光学系と前記被照射体との間に設けられたマスクと、を有し、前記線状ビームは前記マスクを介して複数のレーザビームに分割され、前記複数のレーザビームは前記被照射体に照射される。 （もっと読む）

【課題】バリア膜の構造を工夫することで、銅配線と絶縁膜との密着性を向上させることを可能とする。
【解決手段】基板１１上の第１絶縁膜１２に形成された第１配線１７を被覆する第２絶縁膜２１と、前記第２絶縁膜２１に形成された配線溝２５と、前記配線溝２５の底部の前記第２絶縁膜２１に形成されたもので前記第１配線１７に通じる接続孔２６と、前記接続孔２６底部を除く前記配線溝２５と接続孔２６との内面に形成された第１バリア膜３１と、前記接続孔２６底部の前記第１絶縁膜１２上に形成された第２バリア膜３４と、前記第１バリア膜３１および第２バリア膜を３４介して前記配線溝２５および前記接続孔２６に埋め込まれた第２配線３５（含むプラグ３６）とを備えたことを特徴とする。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。また、それらの表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。
【解決手段】マスク層を形成する際、形成したいパターンの外側（パターンの輪郭、端部に相当する）に液状のマスク層形成材料を含む組成物を付着させ、枠状の第１のマスク層を形成する。枠状の第１のマスク層の内側の空間を充填するように、液状の第２のマスク層形成材料を含む組成物を付着させ第２のマスク層を形成する。第１のマスク層及び第２のマスク層は接して形成され、第２のマスク層の周囲を囲むように第１のマスク層が形成されるので、第１のマスク層及び第２のマスク層は連続した一つのマスク層として用いることができる。 （もっと読む）

【課題】 デュアル配線型集積回路チップ及びその製造方法を提供する。
【解決手段】 両面に配線レベルを有する半導体デバイス、及び、両面のデバイス及び配線レベルへのコンタクトを有する半導体構造体を製造する方法を提供する。本方法は、シリコン・オン・インシュレータ基板上のデバイスへの第１コンタクトと、第１コンタクトへの第１側面上の配線レベルとを有するデバイスを製造するステップと、下部シリコン層を除去して埋込み酸化物層を露出させるステップと、埋込み酸化物層を貫通してデバイスへの第２コンタクトを形成するステップと、埋込み酸化物層の上に第２コンタクトへの配線レベルを形成するステップとを含む。 （もっと読む）