層間絶縁膜（１）及びＣＭＰストッパ膜を形成した後、配線溝を形成する。次に、配線溝内にバリアメタル膜（４）及びＣｕ膜（５）を埋め込んだ後、ＣＭＰストッパ膜が露出するまで、ＣＭＰ等によってＣｕ膜（５）及びバリアメタル膜（４）を平坦化することにより、下層配線（１７）を形成する。次いで、ドライエッチングによってＣＭＰストッパを除去することにより、相対的に下層配線（１７）の表面を周囲から突出させる。続いて、全面にエッチングストッパ膜（６）を形成する。その後、ビアプラグ（１８）を形成し、更に、下層配線（１７）と同様にして、上層配線（１９）を形成する。
（もっと読む）

【課題】 レジストを完全に貫通するコンタクトホールを形成することにある。
【解決手段】 薄膜トランジスタの製造方法は、いずれも、光源からの光線をマスクを介してガラス基板のレジストに照射した後、該レジストを現像して前記レジストにコンタクトホールを形成することを含み、前記光線としてｉ線を用いる。 （もっと読む）

【課題】アスペクト比が大きい貫通導電体を形成する場合の導電体の埋め込み性を向上させる手段を提供する。
【解決手段】シリコン基板の上面から下面に貫通する導電体からなる貫通導電体において、シリコン基板の上面からシリコン基板の厚さ方向に延在する第１の導電体と、この第１の導電体の底面からシリコン基板の下面に貫通する第１の導電体よりも厚さ方向に直交する方向の寸法が小さい第２の導電体とを設ける。 （もっと読む）

【課題】 半導体形成プロセスによって形成してある抵抗体装置において、抵抗値の変更のための修正にかかる時間と費用の削減を図れるようにすることを目的とする。
【解決手段】 抵抗体２２上にその長手方向に沿って全長に亘ってＮ個のコンタクト２３−１〜２３−Ｎが等間隔で分散して形成してあり、アルミ配線パターン２４、２５がＮ個のコンタクト２３−１〜２３−Ｎのうちから選択した二つのコンタクト２３−１と２３−Ｎとに接続してある。抵抗値を変更する場合には、アルミ配線パターンだけを変更して、目的とする抵抗値に対応した別のコンタクトに接続して形成される。 （もっと読む）

【課題】 スルーホール等の凹部において、ボイドフリーな膜を形成することを目的とする。
【解決手段】 半導体基板上に形成された、スルーホールを有する絶縁層と、スルーホール内に形成された導電層において、導電層内部に埋め込まれた埋め込み絶縁膜を形成し、ボイドフリーの膜とする。 （もっと読む）

【課題】 プラグと配線との接続抵抗および絶縁膜の誘電率を効果的に低下させる。
【解決手段】 半導体装置１００は、半導体基板（不図示）と、半導体基板の上部に設けられ、銅含有金属により構成される第一配線１０８と、第一配線１０８の上部に設けられ、第一配線１０８に接続する導電性の第一プラグ１１４と、第一配線１０８の上部において、第一プラグ１１４が設けられた領域以外の領域に設けられたＣｕシリサイド層１１１と、第一プラグ１１４の上部に設けられたＣｕシリサイド層１１７と、第一配線１０８の側面から第一プラグ１１４の側面にわたって形成されるとともに、第一配線１０８の側面と、第一配線１０８の上部と、第一プラグ１１４の側面とを被覆する第一ポーラスＭＳＱ膜１０５と、を含む配線構造を有する。 （もっと読む）

【課題】 動作（駆動）中の半導体デバイスの動作状況を測定して、上記半導体デバイスをより正確に価できる評価用半導体デバイス、評価用半導体デバイスの作製方法、半導体デバイスの評価方法を実現する。
【解決手段】 半導体基板２上に設けられた任意の半導体デバイスの、ドレイン、ソース、ゲートの各電極３ａ、４ａ、５と、各電極３ａ、４ａ、５間に形成されたキャリアの分布状態が制御されるアクティブ領域２ａとを設ける。各電極３ａ、４ａ、５上を覆う絶縁膜７を設ける。観察すべきアクティブ領域２ａを露出させた露出面１ａを形成する。各電極３ａ、４ａ、５を外部と接続させるために、絶縁膜７中に配線部３ｂ、４ｂ、５ａをそれぞれ設ける。 （もっと読む）

【課題】アスペクト比の高いコンタクトホールに対して、カバレッジ等の埋め込み特性を向上させ、信頼性を確保できる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０１の上に形成された絶縁膜１０２に、下層配線溝１０３を形成する。次に、下層配線溝１０３内に第１のバリアメタル膜１０４及び第１の金属膜１０５からなる下層配線１０６を形成する。次に、絶縁膜１０２の上に、拡散防止絶縁膜１０７及び層間絶縁膜１０８を順次堆積する。その後、層間絶縁膜１０８及び拡散防止絶縁膜１０７を除去し、下層配線１０３に到達するコンタクトホール１０９を形成する。次に、コンタクトホール１０９の下部領域に第２の金属膜１１０を選択的に形成する。次に、コンタクトホール１０９内の第２の金属膜１１０上に第２のバリアメタル膜１１１及び第３の金属膜１１２からなるコンタクトプラグ１１３を形成する。 （もっと読む）

【課題】 コンタクトプラグが第１配線に対し幅広である場合においても、意図しない短絡が防止できる。
【解決手段】 コンタクトプラグＶ２は、隣接する複数のＭ１配線に跨って形成され、複数のＭ１配線と１つのＭ２配線とを接続する。
（もっと読む）

【課題】 接続線と配線との接続部において、接続線周囲の配線幅の拡大や接続線個数の増大に伴う配線ピッチの増大によるレイアウト面積の損失を抑えつつ、かつ、エレクトロマイグレーションの発生を抑える。
【解決手段】 上層配線と下層配線と、上層配線と下層配線とを接続する接続線とを備える半導体装置において、接続線に対して電子の流れの下流側の配線の、少なくとも接続線に接続する接続部の直下又は直上部分、及び接続部から下流側の部分の膜厚を厚くして、厚膜化領域を設ける。 （もっと読む）

【課題】ボイドに起因するコンタクトプラグ同士の短絡を防止し、且つコンタクト抵抗の上昇や接触不良を抑制する。
【解決手段】半導体基板１１に接続されたコンタクトプラグ１３を収容する層間絶縁膜１２上に形成された配線層１５ａ，１５ｂの側壁を覆うサイドウォール絶縁膜１６、配線層及びサイドウォール絶縁膜１６を覆う層間絶縁膜１７上に容量素子３１、層間絶縁膜１７を貫通し、コンタクトプラグ１３と容量素子の電極を接続するコンタクトプラグ２９とを備えた半導体装置１０において、プラグ２９を、少なくとも一部の側壁がサイドウォール絶縁膜１６と自己整合的に形成されたコンタクトホール１９内に、プラグ１３上に順次に堆積された第１と第２の導電膜２０，２２で構成し、第１の導電膜をコンタクトホール１９の側壁と接して形成するとともに、第２の導電膜をコンタクトホール１９の側壁上に形成されたサイドウォール絶縁膜２１の内部に形成する。 （もっと読む）

【課題】 基板を貫通する貫通配線などの導電材層と基板との間に安定して絶縁材層を形成することができ、また導電材層の厚みを均一にして貫通配線を安定して形成することのできる半導体装置の製造方法を提供する。
【解決手段】 半導体基板１１に半導体基板１１の一方の表面部２１側から半導体基板１１の厚み方向に延びる筒状の絶縁材充填用孔２５を形成して、絶縁材充填用孔２５の内方に、残留する半導体基板１１からなる柱状体２６を形成する。形成された絶縁材充填用孔２５に絶縁材料を充填して筒状の絶縁材層２７を形成した後、柱状体２６を除去して絶縁材層２７の内方に柱状の導電材充填用孔２９を形成する。形成された導電材充填用孔２９に導電材料を充填して、絶縁材層２７で囲繞された導電材層３０を形成する。これによって、導電材層３０と半導体基板１１との間に絶縁材層２７を安定して形成することができる。また導電材層３０の厚みを均一にすることができる。 （もっと読む）

【課題】 電極の段切れを防止して表示品位の優れたアクティブマトリクス型表示装置およびその製造方法を提供する。
【解決手段】 アクティブマトリクス型表示装置は、接続配線４と、貫通孔３３を含む無機絶縁膜２１と、コンタクトホール３２を含む有機絶縁膜２２と、画素メタル電極６とを備える。貫通孔３３は、接続配線４の表面においてコンタクトホール３２よりも大きくなるように形成され、有機絶縁膜２２は、貫通孔３３とコンタクトホール３２とに挟まれるように形成された介在部３１を含む。接続配線４は、表面のうち少なくとも介在部３１が接する領域に形成された酸化膜を含む。 （もっと読む）

【課題】 信頼性の向上を図ることにある。
【解決手段】 強誘電体メモリの製造方法は、（ａ）基体１０の上方に形成された絶縁層２０に、第１及び第２のコンタクトホール２２，２４を形成すること、（ｂ）第１及び第２のコンタクトホール２２，２４のそれぞれの内部に、絶縁層２０の上面よりも低い上面を有するプラグ４２，４４を形成すること、（ｃ）第１及び第２のコンタクトホール２２，２４のそれぞれのプラグ４２，４４の上方を含む領域に、バリア層５１を形成すること、（ｄ）下部電極８２、強誘電体層８４及び上部電極８６を順に積層して積層体８１を形成すること、（ｅ）積層体８１をエッチングすることによって、第１のコンタクトホール２２のプラグ４２の上方を含む領域に、強誘電体キャパシタ８０を形成すること、（ｆ）第２のコンタクトホール２４のプラグ４４の上方を含む領域に、被覆層９０を形成すること、（ｇ）酸素雰囲気下においてアニール処理を行うこと、を含む。 （もっと読む）

【課題】 製造プロセスの簡略化及び信頼性の向上を図ることにある。
【解決手段】 強誘電体メモリの製造方法は、（ａ）基体１０の上方に形成された絶縁層２０に、第１及び第２のコンタクトホール２２，２４を形成すること、（ｂ）第１及び第２のコンタクトホール２２，２４のそれぞれの内部に、絶縁層２０の上面よりも低い上面を有するプラグ４２，４４を形成すること、（ｃ）第１及び第２のコンタクトホール２２，２４のそれぞれのプラグ４２，４４の上方に、バリア層５２，５４を形成すること、（ｄ）下部電極８２、強誘電体層８４及び上部電極８６を順に積層して積層体８１を形成すること、（ｅ）積層体８１をエッチングすることによって、第１のコンタクトホール２２のプラグ４２の上方を含む領域に、強誘電体キャパシタ８０を形成すること、を含む。バリア層５２，５４は、下部電極８２よりもエッチングされにくい性質を有する。 （もっと読む）

【課題】 ドライエッチングにより半導体基板やポリシリコン層に生じるダメージ層を効果的に除去して、寄生抵抗や接合リークが低減された半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を、ドライ工程によりエッチングする工程と、前記エッチングにより前記半導体基板上に生じたダメージ層を、熱分解した原子状の水素により、所定の温度下で除去する工程とを含む。 （もっと読む）

【課題】 従来の多層配線構造においては、配線格子及び垂直接続孔の制限があるため、上層配線１の接続点と、下層配線２の接続点とを結ぶ接続配線は最短経路ではなかった。
そこで、本発明は、半導体装置の多層配線のうち、異なる配線層に属する所定の２点間を、短縮した距離で接続する接続配線を含む多層配線構造、及び、該多層配線構造中の該接続配線の形成方法を提供する。
【解決手段】
上記課題を解決するため、多層配線構造であって、第１の配線と、前記第１の配線が属する配線層とは異なる配線層に属する第２の配線と、前記第１の配線と前記第２の配線を接続する第３の配線を備え、前記第３の配線は、異なる配線層に属し、かつ、平面的に異なる位置にある２点を結ぶ立体対角線にそった配線を含むことを特徴とする多層配線構造を提供する。また、前記第３配線を形成する工程が、前記立体対角線に沿った貫通孔を形成する工程と、前記貫通孔に導電材料を充填する工程とを含むことを特徴とする多層配線構造を製造する方法を提供する。 （もっと読む）

【課題】Ｌｏｗ−ｋ膜を層間絶縁膜として用いた半導体装置であっても、ダイシング時に発生するクラックがシールリング部へ伝播するのを抑制し、半導体装置の信頼性を向上する技術を提供する。
【解決手段】ダイシング領域側の各層にダミービア１２５，１３５，１４５，１５５，１６５を形成する。ダミービア１２５，１３５，１４５，１５５，１６５は上面からみて、縦横に等間隔に形成する。ダイシング時にクラックが発生しても、ダミービア１２５，１３５，１４５，１５５，１６５によって、クラックがシールリング部１９０にまで伝播するのを抑制することができる。その結果、回路形成領域の吸湿耐性を向上させ、信頼性の劣化を防止することができる。 （もっと読む）