半導体装置及びその製造方法
【課題】ボイドに起因するコンタクトプラグ同士の短絡を防止し、且つコンタクト抵抗の上昇や接触不良を抑制する。
【解決手段】半導体基板11に接続されたコンタクトプラグ13を収容する層間絶縁膜12上に形成された配線層15a,15bの側壁を覆うサイドウォール絶縁膜16、配線層及びサイドウォール絶縁膜16を覆う層間絶縁膜17上に容量素子31、層間絶縁膜17を貫通し、コンタクトプラグ13と容量素子の電極を接続するコンタクトプラグ29とを備えた半導体装置10において、プラグ29を、少なくとも一部の側壁がサイドウォール絶縁膜16と自己整合的に形成されたコンタクトホール19内に、プラグ13上に順次に堆積された第1と第2の導電膜20,22で構成し、第1の導電膜をコンタクトホール19の側壁と接して形成するとともに、第2の導電膜をコンタクトホール19の側壁上に形成されたサイドウォール絶縁膜21の内部に形成する。
【解決手段】半導体基板11に接続されたコンタクトプラグ13を収容する層間絶縁膜12上に形成された配線層15a,15bの側壁を覆うサイドウォール絶縁膜16、配線層及びサイドウォール絶縁膜16を覆う層間絶縁膜17上に容量素子31、層間絶縁膜17を貫通し、コンタクトプラグ13と容量素子の電極を接続するコンタクトプラグ29とを備えた半導体装置10において、プラグ29を、少なくとも一部の側壁がサイドウォール絶縁膜16と自己整合的に形成されたコンタクトホール19内に、プラグ13上に順次に堆積された第1と第2の導電膜20,22で構成し、第1の導電膜をコンタクトホール19の側壁と接して形成するとともに、第2の導電膜をコンタクトホール19の側壁上に形成されたサイドウォール絶縁膜21の内部に形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関し、更に詳細には、半導体装置にコンタクトプラグを形成する技術に関する。
【背景技術】
【0002】
近年、電子機器の小型化及び高性能化の要請により、電子機器に搭載される半導体装置の微細化が進められている。半導体装置が微細化されることによって、半導体装置における配線の間隔やコンタクト径などについても極めて狭くなってきている。
【0003】
図9〜11に、層間絶縁膜にコンタクトホールを形成する、従来の半導体装置の製造段階を順次に示す。これらの図中で、(b)に示す図は、(a)に示す図のB−B断面を示している。従来の半導体装置の製造方法では、先ず、図9に示すように、半導体基板11上にゲート酸化膜を介して図示しないゲート電極を形成し、それを覆って層間絶縁膜12を成膜し、層間絶縁膜12を貫通して半導体基板11に達するコンタクトプラグ13を形成する。引き続き、層間絶縁膜12上に層間絶縁膜14を成膜した後、ゲート電極に達する図示しないコンタクトホールを形成する。
【0004】
次いで、層間絶縁膜14上に公知の方法を用いて導電層を形成し、これをパターニングして個々の配線15a,15bとする。一部の配線は、図示しないコンタクトプラグを介してゲート電極に接続される。更に、各配線15a,15bの側壁にサイドウォール絶縁膜16を形成し、次いで、これらを覆って層間絶縁膜17を全面に成膜する。
【0005】
層間絶縁膜17の成膜に後続して、層間絶縁膜17をCMP(Chemical Mechanical Polishing)法等を用いて平坦化した後、レジストマスクを用いて、配線15a,15bの間の層間絶縁膜17にコンタクトホール19を開孔する。層間絶縁膜14におけるコンタクトホール19の開孔は、サイドウォール絶縁膜16をマスクとする自己整合(Self Alignment)法によって行う。引き続き、図10に示すように、コンタクトホール19内部を含む全面に導電膜20を堆積し、層間絶縁膜17上に堆積された不要な導電膜20をCMP又は異方性エッチングによって除去することによって、図11に示すコンタクトプラグ23を形成する。
【0006】
ところで、近年の半導体装置では、層間絶縁膜17を成膜する工程において、配線15a,15bの間に層間絶縁膜17を埋め込みために十分なスペースを確保することが出来ない。このため、同工程において、層間絶縁膜17の埋め込み不良によって、配線15a,15bの間に配線15a,15bに沿って延在するボイド18が形成されることがある。上記従来の半導体装置の製造方法では、導電膜20を堆積する工程で、導電膜20がボイド18の内部にも入り込むため、配線15a,15b間に形成された複数のコンタクトプラグ23a,23bがボイド18内に入り込んだ導電膜20によって接続され、コンタクトプラグ23a,23b同士で短絡が発生する問題があった。
【0007】
コンタクトプラグ23a,23b同士の短絡を防止する方法として、コンタクトホール19の側壁にサイドウォールを形成し、このサイドウォールの内部にコンタクトプラグを形成する方法がある。図12、13に、そのような従来の半導体装置の製造方法について示す。図9に示した層間絶縁膜17の成膜工程に後続して、配線15a,15bの間の層間絶縁膜17にコンタクトホール19を形成した後、図12に示すように、コンタクトホール19の側壁及び底面を覆って薄い絶縁膜24を形成する。次いで、異方性エッチングにより、底面の絶縁膜24を除去し、コンタクトホール19内にサイドウォール25を残し、このコンタクトホール19内に導電膜を埋め込むことによって、図13に示すコンタクトプラグ(サイドウォールコンタクト)26を形成することが出来る。
【0008】
サイドウォールの内部にコンタクトプラグを形成する上記従来の半導体装置の製造方法では、コンタクトホール19内に露出するボイド18はサイドウォール25によって覆われる。従って、コンタクトホール19内に導電膜26を埋め込む工程において、導電膜26がボイド18内に入り込むことがないので、コンタクトプラグ26a、26b間の短絡を防止することが出来る。このような製造方法については、例えば特許文献1に記載されている。
【特許文献1】特開2001−338977号公報(図2)
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかし、サイドウォールの内部にコンタクトプラグを形成する従来の半導体装置の製造方法では、その下部のコンタクトプラグ13とコンタクトプラグ26との間の接触面積が、サイドウォール25を形成しない場合に比してサイドウォール25の厚みの分だけ減少する。特に、自己整合法によって形成されるコンタクトホールは、その底部で最も断面積が小さいため、サイドウォール25の厚みによる接触面積の減少は、コンタクト抵抗の上昇や接触不良を発生させる等のため、大きな問題になる。
【0010】
本発明は、上記に鑑み、ボイドに起因するコンタクトプラグ同士の短絡を防止し、且つコンタクト抵抗の上昇や接触不良を抑制できる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記目的を達成するために、本発明に係る半導体装置は、拡散層に接続される第1のコンタクトプラグを収容する第1の絶縁膜と、該第1の絶縁膜上に形成されパターニングされた第1の配線層と、該第1の配線層に含まれる配線の側壁を覆う第1のサイドウォール絶縁膜と、前記第1の配線層及び第1のサイドウォール絶縁膜を覆う第2の絶縁膜と、該第2の絶縁膜上に形成される容量素子とを備える半導体装置において、
前記第2の絶縁膜を貫通し、前記第1のコンタクトプラグと前記容量素子の一方の電極とを接続する第2のコンタクトプラグを備え、
前記第2のコンタクトプラグは、少なくとも一部の側壁が前記サイドウォール絶縁膜と自己整合的に形成されたコンタクトホール内に、前記第1のコンタクトプラグ上に順次に堆積された第1及び第2のプラグ部分を含み、前記第1のプラグ部分は前記コンタクトホールの側壁と接して形成され、前記第2のプラグ部分は、前記コンタクトホールの側壁上に形成された第2のサイドウォール絶縁膜の内部に形成されていることを特徴としている。
【0012】
また、本発明に係る半導体装置の製造方法は、半導体基板上にトランジスタを形成する工程と、
前記トランジスタを覆い、該トランジスタの拡散層に接続された第1のコンタクトプラグを収容する第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に、第1のサイドウォール絶縁膜によって側部が被覆された配線を含む第1の配線層を形成する工程と、
前記第1の配線層及び第1のサイドウォール絶縁膜を覆って第2の絶縁膜を形成する工程と、
前記第2の絶縁膜内に、前記第1のコンタクトプラグ上に開口し、少なくとも一部の側壁が前記第1のサイドウォール絶縁膜と自己整合的に形成されたコンタクトホールを形成する工程と、
前記コンタクトホール内の前記第1のコンタクトプラグ上に第2のコンタクトプラグを形成する工程とを備える半導体装置の製造方法において、
前記第2のコンタクトプラグを形成する工程が、前記第1のコンタクトプラグ上に第1のプラグ部分を形成する工程と、該第1のプラグ部分の上部の前記コンタクトホールの側壁に第2のサイドウォール絶縁膜を形成する工程と、該第2のサイドウォール絶縁膜の内側に第2のプラグ部分を形成する工程とを含むことを特徴としている。
【発明の効果】
【0013】
本発明の半導体装置及び本発明方法によって製造される半導体装置によれば、第2のサイドウォール絶縁膜がコンタクトホールの底部に達しない上部のみに形成されるので、第1のコンタクトプラグと第2のコンタクトプラグとの間でサイドウォール絶縁膜を用いない場合と同等の接触面積を確保することができ、コンタクト抵抗の上昇や接触不良を抑制することが出来る。これによって、半導体装置の良好な特性を得ると共に、高い歩留まりを得ることが出来る。
【0014】
本発明の半導体装置では、前記第1の配線層に含まれる配線上にハードマスクが形成され、該ハードマスクの側壁が、前記第1のサイドウォール絶縁膜によって覆われているものとすることが出来る。
【0015】
本発明の半導体装置では、前記第1の絶縁膜と前記第1の配線層及び第2の絶縁膜との間に第3の絶縁膜が形成されており、前記コンタクトホールは、該第3の絶縁膜を貫通しているものとすることが出来る。この場合、更に、前記第3の絶縁膜には、前記第1の配線層に含まれる配線と、前記第1の絶縁層内に形成された第3のコンタクトプラグとを接続する第4のコンタクトプラグを収容する別のコンタクトホールが形成されるものとすることが出来る。
【0016】
本発明の半導体装置では、好適には、前記第1のプラグ部分の長さが、前記第3の絶縁膜の厚みと等しいか又はそれよりも長い。この場合、第1のプラグ部分と第2のプラグ部分との間の境界が第1のサイドウォール絶縁膜に接して形成され、第1のプラグ部分と第2のプラグ部分との間で十分な接触面積を得ることが出来る。本発明の半導体装置では、前記第1の配線層に含まれる配線が、相互に平行に延在する第1及び第2配線を含み、前記コンタクトホールが該第1配線と第2配線との間に形成されているものとすることが出来る。
【0017】
本発明の半導体装置の好適な実施態様では、前記第2のサイドウォール絶縁膜が、前記第1の絶縁膜中に形成されたボイド内に充填された導電層を覆っている。ボイド内に充填された導電層による、隣接する第2のコンタクトプラグ間の短絡を防止することができ、これによって、半導体装置の更に高い歩留まりを得ることが出来る。
【発明を実施するための最良の形態】
【0018】
以下に、実施形態を挙げ、添付図面を参照して、本発明の実施の形態を具体的且つ詳細に説明する。図1に本発明の実施形態に係る半導体装置の断面を、図2に図1のII−II断面を示す。半導体装置10は、図示しない拡散層が形成された半導体基板11と、半導体基板11上にゲート酸化膜を介して形成された図示しないゲート電極とを備える。ゲート電極を覆って層間絶縁膜12が成膜され、層間絶縁膜12には拡散層に達するコンタクトプラグ(第1のコンタクトプラグ)13が形成されている。層間絶縁膜12上には層間絶縁膜14が成膜されている。層間絶縁膜14には、ゲート電極に達するコンタクトホールが形成されている。
【0019】
層間絶縁膜14上には、相互に平行に延在する配線15a,15bを含む、パターニングされた配線層が形成されている。各配線15a,15bは、導電層27と導電層27上に成膜された絶縁層28から成る。配線15a,15bの両側壁には、サイドウォール絶縁膜16が形成され、配線15a,15b及びサイドウォール絶縁膜16を覆って層間絶縁膜14上に層間絶縁膜17が成膜されている。一部の配線は、図示しないコンタクトプラグを介してゲート電極に接続されている。
【0020】
2つの配線15a,15bの間には、層間絶縁膜14,17を貫通して下部のコンタクトプラグ13に到達するコンタクトホール19が形成されている。コンタクトホール19の下部には、ボイド18の下端より下側の位置であって、且つサイドウォール絶縁膜16の下端よりも上側の位置まで第1の導電膜20が埋め込まれている。第1の導電膜20上のコンタクトホール19の側壁には、薄いサイドウォール絶縁膜21が成膜されている。サイドウォール絶縁膜21の内部には、第2の導電膜22が埋め込まれている。第1の導電膜20は本発明の第1のプラグ部分を、第2の導電膜22は本発明の第2のプラグ部分をそれぞれ構成し、第1の導電膜20及び第2の導電膜22は、コンタクトプラグ(第2のコンタクトプラグ)29を構成する。サイドウォール絶縁膜21及びコンタクトプラグ29を含むプラグ構造はサイドウォール絶縁膜16と自己整合的に形成されるSAC(Self Aligned Contact)である。なお、ボイド18の内部にも第1の導電膜20が充填されている。層間絶縁膜17上には、層間絶縁膜30が成膜され、層間絶縁膜30中にはコンタクトプラグ29に接続する下部電極32、誘電体膜33、及び上部電極34から成る容量素子31等が形成されている。
【0021】
本実施形態の半導体装置によれば、ボイド18の表面を覆うサイドウォール絶縁膜21を備えるので、ボイド18の内部に充填された第1の導電膜20による、隣接するコンタクトプラグ29a,29b間の短絡を防止することが出来る。また、サイドウォール絶縁膜21がコンタクトホール19の底部に達しない上部のみに形成されるので、サイドウォール絶縁膜21を用いない場合と同等の接触面積を確保することができ、コンタクト抵抗の上昇や接触不良を抑制することが出来る。上記によって、半導体装置の良好な特性を得ると共に、高い歩留まりを得ることが出来る。
【0022】
図3〜7に、本実施形態の半導体装置の製造段階を順次に示す。これらの図中で、(b)に示す図は、(a)に示す図のB−B断面を示している。先ず、公知の方法を用いて、半導体基板11の主表面に図示しない拡散層を形成し、半導体基板11上にゲート酸化膜を介して図示しないゲート電極を形成する。ゲート電極を覆って半導体基板11上に層間絶縁膜12を成膜した後、層間絶縁膜12に拡散層に達するコンタクトプラグ13を形成する。更に、層間絶縁膜12上に別の層間絶縁膜14を成膜する。
【0023】
次に、公知の方法を用いて、ゲート電極に達する図示しないコンタクトホールを形成した後に、層間絶縁膜14上に、導電層27及び絶縁層28を順次に成膜し、これらをパターニングして個々の配線15a,15bとする。一部の配線は、図示しないコンタクトプラグを介して、ゲート電極に接続される。引き続き、配線15a,15bの側壁にサイドウォール絶縁膜16を形成する。配線15a,15b及びサイドウォール絶縁膜16を覆って層間絶縁膜14上に、層間絶縁膜17を成膜する(図3)。層間絶縁膜17を成膜する工程では、配線15a,15bの間の間隔が狭い場合には、2つの配線15a,15bの間の層間絶縁膜17に、配線15a,15bに平行に延在するボイド18が形成される。
【0024】
次いで、CMP法を用いて層間絶縁膜17を平坦化した後、層間絶縁膜17上に図示しないフォトレジストパターンを形成する。引き続き、フォトレジストパターン及びサイドウォール絶縁膜16をマスクとする異方性エッチングにより、層間絶縁膜14,17にコンタクトプラグ13に達するコンタクトホール19を開孔する。層間絶縁膜14におけるコンタクトホール19の開孔は、サイドウォール絶縁膜16をマスクとするセルフアライメント法によって行う。
【0025】
次いで、図4に示すように、コンタクトホール19内及び層間絶縁膜17上に第1の導電膜20を成膜する。この際に、ボイド18内に第1の導電膜20が入り込み、ボイド18内も第1の導電膜20で充填される。引き続き、図5に示すように、異方性エッチングにより、層間絶縁膜17上及びコンタクトホール19内の上部の第1の導電膜20を除去する。コンタクトホール19内の第1の導電膜20の除去に際しては、下部のコンタクトプラグ13に達せず、且つボイド18が露出する位置まで除去する。
【0026】
ボイド18が形成される位置の確認は、例えば実験に基づいて行う。つまり、配線15a,15bの離隔幅、サイドウォール絶縁膜16の幅、及び層間絶縁膜17の成膜条件等の条件が同じ場合には、ボイド18はほぼ同じ位置に生じるので、実際の成膜時と同じ条件で実験を行うことによってボイド18が生じる位置を決定することが出来る。或いは、層間絶縁膜14の厚みと同じ厚み又はこれより所定値だけ大きな厚みを残す。第1の導電膜20の除去に際しては、また、第1の導電膜20と第2の導電膜22との間で十分な接触面積を確保するために、サイドウォール絶縁膜16の下端に達しない位置まで除去することが好ましい。
【0027】
次いで、薄い絶縁膜を全面に成膜する。引き続き、異方性エッチングにより、この底面の絶縁膜を除去し、コンタクトホール19内に図6に示すサイドウォール絶縁膜21を残す。引き続き、第2の導電膜22を全面に成膜した後、層間絶縁膜17上の第2の導電膜22を除去する。これによって、第1の導電膜20及び第2の導電膜22から成るコンタクトプラグ29を形成する。更に、層間絶縁膜17上に、コンタクトプラグ29に接続する下部電極32、誘電体膜33、及び上部電極34から成る容量素子31等を形成することによって、図1、2に示した本実施形態の半導体装置を完成することが出来る。
【0028】
本実施形態の半導体装置の製造方法では、特に、SACによってコンタクトホール19を形成する際に、コンタクトホール19の底部の面積がサイドウォール絶縁膜16の側壁底部の形状で一意的に決定されるため、コンタクト抵抗の上昇を確実に抑制することが出来る。
【0029】
上記実施形態では、下部のコンタクトプラグに接続するコンタクトプラグについて説明したが、本発明は、拡散層に接続するコンタクトプラグについて適用することも出来る。図7に、拡散層に接続するコンタクトプラグを形成する、実施形態の変形例に係る半導体装置の製造方法について、一製造段階を示す。本変形例の半導体装置の製造方法は、コンタクトプラグ13を形成せず、また、層間絶縁膜17の成膜に後続して、層間絶縁膜12,14,17を貫通し、半導体基板11の拡散層に達するコンタクトホール19を形成することを除いては、実施形態の半導体装置の製造方法と同様である。
【0030】
本変形例の半導体装置の製造方法によれば、実施形態の半導体装置の製造方法と同様に、サイドウォール絶縁膜21によって、ボイド18内に充填された第1の導電膜20による、コンタクトプラグ間の短絡を防止することが出来る。また、サイドウォール絶縁膜21がコンタクトホール19の底部に達しない上部のみに形成されるので、拡散層とコンタクトプラグとの間の十分な接触面積を確保できる。
【0031】
比較のために、図8に、拡散層に接続するコンタクトプラグを形成する、従来の半導体装置の製造方法における一製造段階を示す。同図に示した従来の半導体装置の製造方法は、コンタクトプラグ13を形成せず、また、層間絶縁膜12,14,17を貫通し、半導体基板11の拡散層に達するコンタクトホール19を形成することを除いては、図13、14を参照して説明した従来の半導体装置の製造方法と同様である。ここで、従来の半導体装置の製造方法では、サイドウォール絶縁膜21を形成する工程において、半導体基板11がプラズマによるダメージを受けるため、基板リーク電流が発生し易くなる。これに対して、本変形例の半導体装置の製造方法では、半導体基板11へのプラズマによるダメージを回避することが出来るので、基板リーク電流を抑制して、良好な半導体装置の特性を得ることが出来る。
【0032】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。
【図面の簡単な説明】
【0033】
【図1】本発明の実施形態に係る半導体装置の断面を示す断面図である。
【図2】図1のII−II断面を示す断面図である。
【図3】図3(a)は、本発明の実施形態に係る半導体装置を製造する製造段階を示す断面図であり、図3(b)は、図3(a)のB−B断面を示す断面図である。
【図4】図4(a)は、本発明の実施形態に係る半導体装置を製造する、図3に後続する製造段階を示す断面図であり、図4(b)は、図4(a)のB−B断面を示す断面図である。
【図5】図5(a)は、本発明の実施形態に係る半導体装置を製造する、図4に後続する製造段階を示す断面図であり、図5(b)は、図5(a)のB−B断面を示す断面図である。
【図6】図6(a)は、本発明の実施形態に係る半導体装置を製造する、図5に後続する製造段階を示す断面図であり、図6(b)は、図6(a)のB−B断面を示す断面図である。
【図7】実施形態の変形例に係る半導体装置の製造方法の一製造段階を示す断面図である。
【図8】従来の半導体装置の製造方法の一製造段階を示す断面図である。
【図9】図9(a)は、従来の半導体装置を製造する製造段階を示す断面図であり、図9(b)は、図9(a)のB−B断面を示す断面図である。
【図10】図10(a)は、従来の半導体装置を製造する、図9に後続する製造段階を示す断面図であり、図10(b)は、図10(a)のB−B断面を示す断面図である。
【図11】図11(a)は、従来の半導体装置を製造する、図10に後続する製造段階を示す断面図であり、図11(b)は、図11(a)のB−B断面を示す断面図である。
【図12】図12(a)は、サイドウォールの内部にコンタクトプラグを形成する、従来の半導体装置を製造する製造段階を示す断面図であり、図12(b)は、図12(a)のB−B断面を示す断面図である。
【図13】図13(a)は、従来の半導体装置を製造する、図12に後続する製造段階を示す断面図であり、図13(b)は、図13(a)のB−B断面を示す断面図である。
【符号の説明】
【0034】
10:半導体装置
11:半導体基板
12,14,17:層間絶縁膜
13,23,23a,23b,26,26a,26b,29,29a,29b:コンタクトプラグ
15a,15b:配線
16,21,25:サイドウォール絶縁膜
18:ボイド
19:コンタクトホール
20:第1の導電膜
22:第2の導電膜
24:絶縁膜
27:(配線における)導電層
28:(配線における)絶縁層
30:層間絶縁膜
31:容量素子
32:下部電極
33:誘電体膜
34:上部電極
35:プラズマ
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関し、更に詳細には、半導体装置にコンタクトプラグを形成する技術に関する。
【背景技術】
【0002】
近年、電子機器の小型化及び高性能化の要請により、電子機器に搭載される半導体装置の微細化が進められている。半導体装置が微細化されることによって、半導体装置における配線の間隔やコンタクト径などについても極めて狭くなってきている。
【0003】
図9〜11に、層間絶縁膜にコンタクトホールを形成する、従来の半導体装置の製造段階を順次に示す。これらの図中で、(b)に示す図は、(a)に示す図のB−B断面を示している。従来の半導体装置の製造方法では、先ず、図9に示すように、半導体基板11上にゲート酸化膜を介して図示しないゲート電極を形成し、それを覆って層間絶縁膜12を成膜し、層間絶縁膜12を貫通して半導体基板11に達するコンタクトプラグ13を形成する。引き続き、層間絶縁膜12上に層間絶縁膜14を成膜した後、ゲート電極に達する図示しないコンタクトホールを形成する。
【0004】
次いで、層間絶縁膜14上に公知の方法を用いて導電層を形成し、これをパターニングして個々の配線15a,15bとする。一部の配線は、図示しないコンタクトプラグを介してゲート電極に接続される。更に、各配線15a,15bの側壁にサイドウォール絶縁膜16を形成し、次いで、これらを覆って層間絶縁膜17を全面に成膜する。
【0005】
層間絶縁膜17の成膜に後続して、層間絶縁膜17をCMP(Chemical Mechanical Polishing)法等を用いて平坦化した後、レジストマスクを用いて、配線15a,15bの間の層間絶縁膜17にコンタクトホール19を開孔する。層間絶縁膜14におけるコンタクトホール19の開孔は、サイドウォール絶縁膜16をマスクとする自己整合(Self Alignment)法によって行う。引き続き、図10に示すように、コンタクトホール19内部を含む全面に導電膜20を堆積し、層間絶縁膜17上に堆積された不要な導電膜20をCMP又は異方性エッチングによって除去することによって、図11に示すコンタクトプラグ23を形成する。
【0006】
ところで、近年の半導体装置では、層間絶縁膜17を成膜する工程において、配線15a,15bの間に層間絶縁膜17を埋め込みために十分なスペースを確保することが出来ない。このため、同工程において、層間絶縁膜17の埋め込み不良によって、配線15a,15bの間に配線15a,15bに沿って延在するボイド18が形成されることがある。上記従来の半導体装置の製造方法では、導電膜20を堆積する工程で、導電膜20がボイド18の内部にも入り込むため、配線15a,15b間に形成された複数のコンタクトプラグ23a,23bがボイド18内に入り込んだ導電膜20によって接続され、コンタクトプラグ23a,23b同士で短絡が発生する問題があった。
【0007】
コンタクトプラグ23a,23b同士の短絡を防止する方法として、コンタクトホール19の側壁にサイドウォールを形成し、このサイドウォールの内部にコンタクトプラグを形成する方法がある。図12、13に、そのような従来の半導体装置の製造方法について示す。図9に示した層間絶縁膜17の成膜工程に後続して、配線15a,15bの間の層間絶縁膜17にコンタクトホール19を形成した後、図12に示すように、コンタクトホール19の側壁及び底面を覆って薄い絶縁膜24を形成する。次いで、異方性エッチングにより、底面の絶縁膜24を除去し、コンタクトホール19内にサイドウォール25を残し、このコンタクトホール19内に導電膜を埋め込むことによって、図13に示すコンタクトプラグ(サイドウォールコンタクト)26を形成することが出来る。
【0008】
サイドウォールの内部にコンタクトプラグを形成する上記従来の半導体装置の製造方法では、コンタクトホール19内に露出するボイド18はサイドウォール25によって覆われる。従って、コンタクトホール19内に導電膜26を埋め込む工程において、導電膜26がボイド18内に入り込むことがないので、コンタクトプラグ26a、26b間の短絡を防止することが出来る。このような製造方法については、例えば特許文献1に記載されている。
【特許文献1】特開2001−338977号公報(図2)
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかし、サイドウォールの内部にコンタクトプラグを形成する従来の半導体装置の製造方法では、その下部のコンタクトプラグ13とコンタクトプラグ26との間の接触面積が、サイドウォール25を形成しない場合に比してサイドウォール25の厚みの分だけ減少する。特に、自己整合法によって形成されるコンタクトホールは、その底部で最も断面積が小さいため、サイドウォール25の厚みによる接触面積の減少は、コンタクト抵抗の上昇や接触不良を発生させる等のため、大きな問題になる。
【0010】
本発明は、上記に鑑み、ボイドに起因するコンタクトプラグ同士の短絡を防止し、且つコンタクト抵抗の上昇や接触不良を抑制できる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記目的を達成するために、本発明に係る半導体装置は、拡散層に接続される第1のコンタクトプラグを収容する第1の絶縁膜と、該第1の絶縁膜上に形成されパターニングされた第1の配線層と、該第1の配線層に含まれる配線の側壁を覆う第1のサイドウォール絶縁膜と、前記第1の配線層及び第1のサイドウォール絶縁膜を覆う第2の絶縁膜と、該第2の絶縁膜上に形成される容量素子とを備える半導体装置において、
前記第2の絶縁膜を貫通し、前記第1のコンタクトプラグと前記容量素子の一方の電極とを接続する第2のコンタクトプラグを備え、
前記第2のコンタクトプラグは、少なくとも一部の側壁が前記サイドウォール絶縁膜と自己整合的に形成されたコンタクトホール内に、前記第1のコンタクトプラグ上に順次に堆積された第1及び第2のプラグ部分を含み、前記第1のプラグ部分は前記コンタクトホールの側壁と接して形成され、前記第2のプラグ部分は、前記コンタクトホールの側壁上に形成された第2のサイドウォール絶縁膜の内部に形成されていることを特徴としている。
【0012】
また、本発明に係る半導体装置の製造方法は、半導体基板上にトランジスタを形成する工程と、
前記トランジスタを覆い、該トランジスタの拡散層に接続された第1のコンタクトプラグを収容する第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に、第1のサイドウォール絶縁膜によって側部が被覆された配線を含む第1の配線層を形成する工程と、
前記第1の配線層及び第1のサイドウォール絶縁膜を覆って第2の絶縁膜を形成する工程と、
前記第2の絶縁膜内に、前記第1のコンタクトプラグ上に開口し、少なくとも一部の側壁が前記第1のサイドウォール絶縁膜と自己整合的に形成されたコンタクトホールを形成する工程と、
前記コンタクトホール内の前記第1のコンタクトプラグ上に第2のコンタクトプラグを形成する工程とを備える半導体装置の製造方法において、
前記第2のコンタクトプラグを形成する工程が、前記第1のコンタクトプラグ上に第1のプラグ部分を形成する工程と、該第1のプラグ部分の上部の前記コンタクトホールの側壁に第2のサイドウォール絶縁膜を形成する工程と、該第2のサイドウォール絶縁膜の内側に第2のプラグ部分を形成する工程とを含むことを特徴としている。
【発明の効果】
【0013】
本発明の半導体装置及び本発明方法によって製造される半導体装置によれば、第2のサイドウォール絶縁膜がコンタクトホールの底部に達しない上部のみに形成されるので、第1のコンタクトプラグと第2のコンタクトプラグとの間でサイドウォール絶縁膜を用いない場合と同等の接触面積を確保することができ、コンタクト抵抗の上昇や接触不良を抑制することが出来る。これによって、半導体装置の良好な特性を得ると共に、高い歩留まりを得ることが出来る。
【0014】
本発明の半導体装置では、前記第1の配線層に含まれる配線上にハードマスクが形成され、該ハードマスクの側壁が、前記第1のサイドウォール絶縁膜によって覆われているものとすることが出来る。
【0015】
本発明の半導体装置では、前記第1の絶縁膜と前記第1の配線層及び第2の絶縁膜との間に第3の絶縁膜が形成されており、前記コンタクトホールは、該第3の絶縁膜を貫通しているものとすることが出来る。この場合、更に、前記第3の絶縁膜には、前記第1の配線層に含まれる配線と、前記第1の絶縁層内に形成された第3のコンタクトプラグとを接続する第4のコンタクトプラグを収容する別のコンタクトホールが形成されるものとすることが出来る。
【0016】
本発明の半導体装置では、好適には、前記第1のプラグ部分の長さが、前記第3の絶縁膜の厚みと等しいか又はそれよりも長い。この場合、第1のプラグ部分と第2のプラグ部分との間の境界が第1のサイドウォール絶縁膜に接して形成され、第1のプラグ部分と第2のプラグ部分との間で十分な接触面積を得ることが出来る。本発明の半導体装置では、前記第1の配線層に含まれる配線が、相互に平行に延在する第1及び第2配線を含み、前記コンタクトホールが該第1配線と第2配線との間に形成されているものとすることが出来る。
【0017】
本発明の半導体装置の好適な実施態様では、前記第2のサイドウォール絶縁膜が、前記第1の絶縁膜中に形成されたボイド内に充填された導電層を覆っている。ボイド内に充填された導電層による、隣接する第2のコンタクトプラグ間の短絡を防止することができ、これによって、半導体装置の更に高い歩留まりを得ることが出来る。
【発明を実施するための最良の形態】
【0018】
以下に、実施形態を挙げ、添付図面を参照して、本発明の実施の形態を具体的且つ詳細に説明する。図1に本発明の実施形態に係る半導体装置の断面を、図2に図1のII−II断面を示す。半導体装置10は、図示しない拡散層が形成された半導体基板11と、半導体基板11上にゲート酸化膜を介して形成された図示しないゲート電極とを備える。ゲート電極を覆って層間絶縁膜12が成膜され、層間絶縁膜12には拡散層に達するコンタクトプラグ(第1のコンタクトプラグ)13が形成されている。層間絶縁膜12上には層間絶縁膜14が成膜されている。層間絶縁膜14には、ゲート電極に達するコンタクトホールが形成されている。
【0019】
層間絶縁膜14上には、相互に平行に延在する配線15a,15bを含む、パターニングされた配線層が形成されている。各配線15a,15bは、導電層27と導電層27上に成膜された絶縁層28から成る。配線15a,15bの両側壁には、サイドウォール絶縁膜16が形成され、配線15a,15b及びサイドウォール絶縁膜16を覆って層間絶縁膜14上に層間絶縁膜17が成膜されている。一部の配線は、図示しないコンタクトプラグを介してゲート電極に接続されている。
【0020】
2つの配線15a,15bの間には、層間絶縁膜14,17を貫通して下部のコンタクトプラグ13に到達するコンタクトホール19が形成されている。コンタクトホール19の下部には、ボイド18の下端より下側の位置であって、且つサイドウォール絶縁膜16の下端よりも上側の位置まで第1の導電膜20が埋め込まれている。第1の導電膜20上のコンタクトホール19の側壁には、薄いサイドウォール絶縁膜21が成膜されている。サイドウォール絶縁膜21の内部には、第2の導電膜22が埋め込まれている。第1の導電膜20は本発明の第1のプラグ部分を、第2の導電膜22は本発明の第2のプラグ部分をそれぞれ構成し、第1の導電膜20及び第2の導電膜22は、コンタクトプラグ(第2のコンタクトプラグ)29を構成する。サイドウォール絶縁膜21及びコンタクトプラグ29を含むプラグ構造はサイドウォール絶縁膜16と自己整合的に形成されるSAC(Self Aligned Contact)である。なお、ボイド18の内部にも第1の導電膜20が充填されている。層間絶縁膜17上には、層間絶縁膜30が成膜され、層間絶縁膜30中にはコンタクトプラグ29に接続する下部電極32、誘電体膜33、及び上部電極34から成る容量素子31等が形成されている。
【0021】
本実施形態の半導体装置によれば、ボイド18の表面を覆うサイドウォール絶縁膜21を備えるので、ボイド18の内部に充填された第1の導電膜20による、隣接するコンタクトプラグ29a,29b間の短絡を防止することが出来る。また、サイドウォール絶縁膜21がコンタクトホール19の底部に達しない上部のみに形成されるので、サイドウォール絶縁膜21を用いない場合と同等の接触面積を確保することができ、コンタクト抵抗の上昇や接触不良を抑制することが出来る。上記によって、半導体装置の良好な特性を得ると共に、高い歩留まりを得ることが出来る。
【0022】
図3〜7に、本実施形態の半導体装置の製造段階を順次に示す。これらの図中で、(b)に示す図は、(a)に示す図のB−B断面を示している。先ず、公知の方法を用いて、半導体基板11の主表面に図示しない拡散層を形成し、半導体基板11上にゲート酸化膜を介して図示しないゲート電極を形成する。ゲート電極を覆って半導体基板11上に層間絶縁膜12を成膜した後、層間絶縁膜12に拡散層に達するコンタクトプラグ13を形成する。更に、層間絶縁膜12上に別の層間絶縁膜14を成膜する。
【0023】
次に、公知の方法を用いて、ゲート電極に達する図示しないコンタクトホールを形成した後に、層間絶縁膜14上に、導電層27及び絶縁層28を順次に成膜し、これらをパターニングして個々の配線15a,15bとする。一部の配線は、図示しないコンタクトプラグを介して、ゲート電極に接続される。引き続き、配線15a,15bの側壁にサイドウォール絶縁膜16を形成する。配線15a,15b及びサイドウォール絶縁膜16を覆って層間絶縁膜14上に、層間絶縁膜17を成膜する(図3)。層間絶縁膜17を成膜する工程では、配線15a,15bの間の間隔が狭い場合には、2つの配線15a,15bの間の層間絶縁膜17に、配線15a,15bに平行に延在するボイド18が形成される。
【0024】
次いで、CMP法を用いて層間絶縁膜17を平坦化した後、層間絶縁膜17上に図示しないフォトレジストパターンを形成する。引き続き、フォトレジストパターン及びサイドウォール絶縁膜16をマスクとする異方性エッチングにより、層間絶縁膜14,17にコンタクトプラグ13に達するコンタクトホール19を開孔する。層間絶縁膜14におけるコンタクトホール19の開孔は、サイドウォール絶縁膜16をマスクとするセルフアライメント法によって行う。
【0025】
次いで、図4に示すように、コンタクトホール19内及び層間絶縁膜17上に第1の導電膜20を成膜する。この際に、ボイド18内に第1の導電膜20が入り込み、ボイド18内も第1の導電膜20で充填される。引き続き、図5に示すように、異方性エッチングにより、層間絶縁膜17上及びコンタクトホール19内の上部の第1の導電膜20を除去する。コンタクトホール19内の第1の導電膜20の除去に際しては、下部のコンタクトプラグ13に達せず、且つボイド18が露出する位置まで除去する。
【0026】
ボイド18が形成される位置の確認は、例えば実験に基づいて行う。つまり、配線15a,15bの離隔幅、サイドウォール絶縁膜16の幅、及び層間絶縁膜17の成膜条件等の条件が同じ場合には、ボイド18はほぼ同じ位置に生じるので、実際の成膜時と同じ条件で実験を行うことによってボイド18が生じる位置を決定することが出来る。或いは、層間絶縁膜14の厚みと同じ厚み又はこれより所定値だけ大きな厚みを残す。第1の導電膜20の除去に際しては、また、第1の導電膜20と第2の導電膜22との間で十分な接触面積を確保するために、サイドウォール絶縁膜16の下端に達しない位置まで除去することが好ましい。
【0027】
次いで、薄い絶縁膜を全面に成膜する。引き続き、異方性エッチングにより、この底面の絶縁膜を除去し、コンタクトホール19内に図6に示すサイドウォール絶縁膜21を残す。引き続き、第2の導電膜22を全面に成膜した後、層間絶縁膜17上の第2の導電膜22を除去する。これによって、第1の導電膜20及び第2の導電膜22から成るコンタクトプラグ29を形成する。更に、層間絶縁膜17上に、コンタクトプラグ29に接続する下部電極32、誘電体膜33、及び上部電極34から成る容量素子31等を形成することによって、図1、2に示した本実施形態の半導体装置を完成することが出来る。
【0028】
本実施形態の半導体装置の製造方法では、特に、SACによってコンタクトホール19を形成する際に、コンタクトホール19の底部の面積がサイドウォール絶縁膜16の側壁底部の形状で一意的に決定されるため、コンタクト抵抗の上昇を確実に抑制することが出来る。
【0029】
上記実施形態では、下部のコンタクトプラグに接続するコンタクトプラグについて説明したが、本発明は、拡散層に接続するコンタクトプラグについて適用することも出来る。図7に、拡散層に接続するコンタクトプラグを形成する、実施形態の変形例に係る半導体装置の製造方法について、一製造段階を示す。本変形例の半導体装置の製造方法は、コンタクトプラグ13を形成せず、また、層間絶縁膜17の成膜に後続して、層間絶縁膜12,14,17を貫通し、半導体基板11の拡散層に達するコンタクトホール19を形成することを除いては、実施形態の半導体装置の製造方法と同様である。
【0030】
本変形例の半導体装置の製造方法によれば、実施形態の半導体装置の製造方法と同様に、サイドウォール絶縁膜21によって、ボイド18内に充填された第1の導電膜20による、コンタクトプラグ間の短絡を防止することが出来る。また、サイドウォール絶縁膜21がコンタクトホール19の底部に達しない上部のみに形成されるので、拡散層とコンタクトプラグとの間の十分な接触面積を確保できる。
【0031】
比較のために、図8に、拡散層に接続するコンタクトプラグを形成する、従来の半導体装置の製造方法における一製造段階を示す。同図に示した従来の半導体装置の製造方法は、コンタクトプラグ13を形成せず、また、層間絶縁膜12,14,17を貫通し、半導体基板11の拡散層に達するコンタクトホール19を形成することを除いては、図13、14を参照して説明した従来の半導体装置の製造方法と同様である。ここで、従来の半導体装置の製造方法では、サイドウォール絶縁膜21を形成する工程において、半導体基板11がプラズマによるダメージを受けるため、基板リーク電流が発生し易くなる。これに対して、本変形例の半導体装置の製造方法では、半導体基板11へのプラズマによるダメージを回避することが出来るので、基板リーク電流を抑制して、良好な半導体装置の特性を得ることが出来る。
【0032】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。
【図面の簡単な説明】
【0033】
【図1】本発明の実施形態に係る半導体装置の断面を示す断面図である。
【図2】図1のII−II断面を示す断面図である。
【図3】図3(a)は、本発明の実施形態に係る半導体装置を製造する製造段階を示す断面図であり、図3(b)は、図3(a)のB−B断面を示す断面図である。
【図4】図4(a)は、本発明の実施形態に係る半導体装置を製造する、図3に後続する製造段階を示す断面図であり、図4(b)は、図4(a)のB−B断面を示す断面図である。
【図5】図5(a)は、本発明の実施形態に係る半導体装置を製造する、図4に後続する製造段階を示す断面図であり、図5(b)は、図5(a)のB−B断面を示す断面図である。
【図6】図6(a)は、本発明の実施形態に係る半導体装置を製造する、図5に後続する製造段階を示す断面図であり、図6(b)は、図6(a)のB−B断面を示す断面図である。
【図7】実施形態の変形例に係る半導体装置の製造方法の一製造段階を示す断面図である。
【図8】従来の半導体装置の製造方法の一製造段階を示す断面図である。
【図9】図9(a)は、従来の半導体装置を製造する製造段階を示す断面図であり、図9(b)は、図9(a)のB−B断面を示す断面図である。
【図10】図10(a)は、従来の半導体装置を製造する、図9に後続する製造段階を示す断面図であり、図10(b)は、図10(a)のB−B断面を示す断面図である。
【図11】図11(a)は、従来の半導体装置を製造する、図10に後続する製造段階を示す断面図であり、図11(b)は、図11(a)のB−B断面を示す断面図である。
【図12】図12(a)は、サイドウォールの内部にコンタクトプラグを形成する、従来の半導体装置を製造する製造段階を示す断面図であり、図12(b)は、図12(a)のB−B断面を示す断面図である。
【図13】図13(a)は、従来の半導体装置を製造する、図12に後続する製造段階を示す断面図であり、図13(b)は、図13(a)のB−B断面を示す断面図である。
【符号の説明】
【0034】
10:半導体装置
11:半導体基板
12,14,17:層間絶縁膜
13,23,23a,23b,26,26a,26b,29,29a,29b:コンタクトプラグ
15a,15b:配線
16,21,25:サイドウォール絶縁膜
18:ボイド
19:コンタクトホール
20:第1の導電膜
22:第2の導電膜
24:絶縁膜
27:(配線における)導電層
28:(配線における)絶縁層
30:層間絶縁膜
31:容量素子
32:下部電極
33:誘電体膜
34:上部電極
35:プラズマ
【特許請求の範囲】
【請求項1】
拡散層に接続される第1のコンタクトプラグを収容する第1の絶縁膜と、該第1の絶縁膜上に形成されパターニングされた第1の配線層と、該第1の配線層に含まれる配線の側壁を覆う第1のサイドウォール絶縁膜と、前記第1の配線層及び第1のサイドウォール絶縁膜を覆う第2の絶縁膜と、該第2の絶縁膜上に形成される容量素子とを備える半導体装置において、
前記第2の絶縁膜を貫通し、前記第1のコンタクトプラグと前記容量素子の一方の電極とを接続する第2のコンタクトプラグを備え、
前記第2のコンタクトプラグは、少なくとも一部の側壁が前記サイドウォール絶縁膜と自己整合的に形成されたコンタクトホール内に、前記第1のコンタクトプラグ上に順次に堆積された第1及び第2のプラグ部分を含み、前記第1のプラグ部分は前記コンタクトホールの側壁と接して形成され、前記第2のプラグ部分は、前記コンタクトホールの側壁上に形成された第2のサイドウォール絶縁膜の内部に形成されていることを特徴とする半導体装置。
【請求項2】
前記第1の配線層に含まれる配線上にハードマスクが形成され、該ハードマスクの側壁が、前記第1のサイドウォール絶縁膜によって覆われている、請求項1に記載の半導体装置。
【請求項3】
前記第1の絶縁膜と前記第1の配線層及び第2の絶縁膜との間に第3の絶縁膜が形成されており、前記コンタクトホールは、該第3の絶縁膜を貫通している、請求項1に記載の半導体装置。
【請求項4】
前記第3の絶縁膜には、前記第1の配線層に含まれる配線と、前記第1の絶縁層内に形成された第3のコンタクトプラグとを接続する第4のコンタクトプラグを収容する別のコンタクトホールが形成される、請求項3に記載の半導体装置。
【請求項5】
前記第1のプラグ部分の長さが、前記第3の絶縁膜の厚みと等しいか又はそれよりも長い、請求項3又は4に記載の半導体装置。
【請求項6】
前記第1の配線層に含まれる配線が、相互に平行に延在する第1及び第2配線を含み、前記コンタクトホールが該第1配線と第2配線との間に形成されている、請求項1に記載の半導体装置。
【請求項7】
前記第2のサイドウォール絶縁膜が、前記第1の絶縁膜中に形成されたボイド内に充填された導電層を覆っている、請求項1に記載の半導体装置。
【請求項8】
半導体基板上にトランジスタを形成する工程と、
前記トランジスタを覆い、該トランジスタの拡散層に接続された第1のコンタクトプラグを収容する第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に、第1のサイドウォール絶縁膜によって側部が被覆された配線を含む第1の配線層を形成する工程と、
前記第1の配線層及び第1のサイドウォール絶縁膜を覆って第2の絶縁膜を形成する工程と、
前記第2の絶縁膜内に、前記第1のコンタクトプラグ上に開口し、少なくとも一部の側壁が前記第1のサイドウォール絶縁膜と自己整合的に形成されたコンタクトホールを形成する工程と、
前記コンタクトホール内の前記第1のコンタクトプラグ上に第2のコンタクトプラグを形成する工程とを備える半導体装置の製造方法において、
前記第2のコンタクトプラグを形成する工程が、前記第1のコンタクトプラグ上に第1のプラグ部分を形成する工程と、該第1のプラグ部分の上部の前記コンタクトホールの側壁に第2のサイドウォール絶縁膜を形成する工程と、該第2のサイドウォール絶縁膜の内側に第2のプラグ部分を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項9】
前記第1の絶縁膜と前記第1の配線層及び第2の絶縁膜との間に、前記第1の配線層に接続される別のコンタクトプラグを収容する第3の絶縁膜を形成する工程を更に含む、請求項8に記載の半導体装置。
【請求項1】
拡散層に接続される第1のコンタクトプラグを収容する第1の絶縁膜と、該第1の絶縁膜上に形成されパターニングされた第1の配線層と、該第1の配線層に含まれる配線の側壁を覆う第1のサイドウォール絶縁膜と、前記第1の配線層及び第1のサイドウォール絶縁膜を覆う第2の絶縁膜と、該第2の絶縁膜上に形成される容量素子とを備える半導体装置において、
前記第2の絶縁膜を貫通し、前記第1のコンタクトプラグと前記容量素子の一方の電極とを接続する第2のコンタクトプラグを備え、
前記第2のコンタクトプラグは、少なくとも一部の側壁が前記サイドウォール絶縁膜と自己整合的に形成されたコンタクトホール内に、前記第1のコンタクトプラグ上に順次に堆積された第1及び第2のプラグ部分を含み、前記第1のプラグ部分は前記コンタクトホールの側壁と接して形成され、前記第2のプラグ部分は、前記コンタクトホールの側壁上に形成された第2のサイドウォール絶縁膜の内部に形成されていることを特徴とする半導体装置。
【請求項2】
前記第1の配線層に含まれる配線上にハードマスクが形成され、該ハードマスクの側壁が、前記第1のサイドウォール絶縁膜によって覆われている、請求項1に記載の半導体装置。
【請求項3】
前記第1の絶縁膜と前記第1の配線層及び第2の絶縁膜との間に第3の絶縁膜が形成されており、前記コンタクトホールは、該第3の絶縁膜を貫通している、請求項1に記載の半導体装置。
【請求項4】
前記第3の絶縁膜には、前記第1の配線層に含まれる配線と、前記第1の絶縁層内に形成された第3のコンタクトプラグとを接続する第4のコンタクトプラグを収容する別のコンタクトホールが形成される、請求項3に記載の半導体装置。
【請求項5】
前記第1のプラグ部分の長さが、前記第3の絶縁膜の厚みと等しいか又はそれよりも長い、請求項3又は4に記載の半導体装置。
【請求項6】
前記第1の配線層に含まれる配線が、相互に平行に延在する第1及び第2配線を含み、前記コンタクトホールが該第1配線と第2配線との間に形成されている、請求項1に記載の半導体装置。
【請求項7】
前記第2のサイドウォール絶縁膜が、前記第1の絶縁膜中に形成されたボイド内に充填された導電層を覆っている、請求項1に記載の半導体装置。
【請求項8】
半導体基板上にトランジスタを形成する工程と、
前記トランジスタを覆い、該トランジスタの拡散層に接続された第1のコンタクトプラグを収容する第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に、第1のサイドウォール絶縁膜によって側部が被覆された配線を含む第1の配線層を形成する工程と、
前記第1の配線層及び第1のサイドウォール絶縁膜を覆って第2の絶縁膜を形成する工程と、
前記第2の絶縁膜内に、前記第1のコンタクトプラグ上に開口し、少なくとも一部の側壁が前記第1のサイドウォール絶縁膜と自己整合的に形成されたコンタクトホールを形成する工程と、
前記コンタクトホール内の前記第1のコンタクトプラグ上に第2のコンタクトプラグを形成する工程とを備える半導体装置の製造方法において、
前記第2のコンタクトプラグを形成する工程が、前記第1のコンタクトプラグ上に第1のプラグ部分を形成する工程と、該第1のプラグ部分の上部の前記コンタクトホールの側壁に第2のサイドウォール絶縁膜を形成する工程と、該第2のサイドウォール絶縁膜の内側に第2のプラグ部分を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項9】
前記第1の絶縁膜と前記第1の配線層及び第2の絶縁膜との間に、前記第1の配線層に接続される別のコンタクトプラグを収容する第3の絶縁膜を形成する工程を更に含む、請求項8に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2006−120722(P2006−120722A)
【公開日】平成18年5月11日(2006.5.11)
【国際特許分類】
【出願番号】特願2004−304630(P2004−304630)
【出願日】平成16年10月19日(2004.10.19)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成18年5月11日(2006.5.11)
【国際特許分類】
【出願日】平成16年10月19日(2004.10.19)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]