製造検査のための方法は、半導体基板及び該基板を覆って形成された非導電層を含むウェーハを受け取ることと、それに続いて、該非導電層を貫通して該基板に達するコンタクト開口のエッチングを実行することであって、該コンタクト開口が、該ウェーハ上の検査領域内に予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を含むこととを含む。電子ビームは、該検査領域を照射するように向けられ、該電子ビームに反応して該基板を流れる試料電流が測定される。該試料電流は、該コンタクト開口の寸法を評価するために分析される。
（もっと読む）

【課題】光近接効果に起因するトランジスタのゲート長ばらつきを抑制しうる半導体装置を提供する。
【解決手段】半導体装置は、Ｐ型拡散領域，Ｎ型拡散領域及び素子分離領域に跨って形成され、拡散領域上に位置するゲート電極部Ｇ２１ａ〜Ｇ２１ｃと、素子分離領域上に位置するゲート配線部Ｇ２２ａ〜Ｇ２２ｃとを有する複数のゲートポリシリコン膜Ｇ２０ａ〜Ｇ２０ｃを備えている。そして、層間絶縁膜を貫通して、ゲート配線部Ｇ２２ａ〜Ｇ２２ｃに接続されるゲートコンタクトＣ２３ａ〜Ｃ２３ｃと、各ゲートコンタクトＣ２３ａ〜Ｃ２３ｃに接続される配線Ｍ２１とが設けられている。ゲートコンタクトＣ２３ａ〜Ｃ１３ｃの径Ｒは、ゲートポリシリコン膜Ｇ２０のゲート長Ｌよりも大きい。 （もっと読む）

【課題】エレクトロマイグレーションの発生を抑制できる電源配線構造を提供すること。
【解決手段】本電源配線構造は、互いに異なる配線層である第１、第２の電源配線１０１０，１０３０を備え、かつ、前記両電源配線１０１０，１０３０が互いの交差領域でビア１０６０により電気的に接続されている電源配線構造であって、前記交差領域から第１の電源配線１０１０の配線方向１０２０に第２の電源配線１０３０が延長されて第３の電源配線１０７０が構成され、かつ、第１および第３の電源配線１０１０，１０７０がビア１０６０により電気的に接続されている。 （もっと読む）

電子素子（ＥＢ）は第１絶縁層（１）を備え、第１絶縁層（１）の上には第１金属層（５）が形成されている。第１絶縁層（１）の中には、導電性構造（２）が集積されている。この導電性構造（２）は、素子（ＥＢ）をボンディングおよび／または実装する際に第１絶縁層（１）を機械的に安定させるものであり、受動電子素子として形成されている。
（もっと読む）

【課題】 スタックコンタクトにおける接触抵抗を抑制させる。
【解決手段】 基板と、基板上に設けられた薄膜トランジスタと、該薄膜トランジスタの上層側に設けられた配線と、該配線と薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層と、該層間絶縁層に掘られており且つ基板面上で平面的に見て長手状に延びる第１の穴、及び、夫々、第１の穴の底部から層間絶縁層を貫通して半導体層の表面に至り且つ第１の穴の長手方向に沿って配列された複数の第２の穴を含んでおり、配線と半導体層とを層間絶縁層を介して接続するコンタクトホールとを備える。 （もっと読む）

【課題】 高温で保持されても動作不良を起こさない、信頼性の高い多層配線構造を実現する。
【解決手段】 第１配線１０２Ａと第２配線１１１とは、層間絶縁膜（ＳｉＯ₂ 膜１０４及びＦＳＧ膜１０５）中に形成されたビア１１０Ａを介して接続されている。第２配線１１１におけるビア１１０Ａの接続部分の近傍にダミービア１１０Ｂが接続されている。ダミービア１１０Ｂは、実使用時において閉回路の一部分とはならない。 （もっと読む）

集積回路を形成するための方法（６００）は、第１半導体基板（２０２）上の半導体デバイス（３１７）表面上の誘電材（３２２）における第１深さに第１開口部（２２８）、（３３８）、（４０２）をエッチングし、第１半導体基板（２０２）表面上の誘電材（３２２）において第２深さに第２開口部（２３０）、（３４０）、（４０４）をエッチングする。第１開口部（２２８）、（３３８）、（４０２）、及び第２開口部（２３０）、（３４０）、（４０４）は、エッチングラグに起因してほぼ同時に第１及び第２深さにエッチングするためにそれぞれ異なってサイズされる。第１開口部（２２８）、（３３８）、（４０２）、及び第２開口部（２３０）、（３４０）、（４０４）は、導電材で充填される。
（もっと読む）

【課題】ＥＳＤ 保護回路のサージ電流経路に使用される配線層に生じる熱を効率よく放熱でき、サージ電流経路に使用される配線層も保護する。
【解決手段】外部端子と内部回路との間の配線に接続され、外部端子に印加された過大な静電サージ入力から内部回路を保護する保護素子を有する入力保護回路と、入力保護回路に接続され、そのサージ電流経路に含まれる第１のメタル配線層２５と、第１のメタル配線層に連なり、熱伝導性が良好な材質の配線を用いてなる放熱器２０とを具備する。 （もっと読む）

【課題】本発明の課題は、多層構造の配線層に加わるパッケージの熱収縮による応力を効果的に緩和し、チップの保護膜であるパッシベーション膜のクラックの発生などを防止できる半導体装置を提供することである。
【解決手段】上記課題は、半導体基板１１上に層間絶縁膜１４を介して下層配線と１３上層配線１５とが形成される多層配線構造を備えた半導体装置において、層間絶縁膜１４の面積が広くとれるように該層間絶縁膜１４に開ける開口を小さくすることを特徴とする多層配線構造を備えた半導体装置にて解決される。 （もっと読む）

【課題】 強度低下や寸法増大を抑えながら、バイアホールの接地インダクタンスを低減できる半導体装置とその製造方法およびＭＭＩＣを提供する。
【解決手段】 このマイクロ波帯用増幅器ＧａＡｓＭＭＩＣは、その接地電極８が、３個のバイアホール１１からなるバイアホール群１２を有し、この３個のバイアホール１１は、その内側に充填されたメッキ金属１０ａが近接されて形成され、その相互作用によって高周波的な電磁界結合が発生して、接地インダクタンスが低減された。 （もっと読む）

【課題】 機械的強度が強く、かつ、放熱性に優れた半導体装置を提供する。
【解決手段】 シリコン基板１０上に形成される配線層のうち、第１層から第３層を、コンタクト部１１及びビア１４ａ，１４ｂにタングステン、配線１３ａ〜１３ｃに銅をそれぞれ用いてシングルダマシン工程によって形成し、第４層から第６層を、ビア１５ａ〜１５ｃ及び配線１３ｄ〜１３ｆに銅を用いてデュアルダマシン工程によって形成し、かつ、第４層から第６層におけるビア１５ａ〜１５ｃの径を第１層から第３層におけるコンタクト部１１及びビア１４ａ，１４ｂの径の１２．９倍以上とする。 （もっと読む）