半導体装置（１０）は、ボンディングパッド（２８）と最終相互接続層（１６）との間にコンタクトを有し、そのコンタクトは、最終相互接続層（１６）とボンディングパッドとの間にバリアメタル（２６）を含む。パッシベーション層（１８）及びポリイミド層（２２）の両方により、最終相互接続層（１６）とボンディングパッド（２８）とが分離される。パッシベーション層（１８）は、最終相互接続層（１６）と接するように第一の開口（２０）を形成すべくパターン化される。また、ポリイミド層（２２）も、パッシベーション（１８）を貫通する第一の開口（２０）よりも内側にあって、それゆえにより小さな第二の開口（２４）を残存させるようにパターン化される。次に、バリア層（２２）が最終相互接続層（１６）と接して堆積されて、ポリイミド層（２２）により境界を形成する。次に、バリア（２６）と接してボンディングパッド（２８）が形成されると、その後、ボンディングパッド（２８）に対してワイヤボンド（３０）が形成される。
（もっと読む）

【課題】コストアップにつながるチップサイズの拡大を抑えつつ、電極パッドの腐食によるワイヤーボンド等の接合への影響を改善することができる半導体装置およびその製造方法を提供する。
【解決手段】電極パッドを、接合部の領域が、パッシベーション膜の開口と、半導体基板から垂直方向に平面的に重ならないように構成し、電極パッドの接合部領域以外の箇所に、パッシベーション膜の開口を通じて、下層のＣｕ配線よりＣｕを拡散させて腐食を発生させることにより、電極パッドの接合部領域での腐食の発生を抑える。 （もっと読む）

【課題】ソース線コンタクトの抵抗を低減する。
【解決手段】不揮発性半導体記憶装置は、第１の方向に沿って折り返されるように配列され、かつ第２の方向に配列された複数のユニットをそれぞれが有する複数のブロックと、ソース側同士が隣接するブロックで第１の方向に隣接する各第１の選択トランジスタＳＳＴのソース領域に共通して設けられた複数の第１のコンタクト層ＳＣと、第１のコンタクト層ＳＣに接続されたソース線ＳＬと、ソース線ＳＬの下方で第２の方向に延在し、かつ第１のコンタクト層ＳＣに接続された導電層２５と、ドレイン側同士が隣接するブロックで第１の方向に隣接する各第２の選択トランジスタＳＤＴのドレイン領域に共通して設けられた複数の第２のコンタクト層ＢＣとを具備し、隣接する第１の選択トランジスタＳＳＴのゲート電極間の距離は、隣接する第２の選択トランジスタＳＤＴのゲート電極間の距離より小さい。 （もっと読む）

【課題】貫通配線と電気的に接触させるための導電部に、プローバテストによりプローバ針跡が発生しても、物理的な断線や接触不良の発生を抑制できる、配線基板を提供する。
【解決手段】本発明に係る配線基板１０は、基材１２の一方の面側に第一絶縁部１３が配され、その厚さ方向に延びる貫通孔αを備えた基体１１、前記貫通孔を塞ぐように前記基体の第一絶縁部側に配された導電部１４、及び、前記導電部を少なくとも覆い、その一部には該導電部を露呈させる開口部１５ａを備えた第二絶縁部１５、から構成されている。さらに、前記導電部のうち前記開口部により露呈された領域ＦＤ_１０が、前記貫通孔αと重なる位置に配され、かつ、前記導電部１４が少なくとも多層構造をなしている。特に、この多層構造は、その重なり方向において、面状をなす第一層１４ｓと第二層１４ｕが島状をなす中間層１４ｔを挟んでなる構造体を含む。 （もっと読む）

第１の電流電極領域（３２）、第２の電流電極領域（３４）、およびチャネル領域（３７）を含む半導体構造の形成方法であって、チャネル領域（３７）は第１の電流電極領域（３２）と第２の電流電極領域（３４）との間に配置され、チャネル領域（３７）は半導体構造のフィン構造（３６）内に配置され、チャネル領域内のキャリア輸送は概して第１の電流電極領域（３２）と第２の電流電極領域（３４）との間で水平方向に行われる方法。該方法は、第１の接点（６６）を形成することを含み、第１の接点（６６）を形成することは、半導体構造の第１の部分を除去して、第１の電流電極領域（３２）に開口部（５４）を形成すること、開口部に接点材料（６６）を形成することを含む。
（もっと読む）

【課題】半導体基板の実装時の熱応力による配線層や導電層の剥がれを抑制し、電気的な断線を防止した、高性能かつ信頼性の高い半導体装置及びその効率的な製造方法の提供。
【解決手段】本発明の半導体装置は、半導体基板（例えばシリコンウェハー１０）と、該半導体基板１０上に形成された配線層１４と、該配線層上に形成された第一の導電層１５と、該第一の導電層上に形成された層間絶縁膜１６と、前記第一の導電層１５と導通可能に、前記層間絶縁膜１６上に形成された第二の導電層１７とを有する。第二の導電層上にはバンプが形成されている。 （もっと読む）

【課題】配線形成工程における下層配線Ｃｕの電気化学的な溶解を抑制できる、信頼性の高い多層配線形成技術を提供する。
【解決手段】基板１上に第１の絶縁膜３を形成する。次に、基板中に形成された活性領域２に接続するように、第１の絶縁膜中にコンタクトプラグ４ａを形成するとともに、基板中に形成された活性領域に接続するように、第１の絶縁膜中にダミーコンタクトプラグ４ｂを形成する。次に、コンタクトプラグ上に配線５ａを形成するとともに、ダミーコンタクトプラグ上にダミー配線５ｂを形成する。次に、配線およびダミー配線上を含むように、第１の絶縁膜上に第２の絶縁膜６を形成する。次に、第２の絶縁膜中に、配線表面およびダミー配線表面を露出するようにコンタクトホール１１ａ、１１ｂを開口し、コンタクトホール中に配線金属を埋め込む。 （もっと読む）

【課題】埋め込み性がよくアスペクト比が高いコンタクトビアを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体層と、前記半導体層上に設けられ、前記半導体層に電気的に接続する第１コンタクトビアを有する第１絶縁層と、前記第１絶縁層上に設けられ、第２コンタクトビアを有する第２絶縁層とを備え、前記第１絶縁層から前記半導体層の方向に形成されたトレンチの底面近傍において、前記第１コンタクトビアと第２コンタクトビアとが電気的に接続されてなることを特徴とする半導体装置を提供する。 （もっと読む）

【課題】積層された導電性バリア層の酸素バリア性を向上させると共に、積層された導電性バリア層に生じる浮きや剥離を防止してコンタクト抵抗の安定化を図る。
【解決手段】半導体装置は、容量素子２１とトランジスタのソース領域又はドレイン領域１３とを電気的に接続するコンタクトプラグ１５と、該コンタクトプラグ１５の上に形成された高融点金属のみの窒化物である窒化チタンからなる導電層１６Ａと、窒化チタンアルミニウム膜、イリジウム膜及び酸化イリジウム膜の積層膜からなる酸素の拡散を防止する多結晶状の導電性酸素バリア層１７とを有している。結晶配向性が低い窒化チタンからなる導電層１６Ａを導電性酸素バリア膜１７の下側に設けたことにより、導電層１６Ａの直上に形成される導電性酸素バリア膜である窒化チタンアルミニウム膜は緻密な膜構造となるため、酸素の侵入を効果的に防止することができる。 （もっと読む）

【課題】電流容量を増大させるために複数層の配線により給電する半導体集積回路において、各配線に流れる電流を均等化して特定の配線に過大電流が流れることによって発生する断線を防止する。
【解決手段】ＭＯＳＦＥＴ６のソース拡散層６ｂと第２層金属給電配線２ｃとの間を互いに独立した二つの電流経路により接続されている。一つの電流経路は、コンタクトプラグ４ａ、第１層金属層１ｃ、金属層間プラグ５ａ、第２層金属配線２ａおよび第２層金属引き出し配線２ｂを介して第２層金属給電配線２ｃに至る経路であり、もう一つの電流経路は、コンタクトプラグ４ｂ、第１層金属配線１ａ、第１層金属引き出し配線１ｂおよび金属層間プラグ５ｂを介して第２層金属給電配線２ｃに至る経路である。 （もっと読む）

【課題】配線の凹凸差を緩和することが可能な構造の半導体装置を提供することを課題とする。
【解決手段】第１の導電層と、第２の導電層と、第１の導電層及び第２の導電層の間に形成されると共に、接続孔を有する絶縁層と、第１の導電層及び第２の導電層に接続すると共に、少なくとも端部の一部が接続孔の内側に形成される第３の導電層と、を有する半導体装置である。第２の導電層及び第３の導電層が接続する接続孔付近において、第３の導電層が第１の絶縁層を介して第２の導電層に重畳せず、第３の導電層の端部が第１の絶縁層上に形成されない。このため、第３の導電層の凹凸を低減することが可能である。 （もっと読む）

【課題】セルアレイの大容量化と信頼性向上に有効なレイアウトを提案する。
【解決手段】本発明の例に関わる半導体集積回路は、セルアレイ１１と、セルアレイ１１上に配置されるライン＆スペースのパターンを有する導電線ＷＬ１１，・・・ＷＬ１ｎと、導電線ＷＬ１１，・・・ＷＬ１ｎよりも上に形成される引き出し線Ｌ１１，・・・Ｌ１ｎと、導電線ＷＬ１１，・・・ＷＬ１ｎと引き出し線Ｌ１１，・・・Ｌ１ｎとを接続するコンタクトホールＣＳ１１，・・・ＣＳ１ｎとを備え、導電線ＷＬ１１，・・・ＷＬ１ｎの一端は、導電線ＷＬ１１，・・・ＷＬ１ｎのうちの一つから他の一つに向かうに従って、順次、セルアレイ１１の端部から離れていく。 （もっと読む）

【課題】コンタクト不良が防止可能な非晶質シリコンＴＦＴを用いたゲートドライバーを提供する。
【解決手段】液晶パネルの上に形成された複数のゲート線を駆動するために、ゲートドライバーは、ゲート駆動信号を出力する複数のステージより構成されるシフトレジスターを備え、複数のステージのそれぞれは、第１のクロック信号及び第２のクロック信号に基づいて、ゲート駆動信号を出力端子に与えるためのプルアップ回路と、ゲートオフ信号を出力端子に与えるためのプルダウン回路と、第１の制御信号に基づいて、プルアップ回路を駆動するプルアップ駆動回路と、第２の制御信号に基づいて、プルダウン回路を駆動するプルダウン駆動回路とを備え、ステージは複数のスイッチング素子を備え、第１のクロック信号、第２のクロック信号、第１の制御信号または第２の制御信号が印加される信号線とスイッチング素子が電気的に接続されるノードのうち所定のノードは複数のコンタクトを備える。 （もっと読む）

【課題】電極パッドに作用する衝撃荷重や金属細線の引き千切り時の引張り力から、内部の配線や絶縁膜を保護できる半導体装置を提供することを目的とする。
【解決手段】第１電極パッド３２と第２電極パッド３４の間に、ビア３６を環状に配列したことを特徴とする。 （もっと読む）

【課題】半導体装置のパッド下構造を、押し込み方向、引き剥がし方向、水平方向の力に対して耐性の強いものとする。
【解決手段】半導体装置は、基板上に形成された少なくとも１層の第１絶縁膜と、第１絶縁膜より上部の層に配置された複数のパッドと、を備える半導体チップを備える。半導体チップ上の複数のパッドは、半導体チップの所定のチップエッジ部分に平行に配列される。第１絶縁膜は、各パッドの下部に位置するパッド下部領域に補強パターンを備える。各パッド下領域おいて、第１絶縁膜中の補強パターンの占有率は、各パッド下部領域で認められる所定の範囲内であり、かつ、補強パターンの、所定のチップエッジ部分に対して垂直な方向における占有率は、所定のチップエッジ部分に対して水平な方向の占有率よりも大きいものとする。 （もっと読む）

電気的に機能しない金属領域（２１２Ｂ、３１２Ｂ）の下方にダミービア（２１３Ｂ、３１３Ｂ）を供給することにより、後続のプロセスにおいて、金属が層間剥離する危険性が著しく低下する。更に、一実施形態では、形成されるメタライゼーション層（３３０）の機械的強度は、機能しないオーバーレイ金属領域（３１２Ｂ）のアンカーとしての役割を果たすダミー金属領域（３０３Ｂ）を供給することでさらに一層強化される。加えて、ダミービア（２１３Ｂ、３１３Ｂ）はさらに、電気的に機能する金属領域（２１２Ａ、２１２Ｃ、２１２Ｄ、３１２Ａ）と、領域（２２０Ａ、３２０Ａ）とともに供給され、これにより、機械的安定性とその電気的パフォーマンスも強化される。
（もっと読む）

【課題】 Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供する。
【解決手段】 下層導電領域１１と上層配線層１３は層間の絶縁膜１２により隔てられている。絶縁膜１２を貫通するホール１４及び１４Ｄを介してタングステンプラグ１５及びダミーのタングステンプラグ１５Ｄが設けられている。ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５に隣り合うように設けられ、下層導電領域１１と結合されるが上層において電気的にはオープンになっている。ＣＭＰ後などの洗浄時にタングステンプラグ１５表面が純水に接触しても、ダミーのタングステンプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、タングステンプラグ１５表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。 （もっと読む）

【課題】 Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供する。
【解決手段】 下層配線１１は、パターンの伸長途中に補助パターン１１Ｓを設けている。絶縁膜を貫通するホール１４及び１４Ｄを介してタングステンプラグ１５及びダミーのタングステンプラグ１５Ｄが設けられている。上層配線層１３の周辺には同じ層の他の配線層が比較的密なパターンで配されている。ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５から離れた補助パターン１１Ｓ上に複数設けられ、下層配線１１と結合されるが上層において電気的にはオープンになっている。ＣＭＰ後などの洗浄時にタングステンプラグ１５表面が純水に接触しても、ダミーのタングステンプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、タングステンプラグ１５表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。 （もっと読む）

【課題】小さな断面積の凸状半導体層であってもコンタクト部との接触面積を大きくすることによってコンタクト抵抗を低く抑えることのできる手法を提供する。
【解決手段】半導体基板上に形成された凸状半導体層と、前記凸状半導体層の天面と側壁の一部とに接触し前記凸状半導体層と電気的に接続されるコンタクト部とを備えることを特徴とする半導体装置。 （もっと読む）

【課題】専有面積の少ない冗長ビア構造を提供する。
【解決手段】第１，第２の配線層間のビア構造が，絶縁層に形成される複数のビアホールと，第１の配線層に形成され，複数のビアホールを含むビアホール形成領域を第１の配線層の主配線方向に拡張し第２の配線層の第２の主配線方向には拡張しない領域を有する第１のビアランドと，第２の配線層に形成され，ビアホール領域を第２の主配線方向に拡張し第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成する。 （もっと読む）