半導体装置及びその製造方法
【課題】 Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供する。
【解決手段】 下層配線１１は、パターンの伸長途中に補助パターン１１Ｓを設けている。絶縁膜を貫通するホール１４及び１４Ｄを介してタングステンプラグ１５及びダミーのタングステンプラグ１５Ｄが設けられている。上層配線層１３の周辺には同じ層の他の配線層が比較的密なパターンで配されている。ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５から離れた補助パターン１１Ｓ上に複数設けられ、下層配線１１と結合されるが上層において電気的にはオープンになっている。ＣＭＰ後などの洗浄時にタングステンプラグ１５表面が純水に接触しても、ダミーのタングステンプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、タングステンプラグ１５表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。
【解決手段】 下層配線１１は、パターンの伸長途中に補助パターン１１Ｓを設けている。絶縁膜を貫通するホール１４及び１４Ｄを介してタングステンプラグ１５及びダミーのタングステンプラグ１５Ｄが設けられている。上層配線層１３の周辺には同じ層の他の配線層が比較的密なパターンで配されている。ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５から離れた補助パターン１１Ｓ上に複数設けられ、下層配線１１と結合されるが上層において電気的にはオープンになっている。ＣＭＰ後などの洗浄時にタングステンプラグ１５表面が純水に接触しても、ダミーのタングステンプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、タングステンプラグ１５表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＰ工程を伴って形成される配線接続部を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置製造において、多層配線は一般的である。多層配線の形成技術において、コンタクトホールやビアホールにＷ（タングステン）プラグを形成するための、ブランケットＷ及びその後のＷのエッチバック処理またはＣＭＰ（化学的機械的研磨）処理はよく知られている。
【０００３】
集積回路配線において、コンタクトまたはビアとなるＷプラグの分布が密の部分と疎の部分とでＷのエッチング速度が変わる。これはいわゆるローディング効果と呼ばれる現象であり、疎の部分のＷのエッチング速度が相対的に大きくなる。従って、比較的疎の部分のコンタクトホールまたはビアホールに埋め込まれたＷプラグの上部が過度にエッチングされ埋め込み状態が良好でなくなる。この結果、Ｗプラグは上層のアルミニウム配線層との接触面積が減少し、高抵抗を招く。
【０００４】
上記対策として、集積回路配線において、Ｗプラグ分布が疎の部分のＷプラグ近傍に、配線や拡散層に接続されないダミーのホールを形成しＷプラグと同じようにＷを埋め込む。これにより、エッチバック時に露出するＷプラグ分布の不均一性を改善し、ローディング効果を抑制する（例えば、特許文献１参照）。
【特許文献１】特開平６−８５０８０号公報（段落番号[0026]、[0027]、第３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記ローディング効果とは別の原因で、Ｗプラグの分布が密の部分に比べて疎の部分、より詳細には孤立したＷプラグの配線抵抗が高くなるという問題がある。Ｗプラグの形成時、例えばＷのブランケットをＣＭＰにより平坦化除去するが、ＣＭＰ後の洗浄時に純水に接触する。その際、Ｗプラグ表面に異常な酸化が発生する場合があり、これが配線抵抗上昇を招く。
【０００６】
ＣＭＰ後の洗浄時、通常、ＷはＨ２Ｏ＋Ｏ２と反応し（ＷＯ３）、電子が媒介することでＯＨ−がＷＯ３に作用してＷＯ４２−となり、Ｗプラグ表面から離脱される。ところが、Ｗプラグが孤立していると電子の供給が追いつかずにＷＯ３のままＷプラグ表面に留まってしまうことが少なくない。この結果、Ｗプラグは、表面に異常な酸化物が形成され、上質なＷと上層のアルミニウム配線層との接触面積が減少するので、高抵抗を招く。
【０００７】
本発明は上記のような事情を考慮してなされたもので、Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、半導体集積回路の層間の絶縁膜を介して下層配線と上層配線の電気的接続をなすタングステンプラグと、前記下層配線のパターンの伸長途中に設けられ、前記タングステンプラグが接続される前記下層配線の接続用端部の幅より大きい補助パターンと、前記補助パターン上に複数まとめて設けられ、前記下層配線と結合されるが上層において電気的にはオープンになっているダミーのタングステンプラグと、を具備する。
【０００９】
上記本発明に係る半導体装置によれば、ダミーのタングステンプラグは半導体集積回路を構成する電気回路としては意味を持たないが、下層配線と結合されている。これにより、洗浄時にタングステンプラグ表面が純水に接触しても、ダミーのタングステンプラグによる多量の電子の供給源が確保される。これにより、タングステンプラグ表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。
【００１０】
なお、上記本発明に係る半導体装置は、タングステンプラグ近傍の上層配線が密のときにタングステンプラグから離れた場所になるべく多くのできるだけ多くのダミーのタングステンプラグを配し、多量の電子の供給源を確保することが目的である。次のいずれかの特徴を有することにより、より効果的に、高抵抗になり難い、また高信頼性の得られるタングステンプラグが実現される。
前記補助パターンは、前記下層配線から分岐した配線路の端部に形成されていることを特徴とする。
前記補助パターンは、前記下層配線の伸長路上に形成されていることを特徴とする。
前記ダミーのタングステンプラグは、前記補助パターン上にマトリクス状に配列されていることを特徴とする。
前記ダミーのタングステンプラグ上には前記上層配線と同じ導電材料で島状部材が形成されていることを特徴とする。
前記下層配線は、前記半導体集積回路に関係するメタル配線、半導体素子を構成するポリシリコン層、シリサイド層のうちのいずれかであることを特徴とする。
【００１１】
本発明に係る半導体装置の製造方法は、半導体ウェーハにおける半導体集積回路形成に関し、接続用端部の幅より大きい補助パターンを伸長途中に付加した下層配線を形成する工程と、前記下層配線上に層間の絶縁膜を形成する工程と、前記層間の絶縁膜を貫通して底部に下層配線及び補助パターンの各領域を露出させる、配線用、ダミー用を含む複数のホールを形成する工程と、前記各ホール内へのバリアメタルの被覆を介して前記各ホールを同時に埋め込むタングステンを堆積する工程と、前記各ホール上面のレベルまで前記タングステンを研磨除去し、配線用、ダミー用それぞれのタングステンプラグを形成するＣＭＰ工程と、前記タングステンプラグそれぞれを覆うように上層配線部材を形成する工程と、前記上層配線部材を選択的にエッチングすることにより、前記配線用のタングステンプラグと接続する上層配線を形成するパターニング工程と、を具備する。
【００１２】
上記本発明に係る半導体装置の製造方法によれば、タングステンプラグを形成するＣＭＰ工程後は純水洗浄を伴う。このとき、配線用のタングステンプラグと同じように下層配線に接続される補助パターン上のダミーのタングステンプラグが設けられる。よって、タングステンプラグ表面が純水に接触しても、ダミーのタングステンプラグによる多量の電子の供給源が確保される。これにより、タングステンプラグ表面は電子の供給により酸化物のイオン化が促進され、酸化物の付着が抑えられる。
【００１３】
なお、上記本発明に係る半導体装置の製造方法は、前記パターニング工程に関し、前記上層配線と同時に前記ダミー用のタングステンプラグと接続する島状部材を形成することを特徴とする。
【発明を実施するための形態】
【００１４】
図１は、本発明の第１実施形態に係る半導体装置の要部を示す平面図である。破線の下層配線１１と上層配線層１３は図示しない層間の絶縁膜により隔てられている。下層配線１１は、パターンの伸長途中に補助パターン１１Ｓを設けている。絶縁膜を貫通するホール１４及び１４Ｄを介してタングステンプラグ１５及びダミーのタングステンプラグ１５Ｄが設けられている。上層配線層１３の周辺には同じ層の他の配線層（１３）が比較的密なパターンで配されている。
【００１５】
下層配線１１は、図示しない半導体ウェーハまたはＩＣチップにおける半導体集積回路に関係するメタル配線である。下層配線１１は、例えばアルミニウムを主成分とするメタル配線である。その他、下層配線１１は、半導体素子を構成するゲートのポリシリコン層またはシリサイド層であることも考えられる。下層配線１１に付加された補助パターン１１Ｓは、下層配線１１の伸長途中において、下層配線１１の接続用端部の幅Ｗ１より大きい寸法を有する。より具体的には、補助パターン１１Ｓは、Ｗ１よりも大きいＷ２を１辺とする広い面積のランド形状である。また、上層配線層１３は、例えばアルミニウムを主成分とするメタル配線である。
【００１６】
タングステンプラグ１５は、ホール１４に図示しないバリアメタルを介して埋め込まれたＷ（タングステン）でなり、下層配線１１と上層配線１３の電気的接続を担っている。
一方、ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５から離れた補助パターン１１Ｓ上に複数設けられ、下層配線１１と結合されるが上層において電気的にはオープンになっている。島状部材１３Ｉは、上層配線１３と同じ導電材料で形成されているが、電気回路的には意味を持たない。島状部材１３Ｉは、タングステンの拡散バリア等のキャップ機能が伴うと考えられるが、支障なければ無くてもよい。
【００１７】
ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５との離間距離が小さい方が好ましいが、タングステンプラグ１５の周辺が他の配線パターンが密の状態である場合、離れた場所になるべく多く設ける。ダミーのタングステンプラグ１５Ｄは、ここでは、補助パターン１１Ｓ上に１６個、マトリクス状に配列されている。補助パターン１１Ｓは下層配線１１から分岐した配線路１１ｔの端部に設けられているが、これに限らず、下層配線１１の伸長路上に設けてもよい。
【００１８】
上記実施形態の構成によれば、ダミーのタングステンプラグ１５Ｄは、半導体集積回路を構成する電気回路としては意味を持たないが、下層配線１１と結合されている。これにより、ＣＭＰ後などの洗浄時にタングステンプラグ１５表面が純水に接触しても、ダミーのタングステンプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、孤立したタングステンプラグ１５であっても、その表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。以下、製造方法にて説明する。
【００１９】
図２（ａ）〜（ｃ）は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図であり、前記第１実施形態の構成を実現する工程の要部を順に示している。図１と同様の箇所には同一の符号を付して説明する。
図２（ａ）に示すように、下層配線１１は、フォトリソグラフィ工程及びエッチング工程を経て、パターンの伸長途中に補助パターン１１Ｓを伴い形成される。ＣＶＤ法により層間の絶縁膜１２が形成される。次に、フォトリソグラフィ技術及び異方性エッチング技術を用いて、絶縁膜１２を貫通し底部に下層配線１１及び補助パターン１１Ｓの領域を露出させる複数のホール１４及び１４Ｄを形成する。ダミー用のホール１４Ｄは、ホール１４からどのくらい遠く離れているかにもよるが、ホール１４と同じ大きさなら、なるべく多く（１０個以上）設けるとよい。次に、各ホール１４，１４Ｄ内へのバリアメタル（図示せず）の被覆を介して各ホール１４，１４Ｄを同時に埋め込むＷ（タングステン）を堆積する（Ｗブランケット）。Ｗブランケットは、スパッタ法またはメタルＣＶＤ法を用いて達成することができる。
【００２０】
次に、図２（ｂ）に示すように、ＷブランケットはＣＭＰ技術を用いて研磨除去される。すなわち、Ｗを各ホール１４，１４Ｄ上面のレベルまで研磨除去し、配線用、ダミー用それぞれのタングステンプラグ１５，１５Ｄを形成し、平坦化する。このＣＭＰ工程途中やＣＭＰ工程後にはウェーハの純水洗浄があり、各ホール１４，１４Ｄ上面のＷは、純水に接触する。ＷはＨ２Ｏ＋Ｏ２と反応し（ＷＯ３）、電子が媒介することでＯＨ−がＷＯ３に作用してＷＯ４２−となり、Ｗプラグ表面から離脱される。Ｗプラグ１５と下層配線１１を介して電気的につながるＷプラグ１５Ｄが設けられているため、電子の供給を補うことができる。よって、Ｗプラグ表面は、ＷＯ３を留める状態にはなり難く、酸化物の付着が抑制される。
【００２１】
次に、図２（ｃ）に示すように、Ｗプラグ１５，１５Ｄを覆うように上層配線部材を形成し、フォトリソグラフィ工程、エッチング工程を経て上層配線層１３を形成する。上層配線層１３は、例えばアルミニウムを主成分とするメタル配線であり、図示しないが少なくともＴｉＮ等を含む薄いバリアメタル上に主配線部材のＡｌ、Ａｌ上にＴｉＮ等を含む薄い保護用メタルを有する。島状部材１３Ｉは、上層配線１３と同一工程で形成される同一の部材であるが、電気回路的には意味を持たない。島状部材１３Ｉは、タングステンの拡散バリア等のキャップ機能が伴うと考えられるが、支障なければ無くてもよい。
【００２２】
上記実施形態の方法によれば、Ｗプラグを形成するＣＭＰ工程後は純水洗浄を伴う。このとき、配線用のＷプラグ１５と同じように下層配線に接続されるダミーのＷプラグ１５Ｄが設けられる。よって、Ｗプラグ１５表面が純水に接触しても、ダミーのＷプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、Ｗプラグ１５表面は電子の供給により酸化物のイオン化が促進され、酸化物の付着が抑えられる。この結果、孤立したＷプラグ１５であっても高抵抗になり難く、高信頼性の得られるＷプラグを有する多層配線が実現される。
【００２３】
図３は、図１の変形例を示す平面図である。同様の箇所に同一の符号を付してある。補助パターン１１Ｓは、下層配線１１の伸長路に沿うように設けてある。ダミーのＷプラグ１５Ｄは、下層配線１１と接続される関係上、上層配線側の空き領域に応じて、Ｗプラグ１５から離れたところでも、複数配備すれば効果が期待できる。
【００２４】
以上説明したように本発明によれば、ダミーのタングステンプラグは補助パターン上に設けられ半導体集積回路を構成する電気回路としては意味を持たないが、下層配線と結合されている。これにより、洗浄時にタングステンプラグ表面が純水に接触しても、ダミーのタングステンプラグによる多量の電子の供給源が確保される。上層配線とつながるタングステンプラグ周辺が他の配線が多く、ダミーのタングステンプラグを近くに設けることができなくても、下層配線の伸長途中の離れたところに数多くのダミーのタングステンプラグを設ければよい。これにより、孤立したタングステンプラグ表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。この結果、Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供することができる。
【００２５】
なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。
【図面の簡単な説明】
【００２６】
【図１】第１実施形態に係る半導体装置の要部を示す断面図。
【図２】第２実施形態に係る半導体装置の製造方法の要部を示す各断面図。
【図３】図１の変形例を示す各平面図。
【符号の説明】
【００２７】
１１…下層配線、１１Ｓ…補助パターン、１２…層間の絶縁膜、１３…上層配線層、１３Ｉ…島状部材、１４，１４Ｄ…ホール、１５…タングステン（Ｗ）プラグ、１５Ｄ…ダミーのタングステン（Ｗ）プラグ。
【技術分野】
【０００１】
本発明は、ＣＭＰ工程を伴って形成される配線接続部を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置製造において、多層配線は一般的である。多層配線の形成技術において、コンタクトホールやビアホールにＷ（タングステン）プラグを形成するための、ブランケットＷ及びその後のＷのエッチバック処理またはＣＭＰ（化学的機械的研磨）処理はよく知られている。
【０００３】
集積回路配線において、コンタクトまたはビアとなるＷプラグの分布が密の部分と疎の部分とでＷのエッチング速度が変わる。これはいわゆるローディング効果と呼ばれる現象であり、疎の部分のＷのエッチング速度が相対的に大きくなる。従って、比較的疎の部分のコンタクトホールまたはビアホールに埋め込まれたＷプラグの上部が過度にエッチングされ埋め込み状態が良好でなくなる。この結果、Ｗプラグは上層のアルミニウム配線層との接触面積が減少し、高抵抗を招く。
【０００４】
上記対策として、集積回路配線において、Ｗプラグ分布が疎の部分のＷプラグ近傍に、配線や拡散層に接続されないダミーのホールを形成しＷプラグと同じようにＷを埋め込む。これにより、エッチバック時に露出するＷプラグ分布の不均一性を改善し、ローディング効果を抑制する（例えば、特許文献１参照）。
【特許文献１】特開平６−８５０８０号公報（段落番号[0026]、[0027]、第３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記ローディング効果とは別の原因で、Ｗプラグの分布が密の部分に比べて疎の部分、より詳細には孤立したＷプラグの配線抵抗が高くなるという問題がある。Ｗプラグの形成時、例えばＷのブランケットをＣＭＰにより平坦化除去するが、ＣＭＰ後の洗浄時に純水に接触する。その際、Ｗプラグ表面に異常な酸化が発生する場合があり、これが配線抵抗上昇を招く。
【０００６】
ＣＭＰ後の洗浄時、通常、ＷはＨ２Ｏ＋Ｏ２と反応し（ＷＯ３）、電子が媒介することでＯＨ−がＷＯ３に作用してＷＯ４２−となり、Ｗプラグ表面から離脱される。ところが、Ｗプラグが孤立していると電子の供給が追いつかずにＷＯ３のままＷプラグ表面に留まってしまうことが少なくない。この結果、Ｗプラグは、表面に異常な酸化物が形成され、上質なＷと上層のアルミニウム配線層との接触面積が減少するので、高抵抗を招く。
【０００７】
本発明は上記のような事情を考慮してなされたもので、Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、半導体集積回路の層間の絶縁膜を介して下層配線と上層配線の電気的接続をなすタングステンプラグと、前記下層配線のパターンの伸長途中に設けられ、前記タングステンプラグが接続される前記下層配線の接続用端部の幅より大きい補助パターンと、前記補助パターン上に複数まとめて設けられ、前記下層配線と結合されるが上層において電気的にはオープンになっているダミーのタングステンプラグと、を具備する。
【０００９】
上記本発明に係る半導体装置によれば、ダミーのタングステンプラグは半導体集積回路を構成する電気回路としては意味を持たないが、下層配線と結合されている。これにより、洗浄時にタングステンプラグ表面が純水に接触しても、ダミーのタングステンプラグによる多量の電子の供給源が確保される。これにより、タングステンプラグ表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。
【００１０】
なお、上記本発明に係る半導体装置は、タングステンプラグ近傍の上層配線が密のときにタングステンプラグから離れた場所になるべく多くのできるだけ多くのダミーのタングステンプラグを配し、多量の電子の供給源を確保することが目的である。次のいずれかの特徴を有することにより、より効果的に、高抵抗になり難い、また高信頼性の得られるタングステンプラグが実現される。
前記補助パターンは、前記下層配線から分岐した配線路の端部に形成されていることを特徴とする。
前記補助パターンは、前記下層配線の伸長路上に形成されていることを特徴とする。
前記ダミーのタングステンプラグは、前記補助パターン上にマトリクス状に配列されていることを特徴とする。
前記ダミーのタングステンプラグ上には前記上層配線と同じ導電材料で島状部材が形成されていることを特徴とする。
前記下層配線は、前記半導体集積回路に関係するメタル配線、半導体素子を構成するポリシリコン層、シリサイド層のうちのいずれかであることを特徴とする。
【００１１】
本発明に係る半導体装置の製造方法は、半導体ウェーハにおける半導体集積回路形成に関し、接続用端部の幅より大きい補助パターンを伸長途中に付加した下層配線を形成する工程と、前記下層配線上に層間の絶縁膜を形成する工程と、前記層間の絶縁膜を貫通して底部に下層配線及び補助パターンの各領域を露出させる、配線用、ダミー用を含む複数のホールを形成する工程と、前記各ホール内へのバリアメタルの被覆を介して前記各ホールを同時に埋め込むタングステンを堆積する工程と、前記各ホール上面のレベルまで前記タングステンを研磨除去し、配線用、ダミー用それぞれのタングステンプラグを形成するＣＭＰ工程と、前記タングステンプラグそれぞれを覆うように上層配線部材を形成する工程と、前記上層配線部材を選択的にエッチングすることにより、前記配線用のタングステンプラグと接続する上層配線を形成するパターニング工程と、を具備する。
【００１２】
上記本発明に係る半導体装置の製造方法によれば、タングステンプラグを形成するＣＭＰ工程後は純水洗浄を伴う。このとき、配線用のタングステンプラグと同じように下層配線に接続される補助パターン上のダミーのタングステンプラグが設けられる。よって、タングステンプラグ表面が純水に接触しても、ダミーのタングステンプラグによる多量の電子の供給源が確保される。これにより、タングステンプラグ表面は電子の供給により酸化物のイオン化が促進され、酸化物の付着が抑えられる。
【００１３】
なお、上記本発明に係る半導体装置の製造方法は、前記パターニング工程に関し、前記上層配線と同時に前記ダミー用のタングステンプラグと接続する島状部材を形成することを特徴とする。
【発明を実施するための形態】
【００１４】
図１は、本発明の第１実施形態に係る半導体装置の要部を示す平面図である。破線の下層配線１１と上層配線層１３は図示しない層間の絶縁膜により隔てられている。下層配線１１は、パターンの伸長途中に補助パターン１１Ｓを設けている。絶縁膜を貫通するホール１４及び１４Ｄを介してタングステンプラグ１５及びダミーのタングステンプラグ１５Ｄが設けられている。上層配線層１３の周辺には同じ層の他の配線層（１３）が比較的密なパターンで配されている。
【００１５】
下層配線１１は、図示しない半導体ウェーハまたはＩＣチップにおける半導体集積回路に関係するメタル配線である。下層配線１１は、例えばアルミニウムを主成分とするメタル配線である。その他、下層配線１１は、半導体素子を構成するゲートのポリシリコン層またはシリサイド層であることも考えられる。下層配線１１に付加された補助パターン１１Ｓは、下層配線１１の伸長途中において、下層配線１１の接続用端部の幅Ｗ１より大きい寸法を有する。より具体的には、補助パターン１１Ｓは、Ｗ１よりも大きいＷ２を１辺とする広い面積のランド形状である。また、上層配線層１３は、例えばアルミニウムを主成分とするメタル配線である。
【００１６】
タングステンプラグ１５は、ホール１４に図示しないバリアメタルを介して埋め込まれたＷ（タングステン）でなり、下層配線１１と上層配線１３の電気的接続を担っている。
一方、ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５から離れた補助パターン１１Ｓ上に複数設けられ、下層配線１１と結合されるが上層において電気的にはオープンになっている。島状部材１３Ｉは、上層配線１３と同じ導電材料で形成されているが、電気回路的には意味を持たない。島状部材１３Ｉは、タングステンの拡散バリア等のキャップ機能が伴うと考えられるが、支障なければ無くてもよい。
【００１７】
ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５との離間距離が小さい方が好ましいが、タングステンプラグ１５の周辺が他の配線パターンが密の状態である場合、離れた場所になるべく多く設ける。ダミーのタングステンプラグ１５Ｄは、ここでは、補助パターン１１Ｓ上に１６個、マトリクス状に配列されている。補助パターン１１Ｓは下層配線１１から分岐した配線路１１ｔの端部に設けられているが、これに限らず、下層配線１１の伸長路上に設けてもよい。
【００１８】
上記実施形態の構成によれば、ダミーのタングステンプラグ１５Ｄは、半導体集積回路を構成する電気回路としては意味を持たないが、下層配線１１と結合されている。これにより、ＣＭＰ後などの洗浄時にタングステンプラグ１５表面が純水に接触しても、ダミーのタングステンプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、孤立したタングステンプラグ１５であっても、その表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。以下、製造方法にて説明する。
【００１９】
図２（ａ）〜（ｃ）は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図であり、前記第１実施形態の構成を実現する工程の要部を順に示している。図１と同様の箇所には同一の符号を付して説明する。
図２（ａ）に示すように、下層配線１１は、フォトリソグラフィ工程及びエッチング工程を経て、パターンの伸長途中に補助パターン１１Ｓを伴い形成される。ＣＶＤ法により層間の絶縁膜１２が形成される。次に、フォトリソグラフィ技術及び異方性エッチング技術を用いて、絶縁膜１２を貫通し底部に下層配線１１及び補助パターン１１Ｓの領域を露出させる複数のホール１４及び１４Ｄを形成する。ダミー用のホール１４Ｄは、ホール１４からどのくらい遠く離れているかにもよるが、ホール１４と同じ大きさなら、なるべく多く（１０個以上）設けるとよい。次に、各ホール１４，１４Ｄ内へのバリアメタル（図示せず）の被覆を介して各ホール１４，１４Ｄを同時に埋め込むＷ（タングステン）を堆積する（Ｗブランケット）。Ｗブランケットは、スパッタ法またはメタルＣＶＤ法を用いて達成することができる。
【００２０】
次に、図２（ｂ）に示すように、ＷブランケットはＣＭＰ技術を用いて研磨除去される。すなわち、Ｗを各ホール１４，１４Ｄ上面のレベルまで研磨除去し、配線用、ダミー用それぞれのタングステンプラグ１５，１５Ｄを形成し、平坦化する。このＣＭＰ工程途中やＣＭＰ工程後にはウェーハの純水洗浄があり、各ホール１４，１４Ｄ上面のＷは、純水に接触する。ＷはＨ２Ｏ＋Ｏ２と反応し（ＷＯ３）、電子が媒介することでＯＨ−がＷＯ３に作用してＷＯ４２−となり、Ｗプラグ表面から離脱される。Ｗプラグ１５と下層配線１１を介して電気的につながるＷプラグ１５Ｄが設けられているため、電子の供給を補うことができる。よって、Ｗプラグ表面は、ＷＯ３を留める状態にはなり難く、酸化物の付着が抑制される。
【００２１】
次に、図２（ｃ）に示すように、Ｗプラグ１５，１５Ｄを覆うように上層配線部材を形成し、フォトリソグラフィ工程、エッチング工程を経て上層配線層１３を形成する。上層配線層１３は、例えばアルミニウムを主成分とするメタル配線であり、図示しないが少なくともＴｉＮ等を含む薄いバリアメタル上に主配線部材のＡｌ、Ａｌ上にＴｉＮ等を含む薄い保護用メタルを有する。島状部材１３Ｉは、上層配線１３と同一工程で形成される同一の部材であるが、電気回路的には意味を持たない。島状部材１３Ｉは、タングステンの拡散バリア等のキャップ機能が伴うと考えられるが、支障なければ無くてもよい。
【００２２】
上記実施形態の方法によれば、Ｗプラグを形成するＣＭＰ工程後は純水洗浄を伴う。このとき、配線用のＷプラグ１５と同じように下層配線に接続されるダミーのＷプラグ１５Ｄが設けられる。よって、Ｗプラグ１５表面が純水に接触しても、ダミーのＷプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、Ｗプラグ１５表面は電子の供給により酸化物のイオン化が促進され、酸化物の付着が抑えられる。この結果、孤立したＷプラグ１５であっても高抵抗になり難く、高信頼性の得られるＷプラグを有する多層配線が実現される。
【００２３】
図３は、図１の変形例を示す平面図である。同様の箇所に同一の符号を付してある。補助パターン１１Ｓは、下層配線１１の伸長路に沿うように設けてある。ダミーのＷプラグ１５Ｄは、下層配線１１と接続される関係上、上層配線側の空き領域に応じて、Ｗプラグ１５から離れたところでも、複数配備すれば効果が期待できる。
【００２４】
以上説明したように本発明によれば、ダミーのタングステンプラグは補助パターン上に設けられ半導体集積回路を構成する電気回路としては意味を持たないが、下層配線と結合されている。これにより、洗浄時にタングステンプラグ表面が純水に接触しても、ダミーのタングステンプラグによる多量の電子の供給源が確保される。上層配線とつながるタングステンプラグ周辺が他の配線が多く、ダミーのタングステンプラグを近くに設けることができなくても、下層配線の伸長途中の離れたところに数多くのダミーのタングステンプラグを設ければよい。これにより、孤立したタングステンプラグ表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。この結果、Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供することができる。
【００２５】
なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。
【図面の簡単な説明】
【００２６】
【図１】第１実施形態に係る半導体装置の要部を示す断面図。
【図２】第２実施形態に係る半導体装置の製造方法の要部を示す各断面図。
【図３】図１の変形例を示す各平面図。
【符号の説明】
【００２７】
１１…下層配線、１１Ｓ…補助パターン、１２…層間の絶縁膜、１３…上層配線層、１３Ｉ…島状部材、１４，１４Ｄ…ホール、１５…タングステン（Ｗ）プラグ、１５Ｄ…ダミーのタングステン（Ｗ）プラグ。
【特許請求の範囲】
【請求項１】
半導体集積回路の層間の絶縁膜を介して下層配線と上層配線の電気的接続をなすタングステンプラグと、
前記下層配線のパターンの伸長途中に設けられ、前記タングステンプラグが接続される前記下層配線の接続用端部の幅より大きい補助パターンと、
前記補助パターン上に複数まとめて設けられ、前記下層配線と結合されるが上層において電気的にはオープンになっているダミーのタングステンプラグと、
を具備する半導体装置。
【請求項２】
前記補助パターンは、前記下層配線から分岐した配線路の端部に形成されている請求項１に記載の半導体装置。
【請求項３】
前記補助パターンは、前記下層配線の伸長路上に形成されている請求項１に記載の半導体装置。
請求項１または２に記載の半導体装置。
【請求項４】
前記ダミーのタングステンプラグは、前記補助パターン上にマトリクス状に配列されている請求項１〜３いずれか一つに記載の半導体装置。
【請求項５】
前記ダミーのタングステンプラグ上には前記上層配線と同じ導電材料で島状部材が形成されている請求項１〜４いずれか一つに記載の半導体装置。
【請求項６】
前記下層配線は、前記半導体集積回路に関係するメタル配線、半導体素子を構成するポリシリコン層、シリサイド層のうちのいずれかである請求項１〜５いずれか一つに記載の半導体装置。
【請求項７】
半導体ウェーハにおける半導体集積回路形成に関し、接続用端部の幅より大きい補助パターンを伸長途中に付加した下層配線を形成する工程と、
前記下層配線上に層間の絶縁膜を形成する工程と、
前記層間の絶縁膜を貫通して底部に下層配線及び補助パターンの各領域を露出させる、配線用、ダミー用を含む複数のホールを形成する工程と、
前記各ホール内へのバリアメタルの被覆を介して前記各ホールを同時に埋め込むタングステンを堆積する工程と、
前記各ホール上面のレベルまで前記タングステンを研磨除去し、配線用、ダミー用それぞれのタングステンプラグを形成するＣＭＰ工程と、
前記タングステンプラグそれぞれを覆うように上層配線部材を形成する工程と、
前記上層配線部材を選択的にエッチングすることにより、前記配線用のタングステンプラグと接続する上層配線を形成するパターニング工程と、
を具備する半導体装置の製造方法。
【請求項８】
前記パターニング工程に関し、前記上層配線と同時に前記ダミー用のタングステンプラグと接続する島状部材を形成する請求項７に記載の半導体装置の製造方法。
【請求項１】
半導体集積回路の層間の絶縁膜を介して下層配線と上層配線の電気的接続をなすタングステンプラグと、
前記下層配線のパターンの伸長途中に設けられ、前記タングステンプラグが接続される前記下層配線の接続用端部の幅より大きい補助パターンと、
前記補助パターン上に複数まとめて設けられ、前記下層配線と結合されるが上層において電気的にはオープンになっているダミーのタングステンプラグと、
を具備する半導体装置。
【請求項２】
前記補助パターンは、前記下層配線から分岐した配線路の端部に形成されている請求項１に記載の半導体装置。
【請求項３】
前記補助パターンは、前記下層配線の伸長路上に形成されている請求項１に記載の半導体装置。
請求項１または２に記載の半導体装置。
【請求項４】
前記ダミーのタングステンプラグは、前記補助パターン上にマトリクス状に配列されている請求項１〜３いずれか一つに記載の半導体装置。
【請求項５】
前記ダミーのタングステンプラグ上には前記上層配線と同じ導電材料で島状部材が形成されている請求項１〜４いずれか一つに記載の半導体装置。
【請求項６】
前記下層配線は、前記半導体集積回路に関係するメタル配線、半導体素子を構成するポリシリコン層、シリサイド層のうちのいずれかである請求項１〜５いずれか一つに記載の半導体装置。
【請求項７】
半導体ウェーハにおける半導体集積回路形成に関し、接続用端部の幅より大きい補助パターンを伸長途中に付加した下層配線を形成する工程と、
前記下層配線上に層間の絶縁膜を形成する工程と、
前記層間の絶縁膜を貫通して底部に下層配線及び補助パターンの各領域を露出させる、配線用、ダミー用を含む複数のホールを形成する工程と、
前記各ホール内へのバリアメタルの被覆を介して前記各ホールを同時に埋め込むタングステンを堆積する工程と、
前記各ホール上面のレベルまで前記タングステンを研磨除去し、配線用、ダミー用それぞれのタングステンプラグを形成するＣＭＰ工程と、
前記タングステンプラグそれぞれを覆うように上層配線部材を形成する工程と、
前記上層配線部材を選択的にエッチングすることにより、前記配線用のタングステンプラグと接続する上層配線を形成するパターニング工程と、
を具備する半導体装置の製造方法。
【請求項８】
前記パターニング工程に関し、前記上層配線と同時に前記ダミー用のタングステンプラグと接続する島状部材を形成する請求項７に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００７−１２９０２９（Ｐ２００７−１２９０２９Ａ）
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願番号】特願２００５−３１９６４０（Ｐ２００５−３１９６４０）
【出願日】平成１７年１１月２日（２００５．１１．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願日】平成１７年１１月２日（２００５．１１．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]