冗長ビア構造を有する半導体装置
【課題】専有面積の少ない冗長ビア構造を提供する。
【解決手段】第１，第２の配線層間のビア構造が，絶縁層に形成される複数のビアホールと，第１の配線層に形成され，複数のビアホールを含むビアホール形成領域を第１の配線層の主配線方向に拡張し第２の配線層の第２の主配線方向には拡張しない領域を有する第１のビアランドと，第２の配線層に形成され，ビアホール領域を第２の主配線方向に拡張し第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成する。
【解決手段】第１，第２の配線層間のビア構造が，絶縁層に形成される複数のビアホールと，第１の配線層に形成され，複数のビアホールを含むビアホール形成領域を第１の配線層の主配線方向に拡張し第２の配線層の第２の主配線方向には拡張しない領域を有する第１のビアランドと，第２の配線層に形成され，ビアホール領域を第２の主配線方向に拡張し第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，半導体装置に関し，特に，多層配線間を接続するビアを複数のビアで構成した冗長ビア構造を有する半導体装置に関する。
【背景技術】
【０００２】
多層配線間を接続するビア構造については，特許文献１に記載されている。また，多層配線を利用した自動配線方法については，特許文献２乃至４に記載されている。
【０００３】
半導体装置の集積度はますます高くなる傾向にある。それに伴い配線の微細化が進み，露光波長よりも設計データのパターン幅が狭くなると，露光・現像後のパターン形状が設計データのパターン形状と異なることが指摘されている。例えば，設計データによれば終端が矩形の配線パターンであるのに対して，露光・現像後の配線パターンは終端が丸みを帯びた形状になる。
【０００４】
図１は，従来のビア構造の設計データと露光・現像後パターンとを示す図である。図１（Ａ）は，Ａ層（下層）の配線パターンＬＡとＢ層（上層）の配線パターンＬＢとをビアホールＨで接続するビア構造を示している。設計データでは，配線パターンＬＡとＬＢの終端に正方形のビアホールＨと，Hを一定のマージンを持って包含するようにA層とB層にそれぞれビアランドVA，VB（図示せず）が配置されている。通常，配線パターンの幅はビアランドのサイズ以下に設定されている。このようなビア構造については，特許文献１にも記載されている。
【０００５】
しかし，図１（Ａ）の左側の図形レイアウトをそのままマスクに使用すると，右側に示したように，微細化に伴い露光・現像後の配線パターン形状はその終端が丸みを帯びた形状になり，ビアホールＨが配線パターンＬＡ，ＬＢの外側に形成され接続不良を招いてしまう。
【０００６】
そこで，図１（Ｂ）に示すように，接続不良対策として，配線パターンＬＡ，ＬＢの終端を延長して露光・現像後に終端が丸くなっても接続不良が生じないようにしたり，ビアホールＨを一定のマージンを持って包含するようにＡ層のビアランドＶＡとＢ層のビアランドＶＢを拡張したりすることが行われる。これらの接続不良対策は，いずれも矩形終端の露光結果が丸く後退することを見込んで行っていることである。
【０００７】
一方で，ビア構造は，製造時の歩留まりを高くする構造にするだけでなく，製造後の経年劣化であるストレスマイグレーションやエレクトロマイグレーションにも耐性のある構造にすることが必要であり，そのために配線層間を接続するビア構造を複数のビアホールで構成する冗長ビア構造が有効である。
【特許文献１】特開２０００−１４８８２１号公報
【特許文献２】特開平１−１３７３７３号公報
【特許文献３】特開平２−１９０９７７号公報
【特許文献４】特開平６−５２２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら，冗長ビア構造は，配線層間を複数のビアホールで接続するのでビア構造の専有面積が大きくなる。そのため，専有面積が大きい冗長ビア構造を使用した場合，ある面積に何本の配線パターンを配置できるかを示す配線パターン効率が低下する。
【０００９】
そこで，本発明の目的は，配線パターン効率を低下することのない冗長ビア構造を有する半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために，本発明の第１の側面によれば，配線層間がビア構造で接続される半導体装置において，第１の主配線方向に延在する第１の配線パターンを有する第１の配線層と，前記第１の配線層と絶縁膜を介して隣接し，前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンを有する第２の配線層と，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とを有し，
前記ビア構造は，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成されることを特徴とする。
【００１１】
上記の目的を達成するために，本発明の第２の側面によれば，配線層間がビア構造で接続される半導体装置の配線経路探索方法において，
前記配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成され，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に指定して，第１のノードと第２のノード間の配線経路を自動探索する工程を有することを特徴とする。
【００１２】
上記の目的を達成するために，本発明の第３の側面によれば，配線層間がビア構造で接続される半導体装置の配線経路形成用の図形データの生成方法において，
第１のノードと第２のノード間の配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成された設計データに対して，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に置き換えて，前記配線経路形成用の図形データを生成する工程を有することを特徴とする。
【発明の効果】
【００１３】
上記の発明によれば，第１の配線層では第１のビアランドが第１の主配線方向に拡張されそれと交差する第２の主配線方向には拡張されていないので，第１の配線層における配線効率を低下させずに冗長ビア構造を形成することができる。同様に，第２の配線層でも第２のビアランドが第２の主配線方向に拡張されそれと交差する第１の主配線方向には拡張されていないので，第２の配線層における配線効率を低下させずに冗長ビア構造を形成することができる。
【発明を実施するための最良の形態】
【００１４】
以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００１５】
図２は，冗長ビア構造を設ける場合の配線効率の低下を説明する図である。図２（Ａ）は，Ａ層（下の配線層）の配線パターンＬＡとＢ層（上の配線層）の配線パターンＬＢとを２個のビアホールＨ１，Ｈ２で構成される冗長ビア構造で接続した例である。なお，本明細書でビアホールとは，絶縁層内に形成されたホールに導電性物質を充填したビアを意味し，ビア構造とは，そのビアホールと上下に設けられるビアランドとを含む接続ビアの構造を意味する。
【００１６】
図２の例は，グリッドベースの配線レイアウトによるものであり，上下に隣接するＡ層とＢ層の配線層では，それぞれの主配線方向が直交する関係にある。そして，各配線層では一定間隔（ピッチ）の配線トラックが定義されており，配線パターンはその配線トラック上に配置される。したがって，この配線トラック上にどれだけの配線パターンを配置できるかが配線効率を意味する。
【００１７】
図２（Ａ）では，Ａ層の配線パターンＬＡは，水平方向に延びる配線トラックＴＨ上に配置され，Ｂ層の配線パターンＬＢは，垂直方向に延びる配線トラックＴＶ上に配置される。そして，ビアホールＨ１，Ｈ２は，配線トラックＴＨ，ＴＶが交差する位置（グリッド）に配置される。さらに，露光・現像工程によるパターン変動でも接続不良にならないように，実線で示される配線パターンＬＡはビアホールＨ１に対して水平方向に拡張され，破線で示される配線パターンＬＢ１はビアホールＨ１に対して垂直方向に拡張される。また，２個のビアホールＨ１，Ｈ２と配線パターンＬＢ１とを接続するために，Ｂ層のビアランドＶＢが右側のビアホールＨ２より先まで拡張して設けられる。
【００１８】
このように配線パターンを拡張し且つビアランドＶＢを設けることで，配線パターンの先端が丸く加工されても，またビアランドＶＢの先端が丸く加工されても，先端部分とビアホールＨ１，Ｈ２とがずれているので，加工後の配線パターンやビアランドの外側にビアホールがはみ出てしまうことはなく，接続不良を回避することができる。
【００１９】
同様に，図２（Ｂ）では，ビアホールＨ１，Ｈ２が配線トラックの交差点の両側に設けられている。この場合は，配線パターンＬＡの先端をビアホールＨ１の左側まで拡張し，配線パターンＬＢに接続されるビアランドＶＢの両端をビアホールＨ１の左側にビアホールＨ２の右側にそれぞれ拡張している。これにより，接続不良を回避している。
【００２０】
しかしながら，図２（Ａ）の例では，ビアランドＶＢの右端が拡張されて隣の配線パターンＬＢとの距離ｄ１が小さくなり，図中「Ｘ」を付けた２つの配線トラックＴＶＸには配線パターンを形成することができなくなる。同様に，図２（Ｂ）の例では，ビアランドＶＢの左右端が拡張されているので，隣の配線トラックＴＶＸには配線パターンを形成することができなくなる。このように，２個のビアホールからなる冗長ビア構成を設けた結果，配線パターンＬＢの配線トラックに加えて，２つの配線トラックが犠牲になり，配線パターンの配置効率が低下する。原理的に２個のビアホールの冗長ビア構成であれば，配線パターンの配線トラックに加えて１つの配線トラックが犠牲になれば良いはずであるが，図２の例ではそうはなっていない。
【００２１】
上記の配線効率の低下の問題は，グリッドを利用しないグリッドレスの配線レイアウトにおいても同様である。つまり，グリッドレスの配線レイアウトでは，隣接配線パターンは，最小間隔だけ離間して配置される。よって，接続不良を回避するために冗長ビア構造において配線パターンをそれぞれ延長して設けると，その分だけ隣接配線パターンを離間して配置する必要があり，配線効率の低下を招いてしまう。
【００２２】
図３及び図４は，本実施の形態における冗長ビア構造を示す図である。この例も，グリッドベースの配線方式によるものであり，Ａ層ではその主配線方向である水平方向の配線トラックＴＨが定義され，Ｂ層ではその主配線方向である垂直方向の配線トラックＴＶが定義され，各層の配線パターンがそれらの配線トラック上に配置される。そして，配線トラックの交差点（グリッド）にビア構造が配置される。ビア構造は，前述したとおり，ビアホールＨと上下層のビアランドＶＡ，ＶＢとで構成される。
【００２３】
図３に示すように，Ａ層の配線ＬＡとＢ層の配線ＬＢとがそれぞれ配線トラックＴＨ２とＴＶ２上にそれぞれの主配線方向に延在して配置され，それらの交点（グリッド）で交差している。そこで，２個のビアホールＨを有する冗長ビア構造は，実線で示したようにＡ層に形成されるビアランドＶＡと，破線で示したようにＢ層に形成されるビアランドＶＢと，Ａ，Ｂ層間の絶縁層に形成される２個のビアホールＨとで構成される。また，ビアランドとビアホールの包含関係は，ビアランドの縁よりもビアホールの縁が内側にくるように一定の最小マージンを持って構成される。 そして，Ａ層のビアランドＶＡは，２個のビアホールＨを含む最小矩形領域よりその最小マージン分大きい矩形領域を基本形（ビアホール形成領域）とし，それよりもＡ層の主配線方向（水平方向）に更に拡張され（図中ＥＡ），垂直方向には拡張されていない。つまり，ビアランドＶＡの垂直方向の幅はビアホールＨの幅に上下両側に設計ルール上の最小マージンを足したサイズと同じになっている。これにより，配線トラックＴＨ２の両側の配線トラックＴＨ１，ＴＨ３には別のＡ層の配線パターンを形成することができる。
【００２４】
同様に，Ｂ層のビアランドＶＢは，２個のビアホールＨを含む最小矩形領域に最小マージン分大きい矩形領域を基本形（ビアホール形成領域）とし，それよりもＢ層の主配線方向（垂直方向）に更に拡張され（図中ＥＢ），水平方向には拡張されていない。つまり，ビアランドＶＢの水平方向の幅は２個のビアホールＨを含む最小矩形領域のサイズに左右両側に最小マージンを足したサイズと同じになっている。これにより，配線トラックＴＶ２，ＴＶ３の両側の配線トラックＴＶ１，ＴＶ４には別のＢ層の配線パターンを形成することができる。要すれば，２個のビアホールからなる冗長ビア構造を設けても，それにより犠牲になる配線トラックは，配線パターンＬＡ，ＬＢの配線トラックＴＨ２，ＴＶ２以外には，１つの配線トラックＴＶ３のみである。したがって，配線効率の低下を避けることができる。
【００２５】
図４を参照することで，本実施の形態の冗長ビア構造がより明らかになる。図４（Ａ）は２個のビアホールＨが水平方向に配置された例，図４（Ｂ）は２個のビアホールＨが垂直方向に配置された例をそれぞれ示している。まず，２個のビアホールＨを包含するビアホール形成領域として最小矩形領域ＭＩＮを定義する。そして，Ａ層のビアランドＶＡは，この最小矩形領域ＭＩＮをＡ層の主配線方向ＥＡに拡張しそれと垂直方向には拡張しないパターンになる。一方，破線で示されるＢ層のビアランドＶＢは，最小矩形領域ＭＩＮをＢ層の主配線方向ＥＢに拡張しそれと垂直方向には拡張しないパターンになる。そして，それらのビアランドＶＡ，ＶＢと２個のビアホールＨとから冗長ビア構造ＲＶが構成されている。図４には，２つの冗長ビア構造ＲＶの一点鎖線に沿った断面図が示され，図４（Ａ）の断面図では，破線のビアランドＶＢがビアホールＨの最小矩形領域から拡張されず，実線のビアランドＶＡがビアホールＨの最小矩形領域から拡張されていることが示されている。また，図４（Ｂ）の断面図では，その逆の拡張関係が示されている。
【００２６】
以上のように，本実施の形態における冗長ビア構造では，複数のビアホールを包含する最小矩形領域を，Ａ層のビアランドＶＡはその主配線方向（水平方向）に拡張し主配線方向と直交する方向（垂直方向）には拡張しないパターンであり，Ｂ層のビアランドＶＢはその主配線方向（垂直方向）に拡張し主配線方向と直交する方向（水平方向）には拡張しないパターンである。このようなビアランドを設けることで，冗長ビア構造であっても無駄に配線トラックＴＶ，ＴＨを犠牲にすることは抑制される。
【００２７】
図５〜図８は，本実施の形態における冗長ビア構造の例を示す図である。図５（Ａ）は，図３の冗長ビア構造と同じ構造であり，配線パターンＬＢに対して２個のビアホールＨが右側にずれて配置されている。図５（Ｂ）は，配線パターンＬＢに対して２個のビアホールＨが左側にずれて配置されている例である。
【００２８】
図５（Ａ）には，冗長ビア構造の配線トラックＴＨ２に沿った断面図が示されている。この断面図から明らかなとおり，配線パターンＬＢとビアランドＶＢとが一部重なっている。このように，設計データ上では配線パターンＬＢのデータとビアランドＶＢのデータとが併存するが，露光・現像後のＢ層のパターンは，配線パターンＬＢとビアランドＶＢとを一体化したものになる。Ａ層においても同様に，配線パターンＬＡとビアランドＶＡとは一体化したものになる。
【００２９】
図５（Ｂ）にも，配線トラックＴＨ２に沿った冗長ビア構造の断面図が示されている。この断面図から明らかなとおり，ビアランドＶＢは配線パターンＬＢと一部で重なっている。同様に，ビアランドＶＡも配線パターンＬＡと一部で重なっている。
【００３０】
つまり，配線パターンＬＡ，ＬＢに加えて，冗長ビア構造としてビアホールの最小矩形領域を主配線方向に拡張したビアランドＶＢ，ＶＡを設けることで，ビアホールＨが露光・現像後のＡ層のパターンとＢ層のパターンの外側にはみ出ることは回避されるのである。
【００３１】
図６は，図５の例をＡ層とＢ層で逆にしたものである。つまり，２個のビアホールＨは垂直方向に配置され，且つ，配線パターンＬＢ上に配置されている。それに伴い，Ａ層のビアランドＶＡは水平方向に拡張したパターンに，Ｂ層のビアランドＶＢは垂直方向に拡張したパターンになっている。それ以外は，図５と同じである。
【００３２】
図７は，更に別の冗長ビア構造を示す平面図である。図７（Ａ）は，６個のビアホールＨを有する冗長ビア構造であり，それを介してＡ層の配線パターンＬＡとＢ層の配線パターンＬＢとが接続されている。配線パターンＬＡ上にはその配線幅と同じサイズの３個のビアホールＨが配置され，配線パターンＬＢ上にもその配線幅と同じサイズの２個のビアホールＨが配置されている。また，残りの２個のビアホールはいずれの配線パターン上にも配置されていない。そして，実線で示したＡ層のビアランドＶＡは，６個のビアホールを包含する最小矩形領域がＡ層の主配線方向（水平方向）に拡張され，それと直交する方向には拡張されないパターンになっている。一方，破線で示したＢ層のビアランドＶＢは，６個のビアホールを包含する最小矩形領域がＢ層の主配線方向（垂直方向）に拡張され，それと直交する方向には拡張されないパターンになっている。つまり，ビアランドＶＡとＶＢとが互いに直交する方向に拡張されているので，それらビアランドの角が露光・現像後に丸くなっても６個のビアホールＨがそれらビアランド内に包含されることが保証される。その結果，接続不良は回避される。
【００３３】
図７（Ｂ）は，３個のビアホールＨを有するビア構造であり，３個のビアホールＨは全て配線パターンＬＡ上に配置されている。この場合も，上記の考え方と同じようにして，Ａ，Ｂ層のビアランドＶＡ，ＶＢのパターンが定義される。つまり，実線で示したＡ層のビアランドＶＡは，３個のビアホールを包含する最小矩形領域を水平方向にのみ拡張したパターンにされ，破線で示したＢ層のビアランドＶＢも最小矩形領域を垂直方向にのみ拡張したパターンにされている。これにより，３個のビアホールＨは確実に両ビアランドＶＡ，ＶＢ内に包含されて接続不良は回避される。
【００３４】
図８は，２個のビアホールを有する冗長ビア構造を示し，但し，２個のビアホールＨの間隔ｄ２が配線トラック間隔以下にされ，左側のビアホールＨは配線トラックＴＶ２上に配置されているが，右側のビアホールＨは配線トラックＴＶ３より左側にシフトした位置に配置されている。この場合でも，Ａ層のビアランドＶＡが２個のビアホールを包含する最小矩形領域を水平方向にのみ拡張したパターンにされ，Ｂ層のビアランドＶＢが垂直方向にのみ拡張したパターンにされている。
【００３５】
［経路探索方法］
次に，本実施の形態の冗長ビア構造を伴う場合の経路探索方法について説明する。経路探索方法については，例えば，特許文献２，３，４に記載されている。この経路探索によれば，有るノードから別のノードまでの配線経路を探索するにあたり，配線工程の初期段階ではショート（短絡）や間隙不足などの設計ルール違反に対するコスト係数（ペナルティ）を小さく設定し,間隙不足やショートを許容した迂回の少ない経路を探索するようにする。そして徐々にショートなど設計ルール違反に対するコスト係数（ペナルティ）を大きくしながら経路探索を繰り返すことで設計ルール違反個所を解消し，最適な配線経路を検出する。
経路の良し悪しは,下に示すような評価式（１）で配線コストとして数値化し判定する。そして配線コストが最小になる経路を毎回選択，保存するようにする。
（配線コスト）＝ a・ｍＤ＋b・ｓＤ＋c・ｎＶ＋d・ｒＶ＋e・Ｅ ・・・ 評価式（1）
評価式（１）において，ｍＤはノード間経路の主配線方向配線長，ｓＤはノード間経路の従配線方向配線長，ｎＶはノード間経路内のシングルビア数，ｒＶはノード間経路の冗長ビア数，Ｅはノード間経路の設計ルール違反個所数である。係数a,b,c,d,eはコスト係数と呼び,主配線方向配線,従配線方向配線,シングルビア,冗長ビア,設計ルール違反に対する重み付けを与えるものである。これらにより経路探索のときに何を優先して解決するかをコントロールする。
【００３６】
本実施の形態における第１の経路探索方法によれば，探索対象の経路内の配線層間接続を極力冗長ビア構造で行うことができるように，繰り返される経路探索工程の最初から，配線層間接続を冗長ビア構造に優先指定するようにする。そのようにすることで，探索された経路内に冗長ビア構造を配置できなくなる状況を極力回避することができる。
【００３７】
図９Ａは，第１の経路探索方法を示すフローチャート図である。また，図１０，１１Ａ,１１Ｂ，１２は，第１の経路探索方法の各工程の配線パターンと冗長ビア構造を示す図である。
【００３８】
図９Ａに示されるように，あるノードから他のノードまでの配線経路を探索するにあたり，最初の経路探索工程Ｓ１０で，配線経路のコストの評価式（１）に使用するコスト係数a〜eを設定する。a〜eの値は，例えば図９Ｂに示す表のようになっている。これをコスト系列と呼ぶことにする。まずコスト系列ＣＳ１のようにa〜eを設定し，工程Ｓ１１内の工程Ｓ１１０〜Ｓ１１２の処理を全配線対象ノード間について行い，求めた経路を配線領域内に登録する。工程Ｓ１１０では，配線を発生すべきノードを選択し，その選択されたノード間の配線が未結線であったり配線ルール違反が存在していれば，工程Ｓ１１１の経路探索が行われる。工程Ｓ１１１では，冗長ビアのコスト係数をシングルビアのコスト係数以下に設定して冗長ビア優先で経路探索を行い，上記の配線コストの評価値が最小になる経路を選択する。そして，その経路が配線領域に登録される（Ｓ１１２）。
【００３９】
次に，Ｓ１２でコスト系列を更新する。この処理により,a〜eの値は図９ＢのＣＳ２のように設定される。そして再度Ｓ１１の処理を，配線対象の全ノードについて実行し,ＣＳ１の設定で求めた経路をより好適なものに求めなおす。このような処理を全コスト系列について行なうか,全配線結果が設計ルールを満たすなどの終了条件に達するまで繰り返す。
【００４０】
Ｓ１０では，コスト系列のうち最初の行ＣＳ１を使用する。ＣＳ１では，配線間の短絡であるショートや,間隙不足などの設計ルール違反に対するコスト係数eをゼロにしている。したがってＣＳ１のコスト系列で求まる配線経路では,ショートや間隙不足が容認される。さらにＣＳ１では(主方向線長コスト係数a)＜(従方向線長コスト係数b)としているため，Ｓ１１１で選択される経路は各層の主配線方向を守り，迂回が少ない経路となる。
【００４１】
Ｓ１１の2周目の配線処理で使用するコスト系列ＣＳ２は，設計ルール違反に対するコスト係数eをe>0と設定しているため,経路コストが同等な場合はより設計ルール違反の個所が少ない経路を選択することになる。
【００４２】
Ｓ１１のｎ周目の配線処理で使用するコスト系列ＣＳｎに向けて, eの値をa,ｂより徐々に大きくしていくと，設計ルール違反を回避するために迂回を容認する状態になるが，評価式（１）の配線コストに上限値を設けることにより過剰な迂回のある経路は棄却できる。このようにＳ１１〜Ｓ１２の処理を繰り返すと，配線収容が可能な限り，設計ルールを遵守した経路を選択して配線経路最適化が収束する。
経路探索のアルゴリズムは種々のアルゴリズムが考えられるが，本実施の形態では本質的ではないので詳細は省略する。
【００４３】
図１０は，３つの配線区間ＷＲ１，ＷＲ２，ＷＲ３を配線するにあたり，Ｓ１０でコスト系列ＣＳ１を設定し,工程Ｓ１１により配線して得られた配線パターンと冗長ビア構造を示す。この例では，３つの経路が探索され，第１の経路がＡ層の配線パターンＬＡ１と冗長ビアＶ１とＢ層の配線パターンＬＢ１からなり，第２の経路がＡ層の配線パターンＬＡ２と冗長ビアＶ２とＢ層の配線パターンＬＢ２からなり，第３の経路がＡ層の配線パターンＬＡ３と冗長ビアＶ３とＢ層の配線パターンＬＢ３からなる。いずれも，設計ルール違反コスト係数eを小さくして短絡を許容しているため迂回が生じておらず,またa<bの設定で主配線方向を優先するように経路探索されているので，配線パターンＬＡ１，２，３とＬＢ１，２，３とが規則正しく配置されている。
【００４４】
そして，コスト係数c>dに設定してあることから冗長ビアが優先的に使われ,全てのビアが冗長ビア構造になっており，例えば，冗長ビアＶ３は，Ａ層のビアランドＶＡとＢ層のビアランドＶＢ３と２個のビアホールＨで構成されている。
【００４５】
その結果，冗長ビアＶ１により配線パターンＬＢ１，ＬＢ２が短絡し，冗長ビアＶ２により配線パターンＬＢ２，ＬＢ３が短絡している。３つの配線経路のための３つの冗長ビア構造Ｖ１〜Ｖ３は，垂直方向の３つの配線トラックと水平方向の４つの配線トラックを使用するだけである。
【００４６】
図１１Ａ，図１１Ｂは２回目のＳ１１の配線工程による経路の改善状況を示している。この２回目のＳ１１工程を行なうにあたっては，１回目のＳ１１が終了した後にＳ１２によりコスト系列をＣＳ２のように設定する。これは評価式（１）の設計ルール違反コスト係数eをＣＳ１のときよりも大きく設定し，配線間短絡を避けることを配線長が長くなることよりもより高い優先度にして，経路探索を行うことに相当する。今回も配線層間接続は冗長ビアを優先にするようコスト係数c>dに設定する。この２回目の経路探索は，１回目の経路探索で得られた経路である図１０を出発点として，各経路について評価式（１）の配線コストが最小になる経路を再探索して１回目の経路探索で求めた経路と置き換える。
【００４７】
まず，ＷＲ１の経路を求めなおすと,ＬＢ１とＬＢ２に存在している短絡を回避するように，第一の冗長ビア構造Ｖ１が水平方向右に１グリッド分移動する。これで図１１Ａの構造になる。次に,ＷＲ２の経路を求めなおすと,配線パターンＬＢ２，ＬＢ３間に存在している短絡を回避するように第二の冗長ビア構造Ｖ２が水平方向右に１グリッド分移動して図１１Ｂの構造になる。ＷＲ３の経路を求めなおすと,ＷＲ２までの処理でＷＲ３に関する設計ルール違反は解消しているため，ＷＲ３の経路は変化しない。
【００４８】
全ての配線対象ノード間ＷＲ１〜ＷＲ３の再配線処理が終わったので,２回目のＳ１１処理は終了し，引き続き図９ＡのＳ１２に進む。ここでコスト系列が更新され,３回目のＳ１１処理に入る。２回目のＳ１１処理と同様に，まずＷＲ１から経路探索が行われる。２回目のＳ１１処理でＶＢ２とＶＢ３の間隙不足による設計ルール違反がＷＲ１には残っているが，Ｖ１の向きが水平方向から垂直方向に変わることで図１１Ｃの構造になり，設計ルール違反が解消される。続いてＷＲ２の再配線処理へ移るが，ＷＲ２はＷＲ１の経路が変化したことにより設計ルール違反が解消していて,更に迂回も存在しないため再配線しても経路が変わらない。ＷＲ３についても同様に経路が据え置かれる。
【００４９】
この結果，配線間の短絡は全て回避されている。但し，３つの冗長ビア構造Ｖ１〜Ｖ３は，５つの垂直方向の配線トラックと４つの水平方向の配線トラックを使用することになり，図１０よりも配線効率が低下した。
【００５０】
しかしながら，もし図２（Ａ）に示す構造の冗長ビアを使って，図１１Ｃに類似の冗長ビア構造を設計ルール違反を起こさずに実現しようとすると,図１２の例のような構造となり,３つの冗長ビア構造を実現するために，垂直方向のトラック６本，水平方向のトラック６本を消費する。図１２の構造と比べれば,図１１Ｃの構造は配線効率が良くなっていることがわかる。
【００５１】
以上のように，第１の経路探索方法によれば，本実施の形態における冗長ビア構造を最初の経路探索工程から指定して探索を行うので，全ての経路内に冗長ビア構造を設計ルールを満たす範囲で可能な限り設けることができる。しかも，本実施の形態における冗長ビア構造の場合，Ａ層とＢ層のビアランドの拡張方向をそれぞれ一方の方向にのみ限定し且つ直交方向に拡張しているので，配線効率の低下をできるだけ招くことなく冗長ビア構造で配線層間を接続することができる。
【００５２】
図１３Ａ，図１３Ｂは，第２の経路探索方法のフローチャート図である。図１４，１５は，第２の経路探索方法の各工程での配線パターンと冗長ビア構造を示す図である。
【００５３】
第２の経路探索方法では，図１３Ａに示されるように，あるノードから他のノードまでの配線経路を探索するにあたり，最初の経路探索工程Ｓ２０で，配線経路のコストの評価式（１）に使用するコスト係数a〜eを設定する。a〜eの値は，例えば図１３Ｃに示す表のようになっている。まずコスト系列ＣＳ２１のようにa〜eを設定し，Ｓ２１内のＳ２１０〜Ｓ２１２の処理を全配線対象ノード間について行い，求めた経路を配線領域内に登録する。コスト系列ＣＳ２１では，シングルビアコスト係数と冗長ビアコスト係数とが等しく設定されている。また，このとき，Ｓ２１１ではシングルビアだけを使用した経路探索を行うため，評価式（１）に記載したｒＶは常に０になり配線コストにはシングルビアしか寄与しない。
【００５４】
次に，Ｓ２２でコスト系列を更新する。この処理により,a〜eの値は図１３ＣのＣＳ２２のように設定される。そして再度Ｓ２１の処理を，配線対象の全ノードについて実行し,ＣＳ２１の設定で求めた経路を今回求めた最小コスト経路で置き換える。このような処理を全コスト系列について行なうか,全配線結果が設計ルールを満たすなどの終了条件に達するまで繰り返す。
【００５５】
Ｓ２０では，コスト系列のうち最初の行ＣＳ２１を使用する。ＣＳ２１では，配線間の短絡であるショートや,間隙不足などの設計ルール違反に対するコスト係数eをゼロにしている。したがってＣＳ２１のコスト系列で求まる配線経路では,ショートや間隙不足が容認される。さらにＣＳ２１では，(主方向線長コスト係数a)＜(従方向線長コスト係数b)としているため，Ｓ２１１で選択される経路は，各層の主配線方向を守り，迂回が少ない経路となる。
【００５６】
Ｓ２１の2周目の配線処理で使用するコスト系列ＣＳ２２は，設計ルール違反に対するコスト係数eをe>0と設定しているため,Ｓ２１１では経路長コストが同等な場合はより設計ルール違反の個所が少ない側を選択することになる。
【００５７】
Ｓ２１のｎ周目の配線処理で使用するコスト系列ＣＳ２ｎに向けて, eの値をa,ｂより徐々に大きくしていくと，設計ルール違反を回避するために迂回を容認する状態になるが,評価式（１）の配線コストに上限値を設けることにより過剰な迂回のある経路は棄却できる。このようにＳ２１〜Ｓ２２の処理を繰り返すと，配線収容が可能な限り，設計ルールを遵守した経路を選択して配線経路最適化が収束する。Ｓ２０〜Ｓ２２の処理では,一貫して１個のビアホールからなるシングルビア構造だけを使用する経路探索を行うため，配線領域で消費する配線トラックや面積は最小であり,初期の段階から冗長ビアを使用した配線を行うときよりも設計ルール違反個所の解消が早く進む。
【００５８】
次に,図１３Ａの手順により一旦シングルビアで収束させた配線状態をもとにして,図１３Ｂの手順によりシングルビア構造を冗長ビア構造に置き換える。
【００５９】
まず，前処理としてＳ３０で設計ルール違反のコスト係数eの値を∞か違反禁止を意味する値に設定するとともに，（シングルビアコスト係数ｃ）＞（冗長ビアコスト係数ｄ）として設定する。Ｓ３０で使用するコスト系列は例えば図１３ＣのＲＥＰのようにすればよい。
【００６０】
経路探索工程Ｓ３１では，全配線対象区間についてＳ３１０〜Ｓ３１２の処理により経路の再探索を行なう。Ｓ３０にて設定したコスト係数により，新たな設計ルール違反を起こさない範囲でシングルビアよりもコストの低い冗長ビア構造を採る経路への置き換えが行なわれる。
【００６１】
図１４は，図１３Ａに示した経路探索工程を行った結果を示す。シングルビア構造が指定されているので，Ａ層の配線パターンＬＡ１，ＬＡ２，ＬＡ３は，順番に隣接する配線トラック上に配置され，Ｂ層の配線パターンＬＢ１，ＬＢ２，ＬＢ３も，順番に隣接する配線トラック上に配置され，それらを接続するシングルビア構造Ｖ１，Ｖ２，Ｖ３が配線パターンが交差するグリッド上に配置される。いずれのシングルビア構造においても，配線パターンの先端を拡張するようにすることで，露光・現像後の配線端の形状変化によっても断線が発生しないようにされる。
【００６２】
次に，図１３Ｂに示した工程でシングルビア構造が冗長ビア構造に置き換えられる。この置換工程では，図１４のシングルビア構造Ｖ１，Ｖ２，Ｖ３のうち，冗長ビア構造に置換可能なものだけが置き換えられる。ただし，本実施の形態における冗長ビア構造を採用することにより，より多くのシングルビア構造を冗長ビア構造に置き換えることができる。
【００６３】
図１５は，工程Ｓ３１で冗長ビア構造に置き換えられた結果を示す図である。図１４と図１５とを比較するとわかるように，ビアＶ１が垂直方向の冗長ビア構造に置き換えられ，ビアＶ３が水平方向の冗長ビア構造に置き換えられている。ただし，真ん中のビアＶ２は，上下左右に他の配線パターンが存在するので，冗長ビア構造への置き換えはできていない。
【００６４】
このように，経路探索工程が終了した時にシングルビア構造を冗長ビア構造に置き換えるようにすると，ビアＶ２のように周囲を隣接配線パターンで囲まれている場合などに，置き換えができなくなる可能性がある。したがって，そのようなことを回避するためには，第１の経路探索工程のほうが好ましい。ただし，第２の経路探索工程であっても，本実施の形態の冗長ビア構造を利用することで，より多くのシングルビア構造を冗長ビア構造に置き換えることができる。
【００６５】
図１６は，第２の経路探索方法についての比較例を示す図であり，図１５の結果と比較するための冗長ビア構造を示す。図１６の例は，図１４のシングルビア構造を図２に示した冗長ビア構造に置き換えたものである。図２の冗長ビア構造は，複数のビアホールが配列された方向に上下配線層のビアランドを拡張したものである。よって，図１６の第１の冗長ビアＶ１は，Ａ層のビアランドＶＡ１が垂直方向に拡張されており，第３の冗長ビアＶ３は，Ｂ層のビアランドＶＢ３が水平方向に拡張されている。その結果，３つの冗長ビア構造のために垂直方向で５配線トラック，水平方向でも５配線トラックを必要としている。これは，図１５と比較すると明らかにトラック数が多いことが理解できる。このように，本実施の形態の冗長ビア構造を利用することで，冗長ビア構造に必要なトラック数を減らすことができ，配線効率を高めることができる。
【００６６】
上記の第２の経路探索方法において，図１３Ａの工程Ｓ２０〜Ｓ２２により，最適化された配線経路が検出され，それに基づく設計データが生成される。そこで，この設計データにおけるシングルビア構造を，可能なかぎり冗長ビア構造に置き換える処理である図１３Ｂの工程Ｓ３０〜Ｓ３１を行うことで，冗長ビア構造を備えた配線レイアウトの図形データが生成される。かかる冗長ビア構造を備えた配線レイアウトの図形データを利用することで，露光・現像工程を経ても冗長ビア構造のビアホールが上下の配線パターンと接続不良になることが回避可能になる。
【００６７】
図１７，図１８は，本実施の形態における冗長ビア構造の例を示す図である。いずれも配線パターンが混雑している状況でも，本実施の形態の冗長ビア構造であれば最小限の配線トラックの犠牲のもとに，冗長ビア構造を配置することができる。
【００６８】
図１７（Ａ）では，Ａ層の配線パターンＬＡ１，ＬＡ２，ＬＡ３が隣接する配線トラック上に配置され，Ｂ層の配線パターンＬＢ２，ＬＢ３も隣接する配線トラック上に配置されている。そして，配線パターンＬＡ２とＬＢ２との間が２個のビアホールＨを有する冗長ビア構造で接続されている。この冗長ビア構造は，Ａ層の配線パターンＬＡ２側に水平方向に拡張したビアランドＶＡを，Ｂ層の配線パターンＬＢ２側に垂直方向に拡張したビアランドＶＢを有する。これにより，配線パターンＬＢ２，ＬＢ３間の１つの配線トラックのみが犠牲になっているだけである。図１７（Ｂ）では，配線パターンＬＢ２とＬＢ３の間の配線トラックのみが犠牲になっているだけである。
【００６９】
図１８は，垂直方向に２個のビアホールＨを並べた冗長ビア構造を示す。図１８（Ａ）では，Ａ層の配線パターンＬＡ２側に水平方向に拡張したビアランドＶＡが設けられ，Ｂ層の配線パターンＬＢ２側に垂直方向に拡張したビアランドＶＢが設けられている。それにより，配線パターンＬＡ２の下の配線グリッドのみが犠牲になっている。図１８（Ｂ）の例では，同様の冗長ビア構造が設けられ，配線パターンＬＡ２，ＬＡ１の間の配線グリッドのみが犠牲になっている。
【００７０】
以上のように，本実施の形態の冗長ビア構造によれば，ビアランドの拡張方向が対応する配線層の主配線方向に限定されているので，冗長ビア構造による配線効率の低下を抑制することができる。また，本実施の形態の冗長ビア構成を利用することで，自動経路探索方法に有効に利用することができる。
【００７１】
以上の実施の形態をまとめると，次の付記のとおりである。
【００７２】
（付記１）配線層間がビア構造で接続される半導体装置において，
第１の主配線方向に延在する第１の配線パターンを有する第１の配線層と，
前記第１の配線層と絶縁膜を介して隣接し，前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンを有する第２の配線層と，
前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とを有し，
前記ビア構造は，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成されることを特徴とする半導体装置。
【００７３】
（付記２）付記１において，
前記第１及び第２の配線層において，それぞれ前記第１及び第２の主配線方向に延在し所定のピッチで配置される配線トラック上に，前記第１及び第２の配線パターンが配置されることを特徴とする半導体装置。
【００７４】
（付記３）付記１において，
前記複数のビアホールの少なくとも一部が，前記第１または第２の配線パターンに沿って配置され，前記第１のビアランドの幅が前記第１の配線パターンの幅と等しく，前記第２のビアランドの幅が前記第２の配線パターンの幅と等しくない，または，第１のビアランドの幅が前記第１の配線パターンの幅と等しくなく，前記第２のビアランドの幅が前記第２の配線パターンの幅と等しいことを特徴とする半導体装置。
【００７５】
（付記４）配線層間がビア構造で接続される半導体装置の配線経路探索方法において，
前記配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成され，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に指定して，第１のノードと第２のノード間の配線経路を自動探索する工程を有することを特徴とする配線経路探索方法。
【００７６】
（付記５）付記４において，
前記自動探索する工程は，少なくとも配線パターン長と，冗長ビア構造数と，単一のビアホールからなるシングルビア構造数と，配線ルール違反数とを，それぞれ対応する係数で重み付けした配線コストが最小になる配線経路を検出する工程を，前記係数を変更設定しながら繰り返し行い，
前記自動探索の初期探索工程では，前記冗長ビア構造数に対する係数が前記シングルビア構造数に対する係数以下に設定すると共に，前記設計ルール違反数に対する係数を第１の係数に設定し，前記自動探索の前記初期探索工程後の後続探索工程では，前記冗長ビア構造数に対する係数が前記シングルビア構造数に対する係数以下に維持しながら，前記設計ルール違反数に対する係数を前記第１の係数より高い第２の係数に変更設定することを特徴とする配線経路探索方法。
【００７７】
（付記６）配線層間がビア構造で接続される半導体装置の配線経路形成用の図形データの生成方法において，
第１のノードと第２のノード間の配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成された設計データに対して，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に置き換えて，前記配線経路形成用の図形データを生成する工程を有することを特徴とする配線経路形成用の図形データの生成方法。
【図面の簡単な説明】
【００７８】
【図１】従来のビア構造の設計データと露光・現像後パターンとを示す図である。
【図２】冗長ビア構造を設ける場合の配線効率の低下を説明する図である。
【図３】本実施の形態における冗長ビア構造を示す図である。
【図４】本実施の形態における冗長ビア構造を示す図である。
【図５】本実施の形態における冗長ビア構造の例を示す図である。
【図６】本実施の形態における冗長ビア構造の例を示す図である。
【図７】本実施の形態における冗長ビア構造の例を示す図である。
【図８】本実施の形態における冗長ビア構造の例を示す図である。
【図９Ａ】第１の経路探索方法を示すフローチャート図である。
【図９Ｂ】第１の経路探索方法で参照するコスト系列の例を示す図である。
【図１０】第１の経路探索方法の初期配線パターンと冗長ビア構造を示す図である。
【図１１Ａ】第１の経路探索方法の配線パターン改善と冗長ビア構造を示す図である。
【図１１Ｂ】第１の経路探索方法の配線パターン改善と冗長ビア構造を示す図である。
【図１１Ｃ】第１の経路探索方法の設計ルール違反個所解消と冗長ビア構造を示す図である
【図１２】第１の経路探索方法で従来の冗長ビア構造を用いた例を示す図である。
【図１３Ａ】第２の経路探索方法のフローチャート図である。
【図１３Ｂ】第２の経路探索方法のフローチャート図である。
【図１３Ｃ】第２の経路探索方法で参照するコスト系列の例を示す図である。
【図１４】第２の経路探索方法の第１工程の配線パターンと冗長ビア構造を示す図である。
【図１５】第２の経路探索方法の最終工程の配線パターンと冗長ビア構造を示す図である。
【図１６】第２の経路探索方法についての比較例を示す図である。
【図１７】本実施の形態における冗長ビア構造の例を示す図である。
【図１８】本実施の形態における冗長ビア構造の例を示す図である。
【符号の説明】
【００７９】
ＬＡ，ＬＢ：配線パターン ＶＡ，ＶＢ：ビアランド
Ｈ：ビアホール Ｖ：ビア構造
ＴＨ，ＴＶ：配線トラック
【技術分野】
【０００１】
本発明は，半導体装置に関し，特に，多層配線間を接続するビアを複数のビアで構成した冗長ビア構造を有する半導体装置に関する。
【背景技術】
【０００２】
多層配線間を接続するビア構造については，特許文献１に記載されている。また，多層配線を利用した自動配線方法については，特許文献２乃至４に記載されている。
【０００３】
半導体装置の集積度はますます高くなる傾向にある。それに伴い配線の微細化が進み，露光波長よりも設計データのパターン幅が狭くなると，露光・現像後のパターン形状が設計データのパターン形状と異なることが指摘されている。例えば，設計データによれば終端が矩形の配線パターンであるのに対して，露光・現像後の配線パターンは終端が丸みを帯びた形状になる。
【０００４】
図１は，従来のビア構造の設計データと露光・現像後パターンとを示す図である。図１（Ａ）は，Ａ層（下層）の配線パターンＬＡとＢ層（上層）の配線パターンＬＢとをビアホールＨで接続するビア構造を示している。設計データでは，配線パターンＬＡとＬＢの終端に正方形のビアホールＨと，Hを一定のマージンを持って包含するようにA層とB層にそれぞれビアランドVA，VB（図示せず）が配置されている。通常，配線パターンの幅はビアランドのサイズ以下に設定されている。このようなビア構造については，特許文献１にも記載されている。
【０００５】
しかし，図１（Ａ）の左側の図形レイアウトをそのままマスクに使用すると，右側に示したように，微細化に伴い露光・現像後の配線パターン形状はその終端が丸みを帯びた形状になり，ビアホールＨが配線パターンＬＡ，ＬＢの外側に形成され接続不良を招いてしまう。
【０００６】
そこで，図１（Ｂ）に示すように，接続不良対策として，配線パターンＬＡ，ＬＢの終端を延長して露光・現像後に終端が丸くなっても接続不良が生じないようにしたり，ビアホールＨを一定のマージンを持って包含するようにＡ層のビアランドＶＡとＢ層のビアランドＶＢを拡張したりすることが行われる。これらの接続不良対策は，いずれも矩形終端の露光結果が丸く後退することを見込んで行っていることである。
【０００７】
一方で，ビア構造は，製造時の歩留まりを高くする構造にするだけでなく，製造後の経年劣化であるストレスマイグレーションやエレクトロマイグレーションにも耐性のある構造にすることが必要であり，そのために配線層間を接続するビア構造を複数のビアホールで構成する冗長ビア構造が有効である。
【特許文献１】特開２０００−１４８８２１号公報
【特許文献２】特開平１−１３７３７３号公報
【特許文献３】特開平２−１９０９７７号公報
【特許文献４】特開平６−５２２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら，冗長ビア構造は，配線層間を複数のビアホールで接続するのでビア構造の専有面積が大きくなる。そのため，専有面積が大きい冗長ビア構造を使用した場合，ある面積に何本の配線パターンを配置できるかを示す配線パターン効率が低下する。
【０００９】
そこで，本発明の目的は，配線パターン効率を低下することのない冗長ビア構造を有する半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために，本発明の第１の側面によれば，配線層間がビア構造で接続される半導体装置において，第１の主配線方向に延在する第１の配線パターンを有する第１の配線層と，前記第１の配線層と絶縁膜を介して隣接し，前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンを有する第２の配線層と，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とを有し，
前記ビア構造は，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成されることを特徴とする。
【００１１】
上記の目的を達成するために，本発明の第２の側面によれば，配線層間がビア構造で接続される半導体装置の配線経路探索方法において，
前記配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成され，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に指定して，第１のノードと第２のノード間の配線経路を自動探索する工程を有することを特徴とする。
【００１２】
上記の目的を達成するために，本発明の第３の側面によれば，配線層間がビア構造で接続される半導体装置の配線経路形成用の図形データの生成方法において，
第１のノードと第２のノード間の配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成された設計データに対して，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に置き換えて，前記配線経路形成用の図形データを生成する工程を有することを特徴とする。
【発明の効果】
【００１３】
上記の発明によれば，第１の配線層では第１のビアランドが第１の主配線方向に拡張されそれと交差する第２の主配線方向には拡張されていないので，第１の配線層における配線効率を低下させずに冗長ビア構造を形成することができる。同様に，第２の配線層でも第２のビアランドが第２の主配線方向に拡張されそれと交差する第１の主配線方向には拡張されていないので，第２の配線層における配線効率を低下させずに冗長ビア構造を形成することができる。
【発明を実施するための最良の形態】
【００１４】
以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００１５】
図２は，冗長ビア構造を設ける場合の配線効率の低下を説明する図である。図２（Ａ）は，Ａ層（下の配線層）の配線パターンＬＡとＢ層（上の配線層）の配線パターンＬＢとを２個のビアホールＨ１，Ｈ２で構成される冗長ビア構造で接続した例である。なお，本明細書でビアホールとは，絶縁層内に形成されたホールに導電性物質を充填したビアを意味し，ビア構造とは，そのビアホールと上下に設けられるビアランドとを含む接続ビアの構造を意味する。
【００１６】
図２の例は，グリッドベースの配線レイアウトによるものであり，上下に隣接するＡ層とＢ層の配線層では，それぞれの主配線方向が直交する関係にある。そして，各配線層では一定間隔（ピッチ）の配線トラックが定義されており，配線パターンはその配線トラック上に配置される。したがって，この配線トラック上にどれだけの配線パターンを配置できるかが配線効率を意味する。
【００１７】
図２（Ａ）では，Ａ層の配線パターンＬＡは，水平方向に延びる配線トラックＴＨ上に配置され，Ｂ層の配線パターンＬＢは，垂直方向に延びる配線トラックＴＶ上に配置される。そして，ビアホールＨ１，Ｈ２は，配線トラックＴＨ，ＴＶが交差する位置（グリッド）に配置される。さらに，露光・現像工程によるパターン変動でも接続不良にならないように，実線で示される配線パターンＬＡはビアホールＨ１に対して水平方向に拡張され，破線で示される配線パターンＬＢ１はビアホールＨ１に対して垂直方向に拡張される。また，２個のビアホールＨ１，Ｈ２と配線パターンＬＢ１とを接続するために，Ｂ層のビアランドＶＢが右側のビアホールＨ２より先まで拡張して設けられる。
【００１８】
このように配線パターンを拡張し且つビアランドＶＢを設けることで，配線パターンの先端が丸く加工されても，またビアランドＶＢの先端が丸く加工されても，先端部分とビアホールＨ１，Ｈ２とがずれているので，加工後の配線パターンやビアランドの外側にビアホールがはみ出てしまうことはなく，接続不良を回避することができる。
【００１９】
同様に，図２（Ｂ）では，ビアホールＨ１，Ｈ２が配線トラックの交差点の両側に設けられている。この場合は，配線パターンＬＡの先端をビアホールＨ１の左側まで拡張し，配線パターンＬＢに接続されるビアランドＶＢの両端をビアホールＨ１の左側にビアホールＨ２の右側にそれぞれ拡張している。これにより，接続不良を回避している。
【００２０】
しかしながら，図２（Ａ）の例では，ビアランドＶＢの右端が拡張されて隣の配線パターンＬＢとの距離ｄ１が小さくなり，図中「Ｘ」を付けた２つの配線トラックＴＶＸには配線パターンを形成することができなくなる。同様に，図２（Ｂ）の例では，ビアランドＶＢの左右端が拡張されているので，隣の配線トラックＴＶＸには配線パターンを形成することができなくなる。このように，２個のビアホールからなる冗長ビア構成を設けた結果，配線パターンＬＢの配線トラックに加えて，２つの配線トラックが犠牲になり，配線パターンの配置効率が低下する。原理的に２個のビアホールの冗長ビア構成であれば，配線パターンの配線トラックに加えて１つの配線トラックが犠牲になれば良いはずであるが，図２の例ではそうはなっていない。
【００２１】
上記の配線効率の低下の問題は，グリッドを利用しないグリッドレスの配線レイアウトにおいても同様である。つまり，グリッドレスの配線レイアウトでは，隣接配線パターンは，最小間隔だけ離間して配置される。よって，接続不良を回避するために冗長ビア構造において配線パターンをそれぞれ延長して設けると，その分だけ隣接配線パターンを離間して配置する必要があり，配線効率の低下を招いてしまう。
【００２２】
図３及び図４は，本実施の形態における冗長ビア構造を示す図である。この例も，グリッドベースの配線方式によるものであり，Ａ層ではその主配線方向である水平方向の配線トラックＴＨが定義され，Ｂ層ではその主配線方向である垂直方向の配線トラックＴＶが定義され，各層の配線パターンがそれらの配線トラック上に配置される。そして，配線トラックの交差点（グリッド）にビア構造が配置される。ビア構造は，前述したとおり，ビアホールＨと上下層のビアランドＶＡ，ＶＢとで構成される。
【００２３】
図３に示すように，Ａ層の配線ＬＡとＢ層の配線ＬＢとがそれぞれ配線トラックＴＨ２とＴＶ２上にそれぞれの主配線方向に延在して配置され，それらの交点（グリッド）で交差している。そこで，２個のビアホールＨを有する冗長ビア構造は，実線で示したようにＡ層に形成されるビアランドＶＡと，破線で示したようにＢ層に形成されるビアランドＶＢと，Ａ，Ｂ層間の絶縁層に形成される２個のビアホールＨとで構成される。また，ビアランドとビアホールの包含関係は，ビアランドの縁よりもビアホールの縁が内側にくるように一定の最小マージンを持って構成される。 そして，Ａ層のビアランドＶＡは，２個のビアホールＨを含む最小矩形領域よりその最小マージン分大きい矩形領域を基本形（ビアホール形成領域）とし，それよりもＡ層の主配線方向（水平方向）に更に拡張され（図中ＥＡ），垂直方向には拡張されていない。つまり，ビアランドＶＡの垂直方向の幅はビアホールＨの幅に上下両側に設計ルール上の最小マージンを足したサイズと同じになっている。これにより，配線トラックＴＨ２の両側の配線トラックＴＨ１，ＴＨ３には別のＡ層の配線パターンを形成することができる。
【００２４】
同様に，Ｂ層のビアランドＶＢは，２個のビアホールＨを含む最小矩形領域に最小マージン分大きい矩形領域を基本形（ビアホール形成領域）とし，それよりもＢ層の主配線方向（垂直方向）に更に拡張され（図中ＥＢ），水平方向には拡張されていない。つまり，ビアランドＶＢの水平方向の幅は２個のビアホールＨを含む最小矩形領域のサイズに左右両側に最小マージンを足したサイズと同じになっている。これにより，配線トラックＴＶ２，ＴＶ３の両側の配線トラックＴＶ１，ＴＶ４には別のＢ層の配線パターンを形成することができる。要すれば，２個のビアホールからなる冗長ビア構造を設けても，それにより犠牲になる配線トラックは，配線パターンＬＡ，ＬＢの配線トラックＴＨ２，ＴＶ２以外には，１つの配線トラックＴＶ３のみである。したがって，配線効率の低下を避けることができる。
【００２５】
図４を参照することで，本実施の形態の冗長ビア構造がより明らかになる。図４（Ａ）は２個のビアホールＨが水平方向に配置された例，図４（Ｂ）は２個のビアホールＨが垂直方向に配置された例をそれぞれ示している。まず，２個のビアホールＨを包含するビアホール形成領域として最小矩形領域ＭＩＮを定義する。そして，Ａ層のビアランドＶＡは，この最小矩形領域ＭＩＮをＡ層の主配線方向ＥＡに拡張しそれと垂直方向には拡張しないパターンになる。一方，破線で示されるＢ層のビアランドＶＢは，最小矩形領域ＭＩＮをＢ層の主配線方向ＥＢに拡張しそれと垂直方向には拡張しないパターンになる。そして，それらのビアランドＶＡ，ＶＢと２個のビアホールＨとから冗長ビア構造ＲＶが構成されている。図４には，２つの冗長ビア構造ＲＶの一点鎖線に沿った断面図が示され，図４（Ａ）の断面図では，破線のビアランドＶＢがビアホールＨの最小矩形領域から拡張されず，実線のビアランドＶＡがビアホールＨの最小矩形領域から拡張されていることが示されている。また，図４（Ｂ）の断面図では，その逆の拡張関係が示されている。
【００２６】
以上のように，本実施の形態における冗長ビア構造では，複数のビアホールを包含する最小矩形領域を，Ａ層のビアランドＶＡはその主配線方向（水平方向）に拡張し主配線方向と直交する方向（垂直方向）には拡張しないパターンであり，Ｂ層のビアランドＶＢはその主配線方向（垂直方向）に拡張し主配線方向と直交する方向（水平方向）には拡張しないパターンである。このようなビアランドを設けることで，冗長ビア構造であっても無駄に配線トラックＴＶ，ＴＨを犠牲にすることは抑制される。
【００２７】
図５〜図８は，本実施の形態における冗長ビア構造の例を示す図である。図５（Ａ）は，図３の冗長ビア構造と同じ構造であり，配線パターンＬＢに対して２個のビアホールＨが右側にずれて配置されている。図５（Ｂ）は，配線パターンＬＢに対して２個のビアホールＨが左側にずれて配置されている例である。
【００２８】
図５（Ａ）には，冗長ビア構造の配線トラックＴＨ２に沿った断面図が示されている。この断面図から明らかなとおり，配線パターンＬＢとビアランドＶＢとが一部重なっている。このように，設計データ上では配線パターンＬＢのデータとビアランドＶＢのデータとが併存するが，露光・現像後のＢ層のパターンは，配線パターンＬＢとビアランドＶＢとを一体化したものになる。Ａ層においても同様に，配線パターンＬＡとビアランドＶＡとは一体化したものになる。
【００２９】
図５（Ｂ）にも，配線トラックＴＨ２に沿った冗長ビア構造の断面図が示されている。この断面図から明らかなとおり，ビアランドＶＢは配線パターンＬＢと一部で重なっている。同様に，ビアランドＶＡも配線パターンＬＡと一部で重なっている。
【００３０】
つまり，配線パターンＬＡ，ＬＢに加えて，冗長ビア構造としてビアホールの最小矩形領域を主配線方向に拡張したビアランドＶＢ，ＶＡを設けることで，ビアホールＨが露光・現像後のＡ層のパターンとＢ層のパターンの外側にはみ出ることは回避されるのである。
【００３１】
図６は，図５の例をＡ層とＢ層で逆にしたものである。つまり，２個のビアホールＨは垂直方向に配置され，且つ，配線パターンＬＢ上に配置されている。それに伴い，Ａ層のビアランドＶＡは水平方向に拡張したパターンに，Ｂ層のビアランドＶＢは垂直方向に拡張したパターンになっている。それ以外は，図５と同じである。
【００３２】
図７は，更に別の冗長ビア構造を示す平面図である。図７（Ａ）は，６個のビアホールＨを有する冗長ビア構造であり，それを介してＡ層の配線パターンＬＡとＢ層の配線パターンＬＢとが接続されている。配線パターンＬＡ上にはその配線幅と同じサイズの３個のビアホールＨが配置され，配線パターンＬＢ上にもその配線幅と同じサイズの２個のビアホールＨが配置されている。また，残りの２個のビアホールはいずれの配線パターン上にも配置されていない。そして，実線で示したＡ層のビアランドＶＡは，６個のビアホールを包含する最小矩形領域がＡ層の主配線方向（水平方向）に拡張され，それと直交する方向には拡張されないパターンになっている。一方，破線で示したＢ層のビアランドＶＢは，６個のビアホールを包含する最小矩形領域がＢ層の主配線方向（垂直方向）に拡張され，それと直交する方向には拡張されないパターンになっている。つまり，ビアランドＶＡとＶＢとが互いに直交する方向に拡張されているので，それらビアランドの角が露光・現像後に丸くなっても６個のビアホールＨがそれらビアランド内に包含されることが保証される。その結果，接続不良は回避される。
【００３３】
図７（Ｂ）は，３個のビアホールＨを有するビア構造であり，３個のビアホールＨは全て配線パターンＬＡ上に配置されている。この場合も，上記の考え方と同じようにして，Ａ，Ｂ層のビアランドＶＡ，ＶＢのパターンが定義される。つまり，実線で示したＡ層のビアランドＶＡは，３個のビアホールを包含する最小矩形領域を水平方向にのみ拡張したパターンにされ，破線で示したＢ層のビアランドＶＢも最小矩形領域を垂直方向にのみ拡張したパターンにされている。これにより，３個のビアホールＨは確実に両ビアランドＶＡ，ＶＢ内に包含されて接続不良は回避される。
【００３４】
図８は，２個のビアホールを有する冗長ビア構造を示し，但し，２個のビアホールＨの間隔ｄ２が配線トラック間隔以下にされ，左側のビアホールＨは配線トラックＴＶ２上に配置されているが，右側のビアホールＨは配線トラックＴＶ３より左側にシフトした位置に配置されている。この場合でも，Ａ層のビアランドＶＡが２個のビアホールを包含する最小矩形領域を水平方向にのみ拡張したパターンにされ，Ｂ層のビアランドＶＢが垂直方向にのみ拡張したパターンにされている。
【００３５】
［経路探索方法］
次に，本実施の形態の冗長ビア構造を伴う場合の経路探索方法について説明する。経路探索方法については，例えば，特許文献２，３，４に記載されている。この経路探索によれば，有るノードから別のノードまでの配線経路を探索するにあたり，配線工程の初期段階ではショート（短絡）や間隙不足などの設計ルール違反に対するコスト係数（ペナルティ）を小さく設定し,間隙不足やショートを許容した迂回の少ない経路を探索するようにする。そして徐々にショートなど設計ルール違反に対するコスト係数（ペナルティ）を大きくしながら経路探索を繰り返すことで設計ルール違反個所を解消し，最適な配線経路を検出する。
経路の良し悪しは,下に示すような評価式（１）で配線コストとして数値化し判定する。そして配線コストが最小になる経路を毎回選択，保存するようにする。
（配線コスト）＝ a・ｍＤ＋b・ｓＤ＋c・ｎＶ＋d・ｒＶ＋e・Ｅ ・・・ 評価式（1）
評価式（１）において，ｍＤはノード間経路の主配線方向配線長，ｓＤはノード間経路の従配線方向配線長，ｎＶはノード間経路内のシングルビア数，ｒＶはノード間経路の冗長ビア数，Ｅはノード間経路の設計ルール違反個所数である。係数a,b,c,d,eはコスト係数と呼び,主配線方向配線,従配線方向配線,シングルビア,冗長ビア,設計ルール違反に対する重み付けを与えるものである。これらにより経路探索のときに何を優先して解決するかをコントロールする。
【００３６】
本実施の形態における第１の経路探索方法によれば，探索対象の経路内の配線層間接続を極力冗長ビア構造で行うことができるように，繰り返される経路探索工程の最初から，配線層間接続を冗長ビア構造に優先指定するようにする。そのようにすることで，探索された経路内に冗長ビア構造を配置できなくなる状況を極力回避することができる。
【００３７】
図９Ａは，第１の経路探索方法を示すフローチャート図である。また，図１０，１１Ａ,１１Ｂ，１２は，第１の経路探索方法の各工程の配線パターンと冗長ビア構造を示す図である。
【００３８】
図９Ａに示されるように，あるノードから他のノードまでの配線経路を探索するにあたり，最初の経路探索工程Ｓ１０で，配線経路のコストの評価式（１）に使用するコスト係数a〜eを設定する。a〜eの値は，例えば図９Ｂに示す表のようになっている。これをコスト系列と呼ぶことにする。まずコスト系列ＣＳ１のようにa〜eを設定し，工程Ｓ１１内の工程Ｓ１１０〜Ｓ１１２の処理を全配線対象ノード間について行い，求めた経路を配線領域内に登録する。工程Ｓ１１０では，配線を発生すべきノードを選択し，その選択されたノード間の配線が未結線であったり配線ルール違反が存在していれば，工程Ｓ１１１の経路探索が行われる。工程Ｓ１１１では，冗長ビアのコスト係数をシングルビアのコスト係数以下に設定して冗長ビア優先で経路探索を行い，上記の配線コストの評価値が最小になる経路を選択する。そして，その経路が配線領域に登録される（Ｓ１１２）。
【００３９】
次に，Ｓ１２でコスト系列を更新する。この処理により,a〜eの値は図９ＢのＣＳ２のように設定される。そして再度Ｓ１１の処理を，配線対象の全ノードについて実行し,ＣＳ１の設定で求めた経路をより好適なものに求めなおす。このような処理を全コスト系列について行なうか,全配線結果が設計ルールを満たすなどの終了条件に達するまで繰り返す。
【００４０】
Ｓ１０では，コスト系列のうち最初の行ＣＳ１を使用する。ＣＳ１では，配線間の短絡であるショートや,間隙不足などの設計ルール違反に対するコスト係数eをゼロにしている。したがってＣＳ１のコスト系列で求まる配線経路では,ショートや間隙不足が容認される。さらにＣＳ１では(主方向線長コスト係数a)＜(従方向線長コスト係数b)としているため，Ｓ１１１で選択される経路は各層の主配線方向を守り，迂回が少ない経路となる。
【００４１】
Ｓ１１の2周目の配線処理で使用するコスト系列ＣＳ２は，設計ルール違反に対するコスト係数eをe>0と設定しているため,経路コストが同等な場合はより設計ルール違反の個所が少ない経路を選択することになる。
【００４２】
Ｓ１１のｎ周目の配線処理で使用するコスト系列ＣＳｎに向けて, eの値をa,ｂより徐々に大きくしていくと，設計ルール違反を回避するために迂回を容認する状態になるが，評価式（１）の配線コストに上限値を設けることにより過剰な迂回のある経路は棄却できる。このようにＳ１１〜Ｓ１２の処理を繰り返すと，配線収容が可能な限り，設計ルールを遵守した経路を選択して配線経路最適化が収束する。
経路探索のアルゴリズムは種々のアルゴリズムが考えられるが，本実施の形態では本質的ではないので詳細は省略する。
【００４３】
図１０は，３つの配線区間ＷＲ１，ＷＲ２，ＷＲ３を配線するにあたり，Ｓ１０でコスト系列ＣＳ１を設定し,工程Ｓ１１により配線して得られた配線パターンと冗長ビア構造を示す。この例では，３つの経路が探索され，第１の経路がＡ層の配線パターンＬＡ１と冗長ビアＶ１とＢ層の配線パターンＬＢ１からなり，第２の経路がＡ層の配線パターンＬＡ２と冗長ビアＶ２とＢ層の配線パターンＬＢ２からなり，第３の経路がＡ層の配線パターンＬＡ３と冗長ビアＶ３とＢ層の配線パターンＬＢ３からなる。いずれも，設計ルール違反コスト係数eを小さくして短絡を許容しているため迂回が生じておらず,またa<bの設定で主配線方向を優先するように経路探索されているので，配線パターンＬＡ１，２，３とＬＢ１，２，３とが規則正しく配置されている。
【００４４】
そして，コスト係数c>dに設定してあることから冗長ビアが優先的に使われ,全てのビアが冗長ビア構造になっており，例えば，冗長ビアＶ３は，Ａ層のビアランドＶＡとＢ層のビアランドＶＢ３と２個のビアホールＨで構成されている。
【００４５】
その結果，冗長ビアＶ１により配線パターンＬＢ１，ＬＢ２が短絡し，冗長ビアＶ２により配線パターンＬＢ２，ＬＢ３が短絡している。３つの配線経路のための３つの冗長ビア構造Ｖ１〜Ｖ３は，垂直方向の３つの配線トラックと水平方向の４つの配線トラックを使用するだけである。
【００４６】
図１１Ａ，図１１Ｂは２回目のＳ１１の配線工程による経路の改善状況を示している。この２回目のＳ１１工程を行なうにあたっては，１回目のＳ１１が終了した後にＳ１２によりコスト系列をＣＳ２のように設定する。これは評価式（１）の設計ルール違反コスト係数eをＣＳ１のときよりも大きく設定し，配線間短絡を避けることを配線長が長くなることよりもより高い優先度にして，経路探索を行うことに相当する。今回も配線層間接続は冗長ビアを優先にするようコスト係数c>dに設定する。この２回目の経路探索は，１回目の経路探索で得られた経路である図１０を出発点として，各経路について評価式（１）の配線コストが最小になる経路を再探索して１回目の経路探索で求めた経路と置き換える。
【００４７】
まず，ＷＲ１の経路を求めなおすと,ＬＢ１とＬＢ２に存在している短絡を回避するように，第一の冗長ビア構造Ｖ１が水平方向右に１グリッド分移動する。これで図１１Ａの構造になる。次に,ＷＲ２の経路を求めなおすと,配線パターンＬＢ２，ＬＢ３間に存在している短絡を回避するように第二の冗長ビア構造Ｖ２が水平方向右に１グリッド分移動して図１１Ｂの構造になる。ＷＲ３の経路を求めなおすと,ＷＲ２までの処理でＷＲ３に関する設計ルール違反は解消しているため，ＷＲ３の経路は変化しない。
【００４８】
全ての配線対象ノード間ＷＲ１〜ＷＲ３の再配線処理が終わったので,２回目のＳ１１処理は終了し，引き続き図９ＡのＳ１２に進む。ここでコスト系列が更新され,３回目のＳ１１処理に入る。２回目のＳ１１処理と同様に，まずＷＲ１から経路探索が行われる。２回目のＳ１１処理でＶＢ２とＶＢ３の間隙不足による設計ルール違反がＷＲ１には残っているが，Ｖ１の向きが水平方向から垂直方向に変わることで図１１Ｃの構造になり，設計ルール違反が解消される。続いてＷＲ２の再配線処理へ移るが，ＷＲ２はＷＲ１の経路が変化したことにより設計ルール違反が解消していて,更に迂回も存在しないため再配線しても経路が変わらない。ＷＲ３についても同様に経路が据え置かれる。
【００４９】
この結果，配線間の短絡は全て回避されている。但し，３つの冗長ビア構造Ｖ１〜Ｖ３は，５つの垂直方向の配線トラックと４つの水平方向の配線トラックを使用することになり，図１０よりも配線効率が低下した。
【００５０】
しかしながら，もし図２（Ａ）に示す構造の冗長ビアを使って，図１１Ｃに類似の冗長ビア構造を設計ルール違反を起こさずに実現しようとすると,図１２の例のような構造となり,３つの冗長ビア構造を実現するために，垂直方向のトラック６本，水平方向のトラック６本を消費する。図１２の構造と比べれば,図１１Ｃの構造は配線効率が良くなっていることがわかる。
【００５１】
以上のように，第１の経路探索方法によれば，本実施の形態における冗長ビア構造を最初の経路探索工程から指定して探索を行うので，全ての経路内に冗長ビア構造を設計ルールを満たす範囲で可能な限り設けることができる。しかも，本実施の形態における冗長ビア構造の場合，Ａ層とＢ層のビアランドの拡張方向をそれぞれ一方の方向にのみ限定し且つ直交方向に拡張しているので，配線効率の低下をできるだけ招くことなく冗長ビア構造で配線層間を接続することができる。
【００５２】
図１３Ａ，図１３Ｂは，第２の経路探索方法のフローチャート図である。図１４，１５は，第２の経路探索方法の各工程での配線パターンと冗長ビア構造を示す図である。
【００５３】
第２の経路探索方法では，図１３Ａに示されるように，あるノードから他のノードまでの配線経路を探索するにあたり，最初の経路探索工程Ｓ２０で，配線経路のコストの評価式（１）に使用するコスト係数a〜eを設定する。a〜eの値は，例えば図１３Ｃに示す表のようになっている。まずコスト系列ＣＳ２１のようにa〜eを設定し，Ｓ２１内のＳ２１０〜Ｓ２１２の処理を全配線対象ノード間について行い，求めた経路を配線領域内に登録する。コスト系列ＣＳ２１では，シングルビアコスト係数と冗長ビアコスト係数とが等しく設定されている。また，このとき，Ｓ２１１ではシングルビアだけを使用した経路探索を行うため，評価式（１）に記載したｒＶは常に０になり配線コストにはシングルビアしか寄与しない。
【００５４】
次に，Ｓ２２でコスト系列を更新する。この処理により,a〜eの値は図１３ＣのＣＳ２２のように設定される。そして再度Ｓ２１の処理を，配線対象の全ノードについて実行し,ＣＳ２１の設定で求めた経路を今回求めた最小コスト経路で置き換える。このような処理を全コスト系列について行なうか,全配線結果が設計ルールを満たすなどの終了条件に達するまで繰り返す。
【００５５】
Ｓ２０では，コスト系列のうち最初の行ＣＳ２１を使用する。ＣＳ２１では，配線間の短絡であるショートや,間隙不足などの設計ルール違反に対するコスト係数eをゼロにしている。したがってＣＳ２１のコスト系列で求まる配線経路では,ショートや間隙不足が容認される。さらにＣＳ２１では，(主方向線長コスト係数a)＜(従方向線長コスト係数b)としているため，Ｓ２１１で選択される経路は，各層の主配線方向を守り，迂回が少ない経路となる。
【００５６】
Ｓ２１の2周目の配線処理で使用するコスト系列ＣＳ２２は，設計ルール違反に対するコスト係数eをe>0と設定しているため,Ｓ２１１では経路長コストが同等な場合はより設計ルール違反の個所が少ない側を選択することになる。
【００５７】
Ｓ２１のｎ周目の配線処理で使用するコスト系列ＣＳ２ｎに向けて, eの値をa,ｂより徐々に大きくしていくと，設計ルール違反を回避するために迂回を容認する状態になるが,評価式（１）の配線コストに上限値を設けることにより過剰な迂回のある経路は棄却できる。このようにＳ２１〜Ｓ２２の処理を繰り返すと，配線収容が可能な限り，設計ルールを遵守した経路を選択して配線経路最適化が収束する。Ｓ２０〜Ｓ２２の処理では,一貫して１個のビアホールからなるシングルビア構造だけを使用する経路探索を行うため，配線領域で消費する配線トラックや面積は最小であり,初期の段階から冗長ビアを使用した配線を行うときよりも設計ルール違反個所の解消が早く進む。
【００５８】
次に,図１３Ａの手順により一旦シングルビアで収束させた配線状態をもとにして,図１３Ｂの手順によりシングルビア構造を冗長ビア構造に置き換える。
【００５９】
まず，前処理としてＳ３０で設計ルール違反のコスト係数eの値を∞か違反禁止を意味する値に設定するとともに，（シングルビアコスト係数ｃ）＞（冗長ビアコスト係数ｄ）として設定する。Ｓ３０で使用するコスト系列は例えば図１３ＣのＲＥＰのようにすればよい。
【００６０】
経路探索工程Ｓ３１では，全配線対象区間についてＳ３１０〜Ｓ３１２の処理により経路の再探索を行なう。Ｓ３０にて設定したコスト係数により，新たな設計ルール違反を起こさない範囲でシングルビアよりもコストの低い冗長ビア構造を採る経路への置き換えが行なわれる。
【００６１】
図１４は，図１３Ａに示した経路探索工程を行った結果を示す。シングルビア構造が指定されているので，Ａ層の配線パターンＬＡ１，ＬＡ２，ＬＡ３は，順番に隣接する配線トラック上に配置され，Ｂ層の配線パターンＬＢ１，ＬＢ２，ＬＢ３も，順番に隣接する配線トラック上に配置され，それらを接続するシングルビア構造Ｖ１，Ｖ２，Ｖ３が配線パターンが交差するグリッド上に配置される。いずれのシングルビア構造においても，配線パターンの先端を拡張するようにすることで，露光・現像後の配線端の形状変化によっても断線が発生しないようにされる。
【００６２】
次に，図１３Ｂに示した工程でシングルビア構造が冗長ビア構造に置き換えられる。この置換工程では，図１４のシングルビア構造Ｖ１，Ｖ２，Ｖ３のうち，冗長ビア構造に置換可能なものだけが置き換えられる。ただし，本実施の形態における冗長ビア構造を採用することにより，より多くのシングルビア構造を冗長ビア構造に置き換えることができる。
【００６３】
図１５は，工程Ｓ３１で冗長ビア構造に置き換えられた結果を示す図である。図１４と図１５とを比較するとわかるように，ビアＶ１が垂直方向の冗長ビア構造に置き換えられ，ビアＶ３が水平方向の冗長ビア構造に置き換えられている。ただし，真ん中のビアＶ２は，上下左右に他の配線パターンが存在するので，冗長ビア構造への置き換えはできていない。
【００６４】
このように，経路探索工程が終了した時にシングルビア構造を冗長ビア構造に置き換えるようにすると，ビアＶ２のように周囲を隣接配線パターンで囲まれている場合などに，置き換えができなくなる可能性がある。したがって，そのようなことを回避するためには，第１の経路探索工程のほうが好ましい。ただし，第２の経路探索工程であっても，本実施の形態の冗長ビア構造を利用することで，より多くのシングルビア構造を冗長ビア構造に置き換えることができる。
【００６５】
図１６は，第２の経路探索方法についての比較例を示す図であり，図１５の結果と比較するための冗長ビア構造を示す。図１６の例は，図１４のシングルビア構造を図２に示した冗長ビア構造に置き換えたものである。図２の冗長ビア構造は，複数のビアホールが配列された方向に上下配線層のビアランドを拡張したものである。よって，図１６の第１の冗長ビアＶ１は，Ａ層のビアランドＶＡ１が垂直方向に拡張されており，第３の冗長ビアＶ３は，Ｂ層のビアランドＶＢ３が水平方向に拡張されている。その結果，３つの冗長ビア構造のために垂直方向で５配線トラック，水平方向でも５配線トラックを必要としている。これは，図１５と比較すると明らかにトラック数が多いことが理解できる。このように，本実施の形態の冗長ビア構造を利用することで，冗長ビア構造に必要なトラック数を減らすことができ，配線効率を高めることができる。
【００６６】
上記の第２の経路探索方法において，図１３Ａの工程Ｓ２０〜Ｓ２２により，最適化された配線経路が検出され，それに基づく設計データが生成される。そこで，この設計データにおけるシングルビア構造を，可能なかぎり冗長ビア構造に置き換える処理である図１３Ｂの工程Ｓ３０〜Ｓ３１を行うことで，冗長ビア構造を備えた配線レイアウトの図形データが生成される。かかる冗長ビア構造を備えた配線レイアウトの図形データを利用することで，露光・現像工程を経ても冗長ビア構造のビアホールが上下の配線パターンと接続不良になることが回避可能になる。
【００６７】
図１７，図１８は，本実施の形態における冗長ビア構造の例を示す図である。いずれも配線パターンが混雑している状況でも，本実施の形態の冗長ビア構造であれば最小限の配線トラックの犠牲のもとに，冗長ビア構造を配置することができる。
【００６８】
図１７（Ａ）では，Ａ層の配線パターンＬＡ１，ＬＡ２，ＬＡ３が隣接する配線トラック上に配置され，Ｂ層の配線パターンＬＢ２，ＬＢ３も隣接する配線トラック上に配置されている。そして，配線パターンＬＡ２とＬＢ２との間が２個のビアホールＨを有する冗長ビア構造で接続されている。この冗長ビア構造は，Ａ層の配線パターンＬＡ２側に水平方向に拡張したビアランドＶＡを，Ｂ層の配線パターンＬＢ２側に垂直方向に拡張したビアランドＶＢを有する。これにより，配線パターンＬＢ２，ＬＢ３間の１つの配線トラックのみが犠牲になっているだけである。図１７（Ｂ）では，配線パターンＬＢ２とＬＢ３の間の配線トラックのみが犠牲になっているだけである。
【００６９】
図１８は，垂直方向に２個のビアホールＨを並べた冗長ビア構造を示す。図１８（Ａ）では，Ａ層の配線パターンＬＡ２側に水平方向に拡張したビアランドＶＡが設けられ，Ｂ層の配線パターンＬＢ２側に垂直方向に拡張したビアランドＶＢが設けられている。それにより，配線パターンＬＡ２の下の配線グリッドのみが犠牲になっている。図１８（Ｂ）の例では，同様の冗長ビア構造が設けられ，配線パターンＬＡ２，ＬＡ１の間の配線グリッドのみが犠牲になっている。
【００７０】
以上のように，本実施の形態の冗長ビア構造によれば，ビアランドの拡張方向が対応する配線層の主配線方向に限定されているので，冗長ビア構造による配線効率の低下を抑制することができる。また，本実施の形態の冗長ビア構成を利用することで，自動経路探索方法に有効に利用することができる。
【００７１】
以上の実施の形態をまとめると，次の付記のとおりである。
【００７２】
（付記１）配線層間がビア構造で接続される半導体装置において，
第１の主配線方向に延在する第１の配線パターンを有する第１の配線層と，
前記第１の配線層と絶縁膜を介して隣接し，前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンを有する第２の配線層と，
前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とを有し，
前記ビア構造は，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成されることを特徴とする半導体装置。
【００７３】
（付記２）付記１において，
前記第１及び第２の配線層において，それぞれ前記第１及び第２の主配線方向に延在し所定のピッチで配置される配線トラック上に，前記第１及び第２の配線パターンが配置されることを特徴とする半導体装置。
【００７４】
（付記３）付記１において，
前記複数のビアホールの少なくとも一部が，前記第１または第２の配線パターンに沿って配置され，前記第１のビアランドの幅が前記第１の配線パターンの幅と等しく，前記第２のビアランドの幅が前記第２の配線パターンの幅と等しくない，または，第１のビアランドの幅が前記第１の配線パターンの幅と等しくなく，前記第２のビアランドの幅が前記第２の配線パターンの幅と等しいことを特徴とする半導体装置。
【００７５】
（付記４）配線層間がビア構造で接続される半導体装置の配線経路探索方法において，
前記配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成され，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に指定して，第１のノードと第２のノード間の配線経路を自動探索する工程を有することを特徴とする配線経路探索方法。
【００７６】
（付記５）付記４において，
前記自動探索する工程は，少なくとも配線パターン長と，冗長ビア構造数と，単一のビアホールからなるシングルビア構造数と，配線ルール違反数とを，それぞれ対応する係数で重み付けした配線コストが最小になる配線経路を検出する工程を，前記係数を変更設定しながら繰り返し行い，
前記自動探索の初期探索工程では，前記冗長ビア構造数に対する係数が前記シングルビア構造数に対する係数以下に設定すると共に，前記設計ルール違反数に対する係数を第１の係数に設定し，前記自動探索の前記初期探索工程後の後続探索工程では，前記冗長ビア構造数に対する係数が前記シングルビア構造数に対する係数以下に維持しながら，前記設計ルール違反数に対する係数を前記第１の係数より高い第２の係数に変更設定することを特徴とする配線経路探索方法。
【００７７】
（付記６）配線層間がビア構造で接続される半導体装置の配線経路形成用の図形データの生成方法において，
第１のノードと第２のノード間の配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成された設計データに対して，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に置き換えて，前記配線経路形成用の図形データを生成する工程を有することを特徴とする配線経路形成用の図形データの生成方法。
【図面の簡単な説明】
【００７８】
【図１】従来のビア構造の設計データと露光・現像後パターンとを示す図である。
【図２】冗長ビア構造を設ける場合の配線効率の低下を説明する図である。
【図３】本実施の形態における冗長ビア構造を示す図である。
【図４】本実施の形態における冗長ビア構造を示す図である。
【図５】本実施の形態における冗長ビア構造の例を示す図である。
【図６】本実施の形態における冗長ビア構造の例を示す図である。
【図７】本実施の形態における冗長ビア構造の例を示す図である。
【図８】本実施の形態における冗長ビア構造の例を示す図である。
【図９Ａ】第１の経路探索方法を示すフローチャート図である。
【図９Ｂ】第１の経路探索方法で参照するコスト系列の例を示す図である。
【図１０】第１の経路探索方法の初期配線パターンと冗長ビア構造を示す図である。
【図１１Ａ】第１の経路探索方法の配線パターン改善と冗長ビア構造を示す図である。
【図１１Ｂ】第１の経路探索方法の配線パターン改善と冗長ビア構造を示す図である。
【図１１Ｃ】第１の経路探索方法の設計ルール違反個所解消と冗長ビア構造を示す図である
【図１２】第１の経路探索方法で従来の冗長ビア構造を用いた例を示す図である。
【図１３Ａ】第２の経路探索方法のフローチャート図である。
【図１３Ｂ】第２の経路探索方法のフローチャート図である。
【図１３Ｃ】第２の経路探索方法で参照するコスト系列の例を示す図である。
【図１４】第２の経路探索方法の第１工程の配線パターンと冗長ビア構造を示す図である。
【図１５】第２の経路探索方法の最終工程の配線パターンと冗長ビア構造を示す図である。
【図１６】第２の経路探索方法についての比較例を示す図である。
【図１７】本実施の形態における冗長ビア構造の例を示す図である。
【図１８】本実施の形態における冗長ビア構造の例を示す図である。
【符号の説明】
【００７９】
ＬＡ，ＬＢ：配線パターン ＶＡ，ＶＢ：ビアランド
Ｈ：ビアホール Ｖ：ビア構造
ＴＨ，ＴＶ：配線トラック
【特許請求の範囲】
【請求項１】
配線層間がビア構造で接続される半導体装置において，
第１の主配線方向に延在する第１の配線パターンを有する第１の配線層と，
前記第１の配線層と絶縁膜を介して隣接し，前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンを有する第２の配線層と，
前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とを有し，
前記ビア構造は，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成されることを特徴とする半導体装置。
【請求項２】
請求項１において，
前記第１及び第２の配線層において，それぞれ前記第１及び第２の主配線方向に延在し所定のピッチで配置される配線トラック上に，前記第１及び第２の配線パターンが配置されることを特徴とする半導体装置。
【請求項３】
請求項１において，
前記複数のビアホールの少なくとも一部が，前記第１または第２の配線パターンに沿って配置され，前記第１のビアランドの幅が前記第１の配線パターンの幅と等しく，前記第２のビアランドの幅が前記第２の配線パターンの幅と等しくない，または，前記第１のビアランドの幅が前記第１の配線パターンの幅と等しくなく，前記第２のビアランドの幅が前記第２の配線パターンの幅と等しいことを特徴とする半導体装置。
【請求項４】
配線層間がビア構造で接続される半導体装置の配線経路探索方法において，
前記配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成され，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に指定して，第１のノードと第２のノード間の配線経路を自動探索する工程を有することを特徴とする配線経路探索方法。
【請求項５】
配線層間がビア構造で接続される半導体装置の配線経路形成用の図形データの生成方法において，
第１のノードと第２のノード間の配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成された設計データに対して，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に置き換えて，前記配線経路形成用の図形データを生成する工程を有することを特徴とする配線経路形成用の図形データの生成方法。
【請求項１】
配線層間がビア構造で接続される半導体装置において，
第１の主配線方向に延在する第１の配線パターンを有する第１の配線層と，
前記第１の配線層と絶縁膜を介して隣接し，前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンを有する第２の配線層と，
前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とを有し，
前記ビア構造は，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成されることを特徴とする半導体装置。
【請求項２】
請求項１において，
前記第１及び第２の配線層において，それぞれ前記第１及び第２の主配線方向に延在し所定のピッチで配置される配線トラック上に，前記第１及び第２の配線パターンが配置されることを特徴とする半導体装置。
【請求項３】
請求項１において，
前記複数のビアホールの少なくとも一部が，前記第１または第２の配線パターンに沿って配置され，前記第１のビアランドの幅が前記第１の配線パターンの幅と等しく，前記第２のビアランドの幅が前記第２の配線パターンの幅と等しくない，または，前記第１のビアランドの幅が前記第１の配線パターンの幅と等しくなく，前記第２のビアランドの幅が前記第２の配線パターンの幅と等しいことを特徴とする半導体装置。
【請求項４】
配線層間がビア構造で接続される半導体装置の配線経路探索方法において，
前記配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成され，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に指定して，第１のノードと第２のノード間の配線経路を自動探索する工程を有することを特徴とする配線経路探索方法。
【請求項５】
配線層間がビア構造で接続される半導体装置の配線経路形成用の図形データの生成方法において，
第１のノードと第２のノード間の配線経路が，第１の配線層に形成され第１の主配線方向に延在する第１の配線パターンと，前記第１の配線層と絶縁膜を介して隣接する第２の配線層に形成され前記第１の主配線方向と交差する第２の主配線方向に延在する第２の配線パターンと，前記絶縁層に形成され前記第１及び第２の配線パターン間を接続するビア構造とで構成された設計データに対して，
前記ビア構造を，前記絶縁層に形成される複数のビアホールと，前記第１の配線層に形成され，当該複数のビアホールを含むビアホール形成領域を前記第１の主配線方向に拡張し前記第２の主配線方向には拡張しない領域を有する第１のビアランドと，前記第２の配線層に形成され，前記ビアホール領域を前記第２の主配線方向に拡張し前記第１の主配線方向には拡張しない領域を有する第２のビアランドとで構成された冗長ビア構造に置き換えて，前記配線経路形成用の図形データを生成する工程を有することを特徴とする配線経路形成用の図形データの生成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００７−１１５９５９（Ｐ２００７−１１５９５９Ａ）
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願番号】特願２００５−３０６９５９（Ｐ２００５−３０６９５９）
【出願日】平成１７年１０月２１日（２００５．１０．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願日】平成１７年１０月２１日（２００５．１０．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]