【課題】高耐圧の能動素子を含む回路と低電圧で動作するロジック回路とが同一基板上に混載された半導体装置を低コストで実現する。
【解決手段】半導体装置が、ロジック回路５０と、能動素子回路とを具備している。ロジック回路５０は、半導体基板１に形成された半導体素子２を備えている。該能動素子回路は、半導体基板１の上方に形成された拡散絶縁膜７−１の上に形成された半導体層８−１、８−２を用いて形成されたトランジスタ２１−１、２１−２を備えている。この能動素子回路がロジック回路５０により制御される。 （もっと読む）

【課題】配線間の影響を抑制することができる多層配線を有する半導体装置を実現する。
【解決手段】本発明の実施形態における半導体装置は、下層の配線層に第１の方向に沿って形成された信号配線１１と、下層の配線層と絶縁膜を介して配置される上層の配線層に第１の方向と交差する第２の方向に沿って形成された基準電位配線１３と、 上層の配線層に基準電位配線１３に沿って近接して形成されたシールド線１４ａ、１４ｂと、を有し、信号配線１１と基準電位配線１３の交差部１５ｃにおいて基準電位配線１３とシールド線１４ａ、１４ｂとの距離が他の部分に比べてより狭くなっていることを特徴とする。 （もっと読む）

【課題】多層配線内の信号線とそれに接続されるビアとを共に同軸構造にする。
【解決手段】多層配線には、例えば、異なる層に設けられる信号線１０，２０と、これらの信号線１０，２０間を接続する接続部３０（ビア）が設けられる。信号線１０，２０は、配線層及び配線層間を接続する接続層で囲み、同軸構造とする。更に、信号線１０，２０間を接続する接続部３０も、配線層及び配線層間を接続する接続層で囲み、同軸構造とする。信号線１０，２０のほか接続部３０も同軸構造とすることで、信号線１０，２０及び接続部３０を伝送される信号の、周囲からの、又は周囲への、電磁気的な影響が効果的に抑制されるようになる。 （もっと読む）

【課題】キャパシタの電極として機能する配線の延伸方向への電流供給を容易とすること。
【解決手段】第１金属層１２と、前記第１金属層の膜厚方向に離間して設けられ、第１方向および前記第１方向に交差する第２方向に配列された複数の孔３６を備えた第２金属層１４と、前記第２金属層の膜厚方向で前記第１金属層とは反対側に離間して設けられ、前記第１方向および前記第２方向とは異なる方向に延伸し、第１配線と第２配線とが交互に設けられた複数の第１配線１６ａおよび複数の第２配線１６ｂと、前記複数の第１配線と前記複数の第２配線との間に設けられた誘電体膜２６と、前記複数の第１配線を、それぞれ前記複数の孔を通過し前記第１金属層に電気的に接続する複数の第１ビア配線３２と、前記複数の第２配線を、それぞれ前記第２金属層に電気的に接続する複数の第２ビア配線３４と、を具備するキャパシタ。 （もっと読む）

【課題】半導体装置において、高電圧の配線層とその下方を横切るように配置された抵抗層との間の絶縁膜の耐圧を確保し、この配線層と抵抗層との間で破壊が起きるのを抑制することを目的とする。
【解決手段】第１半導体領域１０に接続され第２半導体領域１１上を通過するように第３配線層２２が配置されている。第３配線層２２と第２半導体領域１１との間に配置される絶縁膜１４内には、一端が第３配線層２２に接続されると共に、他端が第１半導体領域１１よりも電位の低い制御端子１２に接続され、且つ第３配線層２２とＳＯＩ層２との間において第３配線層２２を少なくとも１回以上横切る構成で抵抗層２５が配置されている。この抵抗層２５は、第３配線層２２を横切る部位の上面が他の部位よりも下方位置となるように段差状に形成されている。 （もっと読む）

【課題】マスクの枚数を増やすことなく、ストレージキャパシタの電極間から半導体パターンを除去して高画質化を実現させる表示装置及びその製造方法を提供する。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。 （もっと読む）

【課題】隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ
、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の
上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比
べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合
においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐
圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上
に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが
一致しないように、上方配線と下方配線の位置をずらして配置する。 （もっと読む）

【課題】入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化が可能な電力分配合成器を提供する。
【解決手段】入力信号が入力される１次巻線としての環状の第１金属配線、及び、２次巻線としての複数の第２金属配線を有し、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する入力側トランスフォーマ１２０と、出力信号が出力される２次巻線としての環状の第３金属配線、及び、１次巻線としての複数の第４金属配線を有し、複数の分配信号を合成することで出力信号を出力するとともに、出力インピーダンスの整合をとる出力側トランスフォーマ１３０とを備え、入力側トランスフォーマ１２０が有する金属配線と出力側トランスフォーマ１３０が有する金属配線とは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差している。 （もっと読む）

【課題】配線及びビア間接続の信頼性を向上させた半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、半導体基板と、前記半導体基板上の異なる高さに配置され、配線が形成された複数の配線層と、前記配線層の積層方向に延びる柱状に形成され、異なる複数の前記配線層の配線間を電気的に接続するビアとを備える。前記配線の一部は、前記ビアの中間部において前記ビアに接触する中間配線であり、所定の前記配線層の中間配線は、前記ビアを前記積層方向に直交する方向で貫通し、且つ、上面、下面及び両側面において前記ビアと接触していることを特徴とする。 （もっと読む）

【課題】配線及びビア間接続の信頼性を向上させた半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、半導体基板と、前記半導体基板上の異なる高さに配置され、配線が形成された複数の配線層と、前記配線層の積層方向に延びる柱状に形成され、異なる複数の前記配線層の配線間を電気的に接続するビアとを備え、前記配線の一部は、前記ビアの中間部において前記ビアに接触する中間配線であり、所定の前記配線層の中間配線及びその他の所定の前記配線層の中間配線は、それぞれ前記ビアを前記積層方向に直交する方向で貫通し、且つ、前記ビア内において相互に交差していることを特徴とする。 （もっと読む）

【課題】不良箇所の特定の容易化を実現し得る配線構造、半導体装置及び不良箇所特定方法を提供することにある。
【解決手段】基板１０上に形成された第１の配線１４と、第１の配線上に形成され、第１の領域において第１の配線と重なり合う第２の配線２０とを有し、第１の配線は、第１の領域外に突出する第１のタブ部１６を有している。 （もっと読む）

【課題】センシング部を複数の基板で封止した半導体装置において、基板の平面方向に配線を設けたとしても、配線のレイアウトを簡略化することができる構造、およびその製造方法を提供する。
【解決手段】キャップ部３００は、センサ部１００に設けられた第１固定部と第２固定部とを電気的に接続したクロス配線部３２３を備え、クロス配線部３２３はキャップ部３００の一面３０１に配置されたクロス配線３２２を備えている。また、キャップ部３００は、キャップ部３００を貫通し、一端がクロス配線３２２に電気的に接続され、他端がキャップ部３００の他面３０２に配置された貫通電極３４４を備えている。これにより、貫通電極３４４を介してクロス配線３２２の電位、すなわち、センサ部１００の第１固定部および第２固定部の電位をキャップ部３００の他面３０２に取り出すことができる。 （もっと読む）

【課題】コプレーナ線路の信号線路とエアブリッジとの交差容量の影響を抑制しつつ、複数のエアブリッジを容易に使用できるようにする。
【解決手段】エアブリッジ構造１００のうち、下層配線層８に、接地線路２Ａ，２Ｂのうち信号線路１を挟んで互いに対向する位置を切り欠いて形成した空孔領域１２Ａ，１２Ｂをそれぞれ設けるとともに、上層配線層７に、空孔領域１２Ａの上部位置に下層配線層８の接地線路２Ａと電気的に接続された上層接地電極１３Ａと、空孔領域１２Ｂの上部位置に下層配線層８の接地線路２Ｂと電気的に接続された上層接地電極１３Ｂとを設け、エアブリッジ３で、上層接地電極１３Ａ，１３Ｂを介して接地線路２Ａ，２Ｂ間を電気的に接続する。 （もっと読む）

【課題】ソース配線とゲート配線とが製造工程中の静電気によるショートを防止すること
が可能な液晶表示装置の素子構造を提供することを目的とする。
【解決手段】ソース配線が第１の半導体層、第２の半導体層、及び導電層によって構成さ
れる。そして、ソース配線とゲート配線の交差部において、ソース配線の端部の導電層を
除去して、半導体層がはみ出した形状とする。なお、ゲート配線、第１の半導体層、第２
の半導体層、及び導電層の材料はＴＦＴを形成するために用いた材料と同一の材料からな
る。 （もっと読む）

【課題】金属層からなるガードリングで囲まれたトリミング素子形成領域のヒューズ上の保護膜の開口からヒューズ上の層間絶縁膜に浸入した水分等がガードリングに形成されたヒューズ引き出し電極用の開口を通ってデバイス形成領域に浸入することを防止する。
【解決手段】ヒューズ５ａを取り囲む第１ガードリング３０とその外側の第２ガードリング４０に囲まれたヒューズ電極引き出し領域４１を形成する。ヒューズ５ａと連続し層間絶縁膜６とフィールド酸化膜４の間をヒューズ電極引き出し領域４１まで延在するヒューズ電極５と、該ヒューズ電極５と接続する第１ヒューズ引き出し電極７ｃと、該第１ヒューズ引き出し電極７ｃと接続する第２ヒューズ引き出し電極９ｃとを形成し、該第２ヒューズ引き出し電極９ｃを層間絶縁膜８上に形成された第２ガードリング４０を構成する第２電極の開口２４を通してデバイス素子形成領域８０に引き出す。 （もっと読む）

【課題】互いに交差し、絶縁膜を介して前記絶縁膜上を配線するブリッジ配線の導通不良の原因の絶縁膜のしみ上がりを防ぐ。
【解決手段】互いに交差する複数の配線と、前記複数の配線の交差部において、前記配線間に形成される絶縁層とを含む回路基板の製造方法であって、基板配線形成工程と、絶縁層を形成する絶縁層形成工程と、前記絶縁層の表面に前記基板配線に交差するブリッジ配線を形成するブリッジ配線形成工程とを含み、前記絶縁膜形成工程は、前記絶縁膜の材料を含む機能液を液滴として吐出する液滴吐出工程を含み、前記機能液はレベリング剤を含む。 （もっと読む）

【課題】多層配線間で形成される寄生容量を低減することを目的の一とする。
【解決手段】画素、メモリ部、又はＣＭＯＳ回路等に配置されたトランジスタのチャネル形成領域２１３、２１４と重なる第１の配線（ゲート電極）の一部または全部と第２の配線（ソース線またはドレイン線）１５４、１５７とを重ねる。また、ゲート電極と第２配線１５４、１５７の間には第１の層間絶縁膜１４９及び第２の層間絶縁膜１５０ｃを設け、寄生容量を低減した半導体装置である。 （もっと読む）

【課題】配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。
【解決手段】金属薄膜の一部または全部を酸化させた第１の層と酸化物半導体層の積層を用いるボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その絶縁層の形成時に酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層を形成する。 （もっと読む）

【課題】第１の配線と第２の配線との交差部に整流素子と不揮発性記憶素子を有する不揮発性記憶装置で、従来に比して高さを抑えることができる不揮発性記憶装置を提供する。
【解決手段】第１の方向に延在するビット線ＢＬと、ビット線ＢＬとは異なる高さに形成され、第２の方向に延在するワード線ＷＬと、ビット線ＢＬとワード線ＷＬとが交差する位置にビット線ＢＬとワード線ＷＬの間に挟持されるように配置される抵抗変化型メモリセルと、を備え、抵抗変化型メモリセルは、抵抗変化素子２０がＮ型半導体層１０とＰ型半導体層３０で挟まれた構造を有する。 （もっと読む）

【課題】
使用現場で使用者や顧客の要望に応じて、回路システムを形成することのできる薄膜トランジスタ装置およびその製造方法を提供する。
【解決手段】
薄膜トランジスタ装置において、ＴＦＴにより構成した複数の集積回路ブロック１，２と、これらの集積回路ブロックを相互に接続するための網目状に交差したマトリックス配線３、４、５、６を設ける。相互の集積回路ブロック間の接続は、使用現場で使用者や顧客の要望に応じて導電性材料を印刷等により、マトリックス配線の各々の配線交差部に選択的に設けることにより行い、所望の回路システムを構成する。 （もっと読む）