表示装置及びマスク
【課題】マスクの枚数を増やすことなく、ストレージキャパシタの電極間から半導体パターンを除去して高画質化を実現させる表示装置及びその製造方法を提供する。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びマスクに関する。
【背景技術】
【０００２】
表示装置（画像信号を画像に変換する装置）としては液晶表示装置が代表的である。液晶表示装置は液晶表示パネル及びバックライトアセンブリを含む。液晶表示パネルは、互いに対向している薄膜トランジスタパネルとカラーフィルタパネル、及びそれら二枚のパネルの間に挟まれた液晶層を含む。バックライトアセンブリが液晶表示パネルを照らすとき、液晶表示パネルでは薄膜トランジスタパネルとカラーフィルタパネルとの間の電圧が画素またはサブピクセル（以下、画素等と略す）ごとに制御される。それにより、液晶層に含まれている液晶分子の配向方向が調節され、各画素等の透過率が変化する。その結果、液晶表示パネルに所定の画像が表示される。
【０００３】
薄膜トランジスタパネルは、ゲートライン、データライン、ドレイン電極、半導体パターン、画素電極、及びストレージ電極を含む。ゲートラインは画素マトリクスの各行に一つずつ設けられ、データラインは画素マトリクスの各列に一つずつ設けられている。ドレイン電極は各画素等に一つずつ形成されている。半導体パターンはデータラインとドレイン電極との各下地に含まれている。各画素等では、ゲートラインの一部（ゲート電極）、半導体パターンの一部（チャンネルパターン）、データラインの一部（ソース電極）、及びドレイン電極が薄膜トランジスタを構成している。更に、画素電極がドレイン電極に連結されている。ゲートラインを伝わるタイミング信号に応じて薄膜トランジスタがターンオンするとき、データラインを伝わるデータ信号が薄膜トランジスタを通じて画素電極に対して印加される。そのとき、液晶層では画素電極の電圧（以下、画素電圧という）に応じて液晶分子の配向方向が変化する。ストレージ電極は各画素等に一つずつ形成され、ドレイン電極の一部と対向してストレージキャパシタを構成している。ここで、ストレージ電極とドレイン電極との間隔が比較的狭いので、ストレージキャパシタの容量は大きい。従って、ストレージキャパシタは一フレームの間、画素電圧を安定に維持できる。
【０００４】
薄膜トランジスタパネルの従来の製造方法の中には、データラインとドレイン電極とを半導体パターンと共に、同じ一枚のマスクを用いて次のようにパターニングする方法が知られている（例えば特許文献１参照）。まず、（ゲートラインとストレージ電極とが既にパターニングされている）基板の上に、ゲート絶縁膜、半導体膜、及び金属膜を順番に積層する。次に、ハーフトーン露光用マスクを用いて金属膜の上にフォトレジストパターンを形成する。特に、ソース電極とドレイン電極との隙間になるべき領域では、フォトレジストパターンを十分に薄くする。続いて、フォトレジストパターンをマスクとして利用して金属膜と半導体膜とを同時にエッチングでパターニングし、（ソース電極とドレイン電極との間の分離を除いて）データラインとドレイン電極とを形成する。更に、アッシングによりフォトレジストパターンの上記の薄い部分を除去し、その下地の金属膜を露出させる。その後、残りのフォトレジストパターンを再びマスクとして利用して金属膜の露出部分をエッチングで除去し、ソース電極とドレイン電極とを分離する。こうして、この従来の製造方法は必要なマスクの枚数を、ゲートラインとストレージ電極とのパターニングで使用される一枚、及び画素電極の下地にコンタクトホールを形成するときに使用される一枚と合わせて三枚に（画素電極をエッチングでパターニングする場合はそれに使用される一枚も合わせて四枚に）抑えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開2003−207804号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の半導体パターンは好ましくはアモルファスシリコンから成り、特に、高濃度のイオンがドーピングされた部分を含む。一方、上記のような薄膜トランジスタパネルの従来の製造方法では、半導体パターンがドレイン電極の下地に必ず残留している。従って、ストレージ電極と、半導体パターンのその残留部分との間に、比較的大きな寄生キャパシタンスが形成される。この寄生キャパシタンスが、画素電圧の更なる安定化を阻み、液晶表示パネルから残像やフリッカを更に削減することを阻むので、液晶表示パネルの更なる高画質化が困難である。
【０００７】
本発明の目的は、製造工程で利用されるマスクの枚数を増やすことなく、ストレージキャパシタの二つの電極の間から半導体パターンを除去することにより、更なる高画質化を可能にする表示装置、及びその表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による表示装置は、
基板の上に形成されているストレージ電極、
前記ストレージ電極上に形成された第１誘電膜、
前記第１誘電膜の上に配置されるドレイン電極、
前記第１誘電膜上に形成され、前記ドレイン電極の一部を露出させている第１コンタクトホールを有する第２誘電膜、
前記第２誘電膜上に形成され、前記第１コンタクトホールに対応する第２コンタクトホール、及び前記第２誘電膜のうちストレージ電極の上部に位置する部分を露出させる第３コンタクトホールを有する絶縁層、並びに、
前記ドレイン電極と電気的に連結され、前記ストレージ電極の上部の前記第３コンタクトホールに位置して前記ストレージ電極と向かい合っているストレージ電極部を含む画素電極を含み、
前記ストレージ電極、前記第１誘電膜、前記第２誘電膜及び前記画素電極の前記ストレージ電極部は互いに重なってストレージキャパシタを構成する。
【０００９】
本発明による表示装置は、
基板と第１誘電膜との間に形成されているストレージ電極、
前記第１誘電膜上に配置されるドレイン電極、
前記第１誘電膜上に形成され、前記ドレイン電極の一部を露出させている第１コンタクトホールを有し、前記ストレージ電極の上方に位置する表面積増加部を含む第２誘電膜、
前記第２誘電膜上に形成され、前記第１コンタクトホールに対応する第２コンタクトホール、及び前記表面積増加部の一部を露出させる第３コンタクトホールを有する絶縁層、
並びに、
前記ドレイン電極と電気的に連結され、前記ストレージ電極の上部の前記表面積増加部の上部に位置して前記ストレージ電極と向かい合っているストレージ電極部を含む画素電極を含み、
前記ストレージ電極、前記第１誘電膜、前記第２誘電膜及び前記画素電極の前記ストレージ電極部は、互いに重なってストレージキャパシタを構成する。
【００１０】
本発明によるマスクは、信号出力ユニットとストレージ電極を覆う絶縁層をパターニングするためのマスクであって、
前記信号出力ユニットのドレイン電極を覆っている前記絶縁層の第１部分を第１光量で露光する第１光透過部と、前記第１部分の周辺を囲んでいる前記絶縁層の第２部分を前記第１光量より小さい第２光量で露光する第２光透過部とを含む第１露光部、及び
前記ストレージ電極を覆っている前記絶縁層の第３部分を、前記第１光量よりは小さく、一方、前記第２光量よりは大きい第３光量で露光する第３光透過部、を含む第２露光部、を有する。
【００１１】
本発明の他の観点によるマスクは、
信号出力ユニットとストレージ電極を覆う絶縁層をパターニングするためのマスクであって、
複数のスリットを含み、前記信号出力ユニットのドレイン電極を覆っている前記絶縁層の領域を露光するスリット露光部、及び
前記ストレージ電極を覆っている前記絶縁層の領域を均一に露光して一定の厚みまで感光させる光吸収−透過部を有する。
【発明の効果】
【００１２】
本発明による上記の液晶表示装置では、ストレージ電極が、ドレイン電極の一部ではなく、画素電極の一部と共にストレージキャパシタを構成している。従って、同じ一枚のマスクを利用して半導体パターンをドレイン電極と同時にパターニングしても、従来の装置とは異なり、ストレージキャパシタの二つの電極間（すなわち、ストレージ電極と画素電極の一部との間）には半導体パターンが含まれていない。それ故、画素電圧が更に安定化するので、液晶表示パネルから残像やフリッカが更に削減される。こうして、本発明による液晶表示装置は、製造工程で利用されるマスクの枚数を増やすことなく、更なる高画質化を可能にする。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例によるマスクの平面図
【図２】図１に示されているマスクを用いた基板の露光工程を示す断面図
【図３】本発明の実施例による薄膜トランジスタパネルの断面図
【図４】図３に示されている二点鎖線部Aの拡大図
【図５】本発明の実施例による信号出力ユニットの構成を示す模式図
【図６】図３に示されている二点鎖線部Bの拡大図
【図７】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第一の工程で得られる基板の平面図
【図８】図７に示されている直線IIX−IIXに沿った断面図
【図９】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第二の工程で得られる基板の平面図
【図１０】図９に示されている折線X−Xに沿った断面図
【図１１】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第三の工程で得られる基板の断面図
【図１２】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程を示す断面図
【図１３】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程で得られる基板の断面図
【図１４】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第五の工程で得られる基板の断面図
【図１５】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第六の工程で得られる基板の断面図
【図１６】本発明の別の実施例による薄膜トランジスタパネルの断面図
【図１７】本発明の別の実施例による信号出力ユニットの構成を示す模式図
【図１８】図１６に示されている二点鎖線部Cの拡大図
【図１９】本発明の別の実施例による表面積増加部の一例を示す平面図
【図２０】本発明の別の実施例による表面積増加部の他の例を示す平面図
【図２１】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第一の工程で得られる基板の平面図
【図２２】図２１に示されている直線22−22に沿った断面図
【図２３】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第二の工程で得られる基板の平面図
【図２４】図２３に示されている折線24−24に沿った断面の展開図
【図２５】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程を示す断面図
【図２６】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程で得られる基板の断面図
【図２７】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第五の工程で得られる基板の断面図
【図２８】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第六の工程で得られる基板の断面図
【図２９】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第一の工程で得られる基板の平面図
【図３０】図２９に示されている直線30−30に沿った断面図
【図３１】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第二の工程で得られる基板の平面図
【図３２】図３１に示されている折線32−32に沿った断面の展開図
【図３３】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程を示す断面図
【図３４】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程で得られる基板の断面図
【図３５】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第五の工程で得られる基板の断面図
【図３６】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第六の工程で得られる基板の断面図
【図３７】本発明の別の実施例によるマスクの平面図
【図３８】図３７に示されているマスクを用いた基板の露光工程を示す断面図
【図３９】図３７に示されている二点鎖線部Dの拡大図
【図４０】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第一の工程で得られる基板の断面図
【図４１】本発明の更に別の実施例による薄膜トランジスタの回路図
【図４２】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程でのマスクと基板との位置関係を示す断面図
【図４３】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程を示す断面図
【図４４】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程で得られる基板の断面図
【図４５】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第五の工程で得られる基板の断面図
【図４６】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第六の工程で得られる基板の断面図
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら、本発明の好ましい実施例を詳細に説明する。
【００１５】
図１に示されている本発明の実施例によるマスク10は、表示装置に搭載される薄膜トランジスタ（ＴＦＴ）パネル100の製造で使用される。このマスク10は特に、図２に示されているように、ＴＦＴパネル100の基板110に形成された信号出力ユニットの出力端（すなわち、ＴＦＴのドレイン電極）40とストレージ電極20とを覆う絶縁膜60（フォトレジストフィルム）のパターニングで使用される。
【００１６】
図１に示されている通り、マスク10は好ましくは、マスク本体（すなわち基板）12、第１露光部14、及び第２露光部16を含む。図２に示されているように、絶縁膜60の露光時にはマスク10の上面が、その上方に配置された光源から第１光量の光R1を受ける。マスク本体12はその光R1を吸収する。第１露光部14及び第２露光部16のそれぞれには、マスク本体12に形成された貫通穴があり、上記の光源から出射された光R1が通過する。
【００１７】
図２に示されているように、第１露光部14の貫通穴は第１光透過部14a及び第２光透過部14bを含む。第１光透過部14aの平面形状は、好ましくは四角形である（図１参照）。第２光透過部14bは第１光透過部14aの周辺に形成され、好ましくは閉じたループ状（更に好ましくは、第１光透過部14aの周と同様な矩形ループ状）のスリットであり、そのループの中心が第１光透過部14aの中心に一致している（図１、２参照）。第２光透過部14bに含まれているスリットの幅と間隔とは光源の分解能より小さく、好ましくは約1.2μm〜1.4μmであり、更に好ましくは約1.3μmである。一方、第１光透過部14aのサイズは第２光透過部14bのスリットの幅より大きく、好ましくは光源の分解能より大きい。図２に示されているように、絶縁膜60の露光時、第１露光部14が、ドレイン電極40を覆う絶縁膜60の領域61の上方に配置される。第２光透過部14bでは光源から出射された光R1が回折されるので、第１光透過部14aと対向する絶縁膜60の領域61が第１光量でほぼ一様に露光され、第２光透過部14bと対向する領域62が、第１光量より小さい第２光量（好ましくは第１光量の半分程度）でほぼ一様に露光される。従って、第１光透過部14aと対向する絶縁膜60の領域61ではほぼ全ての部分が感光し、第２光透過部14bと対向する絶縁膜60の領域では一部（好ましくは半分程度の厚みの部分）が感光する（図２に示されている絶縁膜60内の斜線部61、62参照）。
【００１８】
図２に示されているように、第２露光部16は貫通穴として第３光透過部16aを有する。第３光透過部16aは好ましくは、互いに平行な複数の、帯状のスリットである（図１参照）。第３光透過部16aのスリットの幅と間隔とは光源の分解能より小さく、好ましくは約1.6μm〜約1.8μmであり、更に好ましくは約1.7μmである。図２に示されているように、絶縁膜60の露光時、第２露光部16は、ストレージ電極20を覆う絶縁膜60の領域63の上方に配置される。第３光透過部16aを通過する光R1は回折されるので、第３光透過部16aと対向する絶縁膜60の領域63は第３光量でほぼ一様に露光される。ここで、第３光量は第１光量より小さく、第２光量より大きい。従って、絶縁膜60のその領域63では、感光せずに残留する部分が、第２光透過部14bと対向する絶縁膜60の領域62に残留する部分より薄く、好ましくは、絶縁膜60の下に配置された誘電パターン50と実質的に同じ厚みである（図２に示されている絶縁膜60内の斜線部63参照）。
【００１９】
上記のマスク10を用いて製造された、本発明の実施例によるＴＦＴパネル100の（画素マトリクスの列方向に沿った）断面を図３に示す。図３に示されているように、ＴＦＴパネル100は、基板110、ストレージ電極120、第１誘電膜130、信号出力ユニット（図３には示されていない）、誘電パターン150、絶縁パターン160、及び画素電極170を含む。尚、図３には信号出力ユニットの出力端140が示されている。
【００２０】
基板110は透明基板（好ましくはガラス基板）である。ストレージ電極120は好ましくは、基板110の上に形成された複数の線状電極であり、それぞれが画素マトリクスの行方向（以下、第１方向という）に延び、各行のサブピクセルと交差している（図５に示されている破線参照）。ストレージ電極120は一定の電位に維持される。図４に示されているように、ストレージ電極120は好ましくはモリブデンパターン122及びアルミニウムパターン124の積層構造を含む。更に好ましくは、アルミニウムパターン124がモリブデンパターン122の上に配置されている。その他に、ストレージ電極120がアルミニウムパターン又はアルミニウム合金パターンを含んでいても良い。第１誘電膜130は基板110とストレージ電極120とを覆い、ストレージ電極120をその上部の膜（特に画素電極170）から絶縁する。第１誘電膜130は好ましくはシリコン窒化物（SiNX）を含み、更に好ましくは化学気相蒸着（ＣＶＤ）によって形成される。
【００２１】
図５に示されているように、信号出力ユニット125は、ゲートラインGL、データラインDL、チャンネルパターンCP、及び出力端（すなわち、薄膜トランジスタのドレイン電極）140を含む。ゲートラインGLは基板110と第１誘電膜130との間に挟まれた複数の線状電極であり、それぞれが画素マトリクスの各行間を第１方向に延びている。各ゲートラインGLは複数個のゲート電極GEを含む。ゲート電極GEは各サブピクセルに一つずつ設けられ、ゲートラインGLから画素マトリクスの列方向（以下、第２方向という）に突出している。例えば表示装置の解像度が1024×768であり、かつ各画素が行方向に並んだ３個のサブピクセルを含む場合、ゲートラインGLは約768本であり、ゲート電極GEは約1024×3個である。ゲートラインGLは好ましくは、モリブデンパターン及びアルミニウムパターンを含む。ゲートラインGL及びストレージ電極120は好ましくは同時に形成される。
【００２２】
データラインDLは第１誘電膜130の上に形成された複数の線状電極であり、それぞれが画素マトリクスの各列間を第２方向に延びている（図５参照）。各データラインDLは複数個のソース電極SEを含む。ソース電極SEは各サブピクセルに一つずつ設けられ、データラインDLから第１方向に突出している。例えば表示装置の解像度が1024×768であり、かつ各画素が行方向に並んだ３個のサブピクセルを含む場合、データラインDLは約1024×3本であり、ソース電極SEは約768個である。データラインDLは、好ましくは、第１モリブデンパターン、アルミニウムパターン、及び第２モリブデンパターンを含む。更に好ましくは、第１モリブデンパターンの上にアルミニウムパターンが形成され、アルミニウムパターンの上に第２モリブデンパターンが形成されている。
【００２３】
チャンネルパターンCPは半導体のパターンであり、特にゲート電極GEを覆う第１誘電膜130の各領域の上に配置されている。チャンネルパターンCPは好ましくは後述のようにデータラインDL及び信号出力ユニットの出力端（ドレイン電極）140と同時にパターニングされるので、チャンネルパターンCPはデータラインDL及びドレイン電極140の各下地にも配置されている（図３に示されている二点鎖線部B、及び図６参照）。チャンネルパターンCPは好ましくは、アモルファスシリコンパターンCP1、及びその上に配置された高濃度イオンドーピングアモルファスシリコンパターンCP2を含む。チャンネルパターンCPの一部の上にはソース電極SEが重なって電気的に連結されている。
【００２４】
ドレイン電極140は各サブピクセルに一つずつ、第１誘電膜130の上に形成されている（図３参照）。ドレイン電極140の一部はチャンネルパターンCPの上に重なって電気的に連結されている（図６参照）。図６に示されているように、ドレイン電極140は好ましくは、第１モリブデンパターンMP1、アルミニウムパターンAP、及び第２モリブデンパターンMP2を含む。更に好ましくは、第１モリブデンパターンMP1の上にアルミニウムパターンAPが形成され、アルミニウムパターンAPの上に第２モリブデンパターンMP2が形成されている。
【００２５】
ゲート電極GE、それを覆う第１誘電膜130の部分、チャンネルパターンCP、ソース電極SE、及びドレイン電極140がＴＦＴ（特にＭＯＳＦＥＴ）を構成している（図５参照）。ゲートラインGLに対して外部からタイミング信号が印加されたとき、ゲート電極GEの電圧が変動し、ゲート電極GEを覆うチャンネルパターンCPの部分にチャンネルが形成される。すなわち、上記のＴＦＴがターンオンする。そのとき、データラインDLに対して外部から印加されたデータ信号が、チャンネルパターンCPに形成されたチャンネルを通してドレイン電極140に伝達される。
【００２６】
図３に示されているように、誘電パターン150が第１誘電膜130を覆い、更に絶縁パターン160が誘電パターン150を覆っている。それにより、信号出力ユニットが外部から絶縁されている。誘電パターン150は好ましくはシリコン窒化物を含み、その厚みが好ましくは約0.2μm〜0.6μmであり、更に好ましくは0.5μmである。ドレイン電極140を覆う誘電パターン150の部分には開口部152が形成され、その上を覆う絶縁パターン160の部分には第１開口部162aと第２開口部162bとが形成され、併せて第１コンタクトホールを構成している。第１コンタクトホールからはドレイン電極140の一部が露出している。好ましくは、絶縁パターン160の第１開口部162aのサイズA1は第２開口部162bのサイズA2より小さい。第１開口部162aの高さH1は好ましくは絶縁膜ILの最大厚と実質的に等しく、第２開口部162bの高さH2は好ましくは絶縁パターン160の最大厚H1の半分程度である。例えば、絶縁パターン160の最大厚H1（すなわち、第１開口部162aの高さ）が約1.7μm〜3.0μmである場合、第２開口部162bの高さH2は約1.35μm〜1.5μmである。一方、ストレージ電極120の領域を覆う絶縁パターン160の部分には第３開口部164が形成され、第２コンタクトホールを構成している。第２コンタクトホール164からは、ストレージ電極120の上方を覆う誘電パターン150の部分が露出している。
【００２７】
画素電極170は各サブピクセルに一つずつ設けられ、各サブピクセルのほぼ全体を覆っている（図５参照）。画素電極170は特に、第１コンタクトホール152、162a、162bの内側と第２コンタクトホール164の内側とを覆っている（図３参照）。画素電極170は好ましくは透明な導電性物質から成り、更に好ましくは、酸化亜鉛インジウム（ＩＺＯ）、酸化スズインジウム（ＩＴＯ）、または、アモルファス酸化スズインジウム（ａ−ＩＴＯ）を含む。画素電極170の一部は第１コンタクトホール152、162a、162bを通じてドレイン電極140に電気的に連結されている。図５に示されているＴＦＴがターンオンするとき、データラインDLからチャンネルパターンCPを通してドレイン電極140に伝達されたデータ信号が、第１コンタクトホール152、162a、162bを通じて画素電極170に伝達される。
【００２８】
画素電極170の別の一部172は第２コンタクトホール164の内部で、誘電パターン150と第１誘電膜130とを隔ててストレージ電極120と向かい合っている（図３参照）。ここで、第２コンタクトホール164はストレージ電極120より広くても狭くても良い。以下、ストレージ電極120と向かい合っている画素電極170の部分172をストレージ電極部という。ストレージ電極部172とストレージ電極120との間の静電容量がストレージキャパシタとして利用される。図５に示されているＴＦＴがターンオンするとき、データラインDLから画素電極170に対して印加されるデータ信号により、ストレージキャパシタが充電される。ここで、第２コンタクトホール164の内側ではストレージ電極120とストレージ電極部172との間隔が狭いので、ストレージキャパシタの容量は十分に大きい。従って、上記のＴＦＴがターンオフした後も、ストレージキャパシタは一フレームの間、画素電極170の電圧（画素電圧）を安定に維持する。
【００２９】
図３に示されているＴＦＴパネル100は好ましくは、以下の工程で形成される。
【００３０】
最初の工程では、ゲートラインGLとストレージ電極120とを基板110の上に、以下の順でパターニングする（図７、８参照）。まず、透明な基板（好ましくはガラス基板）200の全面に金属層（図示せず）が形成される。その金属層は好ましくは、モリブデン薄膜及びその上に積層されたアルミニウム薄膜を含む。次に、その金属層の上にフォトレジストが重ねられ、フォトリソグラフィによってパターニングされる。それにより得られたフォトレジストパターンをマスクとして利用し、金属層をエッチングによってパターニングする。その結果、基板200にはストレージ電極SCがゲートラインGLと共に形成される。ストレージ電極SCとゲートラインGLとは、第１方向では平行に延び、第２方向では交互に配置されている。各ゲートラインGLにはゲート電極GEが形成され、各ストレージ電極SCには拡張部EPが形成される。これらの拡張部EPが一つずつ各画素電極170（図３参照）と対向し、各ストレージキャパシタの容量を増加させる。
【００３１】
第二の工程では、データラインDL、ドレイン電極140、及びチャンネルパターンCPを基板110の上に、以下の順で形成する（図９、１０参照）。
【００３２】
まず、第１誘電膜FDが基板200の全面に形成される（図１０参照）。第１誘電膜FDは好ましくはスピンコーティングまたはスリットコーティングによって形成される。第１誘電膜FDの上には半導体膜が形成される。半導体膜は好ましくは、アモルファスシリコン薄膜及び高濃度イオンドーピングアモルファスシリコン薄膜を含む。更に好ましくは、高濃度イオンドーピングアモルファスシリコン薄膜がアモルファスシリコン薄膜の上に形成される。高濃度イオンドーピングアモルファスシリコン薄膜の上にはソース／ドレイン金属層（図示せず）が形成される。ソース／ドレイン金属層は好ましくは、第１モリブデン薄膜、アルミニウム薄膜、及び第２モリブデン薄膜を含む。更に好ましくは、アルミニウム薄膜が第１モリブデン薄膜の上に形成され、第２モリブデン薄膜がアルミニウム薄膜の上に形成される。
【００３３】
次に、ソース／ドレイン金属層の上にフォトレジスト薄膜が形成され、好ましくはハーフトーン露光を採用したフォトリソグラフィによってパターニングされる。それにより得られたフォトレジストパターンのうち、特に、ソース電極とドレイン電極との隙間になるべき領域を覆う部分が十分に薄く形成される。そのようなフォトレジストパターンをマスクとして利用し、半導体膜とソース／ドレイン金属層とを同時にエッチングによってパターニングし、データラインDLを形成する（図９参照）。各データラインDLには突出部SE／DEが形成される。突出部SE／DEはデータラインDLからゲート電極GEの上方を越えて第１方向に延びている。好ましくはアッシングにより上記のフォトレジストパターンの薄い部分を除去してその下地の突出部SE／DEを露出させる。その後、残りのフォトレジストパターンをマスクとして利用し、突出部SE／DEの露出部分とその下地の高濃度イオンドーピングアモルファスシリコン薄膜CP2（図６参照）とをエッチングにより除去する。こうして、ソース電極SEとドレイン電極DEとが分離され、それらの間からチャンネルパターンCPの一部（特にアモルファスシリコン薄膜CP1（図６参照））が露出する。チャンネルパターンCPのその露出部分からは高濃度イオンドーピングアモルファスシリコン薄膜CP2（図９参照）が除去されているので、ソース電極SE及びドレイン電極DEが電気的にも分離される。
【００３４】
第三の工程では、第２誘電膜及び絶縁膜を以下の順で形成する（図１１参照）。まず、第１誘電膜FDの上に第２誘電膜SDが形成される。第２誘電膜SDは好ましくはシリコン窒化物を含む。第２誘電膜SDは特にドレイン電極DEを覆う。次に、第２誘電膜SDの上に絶縁膜ILが形成される。絶縁膜ILは特に感光物質を含む。
【００３５】
第四の工程では、図１、２に示されているマスク10を用い、絶縁膜ILを以下の順でパターニングする（図１２、１３参照）。まず、図１２に示されているように、絶縁膜ILが形成された基板200の上方にマスク10が配置される。特にマスク10の位置が精密に調節され、第１露光部14がドレイン電極DEの上方に配置され、第２露光部16がストレージ電極SCの上方に配置される。次に、絶縁膜ILがマスク10の第１露光部14及び第２露光部16を通過した光に曝されて各露光部分が感光する。第１光透過部14aに対向する絶縁膜ILの第１部分IL1は第１光量で露光されるので、その全体が感光する。第２光透過部14bに対向する絶縁膜ILの第２部分IL2は第２光量で露光されるので、第１部分IL1より薄い（好ましくは第１部分IL1の半分程度の厚さの）部分が感光する。第３光透過部16aに対向する絶縁膜ILの第３部分IL3は第３光量で露光されるので、第１部分IL1よりは薄く、第２部分IL2よりは厚い部分が感光する。
【００３６】
図１２に示されている露光工程により感光された絶縁膜ILの各部分を現像工程で除去する。それにより、図１３に示されているように、第２誘電膜SDの上に絶縁パターンIPが形成される。絶縁パターンIPでは、第１部分IL1のほぼ全体が除去されて第１開口部FCが形成され、第２部分IL2がほぼ半分の厚みまで除去されて第２開口部SC1が形成される。更に、第３部分IL3が一部Lを薄く残して除去され、第３開口部TCが形成される。第２開口部SC1は第１開口部FCより広い。第１開口部FCの高さH1は絶縁膜ILの最大厚と実質的に等しく、第２開口部SC1の高さH2は絶縁膜ILの最大厚H1の半分程度である。第３開口部TCの内側に残留している絶縁膜ILの一部Lの厚みTは好ましくは第２誘電膜SDの厚みと実質的に等しい。その残留部分Lが、ストレージ電極SCの上方を覆っている第２誘電膜SDの部分を、意図しないエッチングから保護する。それにより、ストレージキャパシタの容量を更に正確に制御できるので、フリッカや残像等の画質不良を更に低減できる。尚、第３開口部TCの周辺に、第４開口部FC1を更に形成しても良い（図１３に示されている破線部参照）。第４開口部FC1は第３開口部TCより広く、その高さが絶縁膜ILの最大厚より小さい。
【００３７】
第五の工程では、図１３に示されている絶縁パターンIPと第２誘電膜SDとを以下の順でパターニングし、図１４に示されている誘電パターンDPを形成する。まず、絶縁パターンIP及び第２誘電膜SDに対してドライエッチング又はウェットエッチングを行う。そのとき、絶縁パターンIPの第１開口部FCの内側から第２誘電膜SDの露出部分が除去される。それにより、誘電パターンDPに開口部CT1が形成される（図１４参照）。絶縁パターンIPの第１開口部FCと第２開口部SC1、及び誘電パターンDPの開口部CT1が第１コンタクトホールを構成する。第１コンタクトホールCT1、FC、SC1からはドレイン電極DEの一部が露出する。一方、第３開口部TCの内側では、絶縁パターンIPの残留部分Lが、ストレージ電極SCの上方を覆っている第２誘電膜SDの部分をエッチングから保護する（図１３参照）。次に、O2プラズマを利用したアッシングにより、第３開口部TCの内側から絶縁パターンIPの残留部分Lを除去し、絶縁パターンIPに第２コンタクトホールCT2を形成する（図１４参照）。第２コンタクトホールCT2からは、ストレージ電極SCの上方を覆っている誘電パターンDPの部分が露出する。尚、第３開口部TCの周辺に上記の第４開口部FC1（図１３参照）を更に形成することで、第２コンタクトホールCT2の内壁が階段状であっても良い（図１４に示されている破線部参照）。その段差は、第１コンタクトホールCT1、FC、SC1の内壁の段差と同様に、コンタクトホールからの光漏れを低減させる。
【００３８】
第六の工程では、図１４に示されている絶縁パターンIPの上に、図１５に示されている画素電極PEを以下の順で形成する。まず、絶縁パターンIPの全面に導電性透明薄膜（図示せず）が形成され、その導電性透明薄膜の上にフォトレジスト薄膜が形成される。次に、フォトレジスト薄膜がパターニングされ、導電性透明薄膜の上にフォトレジストパターンが形成される。続いて、そのフォトレジストパターンをマスクとして利用して導電性透明薄膜をドライエッチング又はウェットエッチングでパターニングし、画素電極PEを形成する（図１５参照）。画素電極PEの一部が第１コンタクトホールCT1、FC、SC1を通じてドレイン電極DEと電気的に連結される。それにより、画素電極PEに対してドレイン電極DEを通じて画素電圧が印加される。更に、画素電極PEの他の一部が第２コンタクトホールCT2を通じて誘電パターンDPに接触し、誘電パターンDPと第１誘電膜FDとを隔ててストレージ電極SCと向かい合う。こうして、画素電極PEのその部分（ストレージ電極部）とストレージ電極SCとが第１誘電膜FD及び誘電パターンDPを挟み、ストレージキャパシタを構成する。
【００３９】
本発明の別の実施例によるＴＦＴパネル300の（特に画素マトリクスの列方向での）断面を図１６に示す。図１６に示されているように、ＴＦＴパネル300は、基板310、ストレージ電極320、第１誘電膜330、信号出力ユニット325（図１７参照）、誘電パターン350、絶縁パターン360、及び画素電極370を含む。尚、図１６には、信号出力ユニットの出力端（すなわち、薄膜トランジスタのドレイン電極）340が示されている。図１６〜１８に示されているＴＦＴパネル300の各構成要素は、ストレージ電極320の上方を覆っている第１誘電膜330、誘電パターン350、及び画素電極370の各部分の形状を除き、図３〜６に示されているＴＦＴパネル100の各構成要素と同様である。従って、それら同様な構成要素の詳細については、図３〜６に示されているＴＦＴパネル100についての説明を援用する。
【００４０】
第２コンタクトホール364は、ストレージ電極320の上方に形成されている（図１６参照）。第２コンタクトホール364の内側では画素電極370が誘電パターン350の露出部分を直に覆っている。図１６に示されているＴＦＴパネル300では図３に示されているＴＦＴパネル100とは異なり、第２コンタクトホール364の内側を覆っている誘電パターン350と画素電極370の部分とに、表面積増加部355が形成されている。表面積増加部355は細かい凹凸であり、好ましくは、図１９に示されている通り、第２コンタクトホール364の内側を覆っている誘電パターン350（及び画素電極370）の表面に形成された複数の窪みのマトリクスである。その他に、表面積増加部355が、誘電パターン350（及び画素電極370）の表面に形成された突起であっても良い。表面積増加部355で、突起と窪みとが交互に連なり、連続した波形状を形成していても良い。表面積増加部355の凹凸の平面形状は、マスク10の第３光透過部16aのスリットの形状で決まる。例えばマスク10の第３光透過部16aのスリットが図１に示されているような複数の帯状である場合、表面積増加部が、図２０に示されているような複数のグルーブ357であり、特に、各グルーブ357が棒形状である。スリットの形状によっては、複数のグルーブを交差させて格子を形成させることもできる。第２コンタクトホール364の内側では、表面積増加部355、357により、誘電パターン350と画素電極370との各表面積が大きい。それにより、ストレージキャパシタの容量が更に大きい。従って、ストレージキャパシタが一フレームの間、画素電圧を更に安定化させる。
【００４１】
図１６に示されているＴＦＴパネル300は好ましくは、図３に示されているＴＦＴパネル100の形成工程（図７〜１５参照）と同様な工程で形成される（図２１〜２８参照）。
【００４２】
最初の工程ではゲートラインGLとストレージ電極SCとを基板200の上にパターニングする（図２１、２２参照）。この工程は図７、８に示されている工程と同様であるので、その詳細については図７、８に示されている工程についての上記の説明を援用する。第二の工程では、データラインDL、ドレイン電極DE、及びチャンネルパターンCPを基板の上にパターニングする（図２３、２４参照）。この工程は図９、１０に示されている工程と同様であるので、その詳細については図９、１０に示されている工程についての上記の説明を援用する。第三の工程では第２誘電膜SD及び絶縁膜ILを形成する（図２５参照）。この工程は図１１に示されている工程と同様であるので、その詳細については図１１に示されている工程についての上記の説明を援用する。
【００４３】
第四の工程では、図１、２に示されているマスクと同様なマスク10を用い、絶縁膜ILをパターニングして絶縁パターンIPを形成する（図２５、２６参照）。尚、ドレイン電極DEを覆っている絶縁膜ILの部分のパターニングは、図１２、１３に示されている工程でのパターニングと同様であるので、その詳細については、図１２、１３に示されている工程についての上記の説明を援用する。
【００４４】
第２露光部16の第３光透過部16aに対向する絶縁膜ILの第３部分IL3は第３光量で露光されるので、第１部分IL1よりは薄く、第２部分IL2よりは厚い部分が感光する。従って、第３開口部TCの内側には、図２６に示されているような絶縁膜ILの薄い部分Lが残る。その残留部分Lの厚みは好ましくは、第２誘電膜SDの厚みと実質的に等しい。その残留部分Lが図１３に示されている残留部分Lと同様に、ストレージ電極SCの上方を覆っている第２誘電膜SDの部分を、第１開口部FCを形成するためのエッチングの間、保護する。更に、図２５に示されているマスク10の第３光透過部16aは、図１に示されているものとはスリットの形状、幅、若しくは間隔、または絶縁膜ILからの距離が異なる。その他に、光源の波長や光量、または露光時間が異なっていても良い。それにより、第３光透過部16aに対向する絶縁膜ILの第３部分IL3では第３光量が、第３光透過部16aのスリットの形状に応じて場所ごとに変化する（図２５に示されている破線R2参照）。その結果、絶縁膜ILの感光部分の厚みが規則的に、かつ比較的大きく変化するので、図２６に示されている第３開口部TCの内側の残留部分Lの上面には、図１３に示されているものとは異なり、凸パターンCCが形成される。凸パターンCCは好ましくは、残留部分Lの上面から隆起した棒形状又は格子形状の凸部である。
【００４５】
第五の工程では、図２６に示されている絶縁パターンIPと第２誘電膜SDとをパターニングし、図２７に示されている誘電パターンDPを形成する。尚、図２７に示されている絶縁パターンIPの第１開口部FCと第２開口部SC1とのパターニング、及び誘電パターンDPの開口部CT1のパターニングは、図１３、１４に示されている工程でのパターニングと同様であるので、その詳細については図１３、１４に示されている工程についての上記の説明を援用する。
【００４６】
絶縁パターンIPの第３開口部TCの内側では、絶縁パターンIPの残留部分Lとその下地の第２誘電膜SDとがドライエッチング又はウェットエッチングでパターニングされる（図２７参照）。ここで、凸パターンCC以外では絶縁パターンIPの残留部分Lが除去され、その下地の第２誘電膜SDの表面が削られる。一方、凸パターンCCでは絶縁パターンIPの残留部分Lが厚く、完全には除去されないので、その下地の第２誘電膜SDの表面が削られない。こうして、ストレージ電極SCの上方を覆っている第２誘電膜SDの表面に、図１９または図２０に示されているような平面形状の複数の窪みまたはグルーブ、すなわち表面積増加部SIが形成される。その後、絶縁パターンIPの凸パターンCCが好ましくはアッシングによって除去される。こうして、絶縁パターンIPの第３開口部TCが第２コンタクトホールとして構成される。尚、図２７とは異なり、第２コンタクトホール（絶縁パターンIPの第３開口部）TCの内壁が第１コンタクトホール（第１開口部FCと第２開口部SC1）の内壁と同様に階段状であっても良い。
【００４７】
第六の工程では、図２７に示されている絶縁パターンIPの上に、図２８に示されている画素電極PEを形成する。この工程は図１５に示されている工程と同様であるので、その詳細については図１５に示されている工程についての上記の説明を援用する。但し、図２８では図１５とは異なり、第２コンタクトホールTCを通じて誘電パターンDPの表面に接触する画素電極PEの部分に、誘電パターンDPの表面と同様な凹凸形状、すなわち表面積増加部SIが形成される。
【００４８】
第２コンタクトホールの内側では、図１６とは異なり、誘電パターンの表面に窪みではなく貫通穴が形成され、更にその下の第１誘電膜の表面に窪みが形成されても良い。そのようなＴＦＴパネルは好ましくは、図２１〜２８に示されている工程に代え、図２９〜３６に示されている工程で製造される。尚、図２９〜３６に示されている構成要素及び工程のうち、図２１〜２８に示されている構成要素及び工程と同様なものについては、図２１〜２８についての説明を援用する。
【００４９】
図３５に示されている第五の工程では、図２７に示されている第五の工程と同様に、図３４に示されている絶縁パターンIPと第２誘電膜SDとをパターニングして第１誘電パターンDP1を形成する。特に、絶縁パターンIPの第３開口部TCの内側では、絶縁パターンIPの残留部分Lとその下地の第２誘電膜SDとがドライエッチング又はウェットエッチングでパターニングされ、第２コンタクトホールが形成される。ここで、図３４に示されている凸パターンCC以外では絶縁パターンIPの残留部分Lとその下地の第２誘電膜SDの一部とが共に除去され、第１誘電膜FDの表面が露出する。一方、凸パターンCCでは絶縁パターンIPの残留部分Lが厚いので、特にその下地の第２誘電膜SDの一部、すなわち第１表面積増加部SI1が残る。こうして、第２誘電膜SDから第１誘電パターンDP1が形成される。
【００５０】
図３５に示されている第五の工程では、図２７に示されている第五の工程とは異なり、絶縁パターンIPの凸パターンCCと第１誘電パターンDP1の第１表面積増加部SI1とをマスクとして利用し、第１誘電パターンDP1の間から露出している第１誘電膜FDの表面をパターニングして第２誘電パターンDP2を形成する。特に、第１表面積増加部SI1の間から露出した第２誘電パターンDP2の表面には、図１９または図２０に示されている平面形状と同様な平面形状の複数の窪みまたはグルーブ、すなわち第２表面積増加部SI2が形成される。その後、第１表面積増加部S11の上に残留している絶縁パターンIP、すなわち凸パターンCC（図３４参照）が好ましくはドライエッチングまたはアッシングによって除去される。
【００５１】
第六の工程では、図３５に示されている絶縁パターンIPの上に、図３６に示されている画素電極PEを形成する。この工程は図２８に示されている工程と同様であるので、その詳細については図２８に示されている工程についての説明を援用する。特に、図３６では図２８と同様に、第２コンタクトホールTCを通じて第２誘電パターンDP2の表面に接触する画素電極PEの部分に、第２誘電パターンDP2の表面と同様な窪み、すなわち表面積増加部SIが形成される。
【００５２】
本発明の上記の実施例による製造方法では、図１、２に示されているマスク10に代え、
図３７、３８に示されているマスク70が用いられても良い。すなわち、このマスク70は、
図３８に示されているように、薄膜トランジスタのドレイン電極77h及びストレージ電極77bのそれぞれの上方での絶縁膜77e（フォトレジストフィルム）のパターニングで使用される。
【００５３】
図３７に示されているように、マスク70は、マスク本体72、スリット露光部74、及び光吸収−透過部76を含む。図３８に示されているように、マスク本体72は更に、光透過基板72a、及びその上に形成された光遮断膜72bを含む。絶縁膜77eの露光時にはマスク70の上面が、その上方に配置された光源（図示せず）から第１光量の光R1を受ける。光遮断膜72bはその光R1を吸収する。一方、スリット露光部74及び光吸収−透過部76は、後述のように、光源から照射された光R1を透過させる。光透過基板72aは透明な基板であり、スリット露光部74及び光吸収−透過部76を透過した光を、マスク70の下面から外部に出射する。
【００５４】
図３９に示されているように、スリット露光部74は複数個のスリット74aを含む。各スリット74aは好ましくは、四角形の閉じたループ形状であり、それらが同じ中心を共有している。その他に、スリット74aが平行に並置された直線形状であっても良い。スリット露光部74の中心部には、好ましくは四角形の穴74bが開いている。各スリット74aは光遮断膜72bの一部をパターニングして形成されている。各スリット74aの幅と間隔とは光源の分解能より小さく、好ましくは約1.2μm〜1.4μmであり、更に好ましくは約1.3μmである。一方、スリット露光部74の中心部の穴74bのサイズは各スリット74aの幅より大きく、好ましくは光源の分解能より大きい。図３８に示されているように、絶縁膜77eの露光時、スリット露光部74の中心部の穴74bが、ドレイン電極77hを覆う絶縁膜77eの領域78の上方に配置される。スリット露光部74では光源から出射された光R1が回折されるので、穴74bと対向する絶縁膜77eの領域78が第１光量でほぼ一様に露光され、スリット74aと対向する領域79が第２光量（好ましくは第１光量の半分程度）でほぼ一様に露光される。従って、穴74bと対向する絶縁膜77eの領域78ではほぼ全ての部分が感光し、スリット74aと対向する絶縁膜77eの領域79では一部（好ましくは半分程度の厚みの部分）が感光する（図３８に示されている絶縁膜77e内の斜線部78、79参照）。
【００５５】
光吸収−透過部76は光遮断膜72bとは異なる膜で覆われた部分であり、好ましくは酸化クロム薄膜又は窒化クロム薄膜を含む。光吸収−透過部76は特に、光源からマスク70の上面に照射された光R1の一部を透過させ、残りを反射し、又は吸収する。光源から出射される光R1の波長が約193nm〜436nmである場合、光吸収−透過部76は好ましくは、その光R1の約20％〜70％を透過する。ここで、光吸収−透過部76の透過率は光吸収−透過部76の厚みで調節可能である。図３８に示されているように、絶縁膜77eの露光時、光吸収−透過部76は、ストレージ電極77bを覆う絶縁膜77eの領域80の上方に配置される。光源からの光R1は光吸収−透過部76の透過で弱められるので、光吸収−透過部76と対向する絶縁膜77eの領域80は第３光量（第１光量より小さく、第２光量より大きい）で一様に露光される。従って、絶縁膜60のその領域80では、感光せずに残留する部分が、スリット74aと対向する絶縁膜77eの領域79に残留する部分より薄く、好ましくは、絶縁膜77eの下に配置された誘電パターン77dと実質的に同じ厚みである（図３８に示されている絶縁膜77e内の斜線部80参照）。ここで、光吸収−透過部76から出射される光の輝度は、図１、２に示されている第２露光部16を通過した光の輝度より均一度が高い。従って、光吸収−透過部76と対向する絶縁膜77eの領域80では感光部分の厚みが更に均一化される。それ故、絶縁膜77eを現像した後にその領域80に残留する部分を、アッシングによって誘電パターン77dの上から完全に除去できる。
【００５６】
図３７、３８に示されている上記のマスク70は好ましくは、以下のようなＴＦＴパネルの製造工程で利用される（図４０〜４６参照）。ここで、図４０〜４６に示されている構成要素及び工程のうち、図７〜１５に示されている構成要素及び工程と同様なものについては、図７〜１５についての説明を援用する。
【００５７】
第四の工程では、図３７、３８に示されているマスク70を用い、図４０に示されている、第一〜第三の工程を経た絶縁膜F3を以下の順でパターニングする。まず、図４２に示されているように、絶縁膜F3が形成された基板600の上方にマスク70が配置される。特にマスク70の位置が精密に調整され、スリット露光部74が、第２誘電膜F2と絶縁膜F3とで覆われたドレイン電極E3の上方に配置され、光吸収−透過部76が、第１誘電膜F1、第２誘電膜F2、及び絶縁膜F3で覆われたストレージ電極SEPの上方に配置される。次に、図４３に示されているように、絶縁膜F3がマスク70のスリット露光部74及び光吸収−透過部76を通過した光R2に曝されて各露光部分が感光する。スリット露光部74の中心部の穴74bと対向する絶縁膜F3の第１領域78は第１光量で露光されるので、その全体が感光し、スリット74aと対向する絶縁膜F3の第２領域79は第２光量で露光されるので、第１領域78より薄い（好ましくは第１領域78の半分程度の厚さの）部分が感光する（図４３に示されている絶縁パターンIP1内の斜線部78、79参照）。光吸収−透過部76と対向する絶縁膜F3の第３領域80は第３光量で露光されるので、第１領域78よりは薄く、第２領域79よりは厚い部分が感光する（図４３に示されている絶縁パターンIP1内の斜線部80参照）。
【００５８】
図４３に示されている露光工程により感光された絶縁膜IP1の各部分を現像工程で除去
する。それにより、図４４に示されている通り、第２誘電膜F2の上に絶縁パターンIP1が形成される。絶縁パターンIP1には特に、第１開口部FO及び第２開口部SOが形成される。第２開口部SOの内側の絶縁パターンIP1には薄い残留膜Lが形成されている。好ましくはその残留膜Lの厚みが第２誘電膜F2の厚みと実質的に等しい。その残留膜Lが、ストレージ電極SEPの上方を覆っている第２誘電膜F2の部分を、意図しないエッチングから保護する。
【００５９】
図４５に示されている第五の工程は、図１４に示されている工程と同様に、図４４に示されている絶縁パターンIP1と第２誘電膜F2とを次のようにパターニングして誘電パターンSDPを形成する。まず、第１開口部FOの内側からは第２誘電膜F2の露出部分がドライエッチング又はウェットエッチングで除去され、誘電パターンSDPに開口部T1が形成され、そこからドレイン電極E3の一部が露出する。一方、第２開口部S0の内側では、絶縁パターンIP1の残留膜L（図４４参照）が、ストレージ電極SEPの上方を覆っている誘電パターンSDPの部分をエッチングから保護する。次に、アッシングにより、第２開口部S0の内側から絶縁パターンIP1の残留膜Lを除去し、ストレージ電極SEPの上方を覆っている誘電パターンSDPの部分を露出させる。
【００６０】
図４６に示されている第六の工程では、図１５に示されている工程と同様に、図４５に示されている絶縁パターンIP1の上に透明な画素電極を形成する。尚、その工程の詳細に
ついては、図１５に示されている工程の説明を援用する。
【００６１】
以上、本発明の実施例について詳細に説明した。しかし、本発明の技術的範囲はそれらの実施例には限定されない。実際、当業者であれば、本発明の思想と精神とから離れることなく、本発明の上記の実施例を修正し、または変更できるだろう。従って、それらの修正や変更も当然に、本発明の技術的範囲に属すると解されるべきである。
【符号の説明】
【００６２】
10 マスク
12 マスク本体
14 第１露光部
14a 第１光透過部
14b 第２光透過部
16 第２露光部
16a 第３光透過部
20 ストレージ電極
40 ドレイン電極
50 誘電膜
60 絶縁膜
100 薄膜トランジスタパネル
110 基板
120 ストレージ電極
122 モリブデンパターン
124 アルミニウムパターン
125 信号出力ユニット
130 誘電膜
140 ドレイン電極
150 誘電パターン
160 絶縁パターン
170 画素電極
【技術分野】
【０００１】
本発明は、表示装置及びマスクに関する。
【背景技術】
【０００２】
表示装置（画像信号を画像に変換する装置）としては液晶表示装置が代表的である。液晶表示装置は液晶表示パネル及びバックライトアセンブリを含む。液晶表示パネルは、互いに対向している薄膜トランジスタパネルとカラーフィルタパネル、及びそれら二枚のパネルの間に挟まれた液晶層を含む。バックライトアセンブリが液晶表示パネルを照らすとき、液晶表示パネルでは薄膜トランジスタパネルとカラーフィルタパネルとの間の電圧が画素またはサブピクセル（以下、画素等と略す）ごとに制御される。それにより、液晶層に含まれている液晶分子の配向方向が調節され、各画素等の透過率が変化する。その結果、液晶表示パネルに所定の画像が表示される。
【０００３】
薄膜トランジスタパネルは、ゲートライン、データライン、ドレイン電極、半導体パターン、画素電極、及びストレージ電極を含む。ゲートラインは画素マトリクスの各行に一つずつ設けられ、データラインは画素マトリクスの各列に一つずつ設けられている。ドレイン電極は各画素等に一つずつ形成されている。半導体パターンはデータラインとドレイン電極との各下地に含まれている。各画素等では、ゲートラインの一部（ゲート電極）、半導体パターンの一部（チャンネルパターン）、データラインの一部（ソース電極）、及びドレイン電極が薄膜トランジスタを構成している。更に、画素電極がドレイン電極に連結されている。ゲートラインを伝わるタイミング信号に応じて薄膜トランジスタがターンオンするとき、データラインを伝わるデータ信号が薄膜トランジスタを通じて画素電極に対して印加される。そのとき、液晶層では画素電極の電圧（以下、画素電圧という）に応じて液晶分子の配向方向が変化する。ストレージ電極は各画素等に一つずつ形成され、ドレイン電極の一部と対向してストレージキャパシタを構成している。ここで、ストレージ電極とドレイン電極との間隔が比較的狭いので、ストレージキャパシタの容量は大きい。従って、ストレージキャパシタは一フレームの間、画素電圧を安定に維持できる。
【０００４】
薄膜トランジスタパネルの従来の製造方法の中には、データラインとドレイン電極とを半導体パターンと共に、同じ一枚のマスクを用いて次のようにパターニングする方法が知られている（例えば特許文献１参照）。まず、（ゲートラインとストレージ電極とが既にパターニングされている）基板の上に、ゲート絶縁膜、半導体膜、及び金属膜を順番に積層する。次に、ハーフトーン露光用マスクを用いて金属膜の上にフォトレジストパターンを形成する。特に、ソース電極とドレイン電極との隙間になるべき領域では、フォトレジストパターンを十分に薄くする。続いて、フォトレジストパターンをマスクとして利用して金属膜と半導体膜とを同時にエッチングでパターニングし、（ソース電極とドレイン電極との間の分離を除いて）データラインとドレイン電極とを形成する。更に、アッシングによりフォトレジストパターンの上記の薄い部分を除去し、その下地の金属膜を露出させる。その後、残りのフォトレジストパターンを再びマスクとして利用して金属膜の露出部分をエッチングで除去し、ソース電極とドレイン電極とを分離する。こうして、この従来の製造方法は必要なマスクの枚数を、ゲートラインとストレージ電極とのパターニングで使用される一枚、及び画素電極の下地にコンタクトホールを形成するときに使用される一枚と合わせて三枚に（画素電極をエッチングでパターニングする場合はそれに使用される一枚も合わせて四枚に）抑えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開2003−207804号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の半導体パターンは好ましくはアモルファスシリコンから成り、特に、高濃度のイオンがドーピングされた部分を含む。一方、上記のような薄膜トランジスタパネルの従来の製造方法では、半導体パターンがドレイン電極の下地に必ず残留している。従って、ストレージ電極と、半導体パターンのその残留部分との間に、比較的大きな寄生キャパシタンスが形成される。この寄生キャパシタンスが、画素電圧の更なる安定化を阻み、液晶表示パネルから残像やフリッカを更に削減することを阻むので、液晶表示パネルの更なる高画質化が困難である。
【０００７】
本発明の目的は、製造工程で利用されるマスクの枚数を増やすことなく、ストレージキャパシタの二つの電極の間から半導体パターンを除去することにより、更なる高画質化を可能にする表示装置、及びその表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による表示装置は、
基板の上に形成されているストレージ電極、
前記ストレージ電極上に形成された第１誘電膜、
前記第１誘電膜の上に配置されるドレイン電極、
前記第１誘電膜上に形成され、前記ドレイン電極の一部を露出させている第１コンタクトホールを有する第２誘電膜、
前記第２誘電膜上に形成され、前記第１コンタクトホールに対応する第２コンタクトホール、及び前記第２誘電膜のうちストレージ電極の上部に位置する部分を露出させる第３コンタクトホールを有する絶縁層、並びに、
前記ドレイン電極と電気的に連結され、前記ストレージ電極の上部の前記第３コンタクトホールに位置して前記ストレージ電極と向かい合っているストレージ電極部を含む画素電極を含み、
前記ストレージ電極、前記第１誘電膜、前記第２誘電膜及び前記画素電極の前記ストレージ電極部は互いに重なってストレージキャパシタを構成する。
【０００９】
本発明による表示装置は、
基板と第１誘電膜との間に形成されているストレージ電極、
前記第１誘電膜上に配置されるドレイン電極、
前記第１誘電膜上に形成され、前記ドレイン電極の一部を露出させている第１コンタクトホールを有し、前記ストレージ電極の上方に位置する表面積増加部を含む第２誘電膜、
前記第２誘電膜上に形成され、前記第１コンタクトホールに対応する第２コンタクトホール、及び前記表面積増加部の一部を露出させる第３コンタクトホールを有する絶縁層、
並びに、
前記ドレイン電極と電気的に連結され、前記ストレージ電極の上部の前記表面積増加部の上部に位置して前記ストレージ電極と向かい合っているストレージ電極部を含む画素電極を含み、
前記ストレージ電極、前記第１誘電膜、前記第２誘電膜及び前記画素電極の前記ストレージ電極部は、互いに重なってストレージキャパシタを構成する。
【００１０】
本発明によるマスクは、信号出力ユニットとストレージ電極を覆う絶縁層をパターニングするためのマスクであって、
前記信号出力ユニットのドレイン電極を覆っている前記絶縁層の第１部分を第１光量で露光する第１光透過部と、前記第１部分の周辺を囲んでいる前記絶縁層の第２部分を前記第１光量より小さい第２光量で露光する第２光透過部とを含む第１露光部、及び
前記ストレージ電極を覆っている前記絶縁層の第３部分を、前記第１光量よりは小さく、一方、前記第２光量よりは大きい第３光量で露光する第３光透過部、を含む第２露光部、を有する。
【００１１】
本発明の他の観点によるマスクは、
信号出力ユニットとストレージ電極を覆う絶縁層をパターニングするためのマスクであって、
複数のスリットを含み、前記信号出力ユニットのドレイン電極を覆っている前記絶縁層の領域を露光するスリット露光部、及び
前記ストレージ電極を覆っている前記絶縁層の領域を均一に露光して一定の厚みまで感光させる光吸収−透過部を有する。
【発明の効果】
【００１２】
本発明による上記の液晶表示装置では、ストレージ電極が、ドレイン電極の一部ではなく、画素電極の一部と共にストレージキャパシタを構成している。従って、同じ一枚のマスクを利用して半導体パターンをドレイン電極と同時にパターニングしても、従来の装置とは異なり、ストレージキャパシタの二つの電極間（すなわち、ストレージ電極と画素電極の一部との間）には半導体パターンが含まれていない。それ故、画素電圧が更に安定化するので、液晶表示パネルから残像やフリッカが更に削減される。こうして、本発明による液晶表示装置は、製造工程で利用されるマスクの枚数を増やすことなく、更なる高画質化を可能にする。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例によるマスクの平面図
【図２】図１に示されているマスクを用いた基板の露光工程を示す断面図
【図３】本発明の実施例による薄膜トランジスタパネルの断面図
【図４】図３に示されている二点鎖線部Aの拡大図
【図５】本発明の実施例による信号出力ユニットの構成を示す模式図
【図６】図３に示されている二点鎖線部Bの拡大図
【図７】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第一の工程で得られる基板の平面図
【図８】図７に示されている直線IIX−IIXに沿った断面図
【図９】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第二の工程で得られる基板の平面図
【図１０】図９に示されている折線X−Xに沿った断面図
【図１１】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第三の工程で得られる基板の断面図
【図１２】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程を示す断面図
【図１３】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程で得られる基板の断面図
【図１４】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第五の工程で得られる基板の断面図
【図１５】本発明の実施例による薄膜トランジスタパネルの製造方法に含まれる第六の工程で得られる基板の断面図
【図１６】本発明の別の実施例による薄膜トランジスタパネルの断面図
【図１７】本発明の別の実施例による信号出力ユニットの構成を示す模式図
【図１８】図１６に示されている二点鎖線部Cの拡大図
【図１９】本発明の別の実施例による表面積増加部の一例を示す平面図
【図２０】本発明の別の実施例による表面積増加部の他の例を示す平面図
【図２１】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第一の工程で得られる基板の平面図
【図２２】図２１に示されている直線22−22に沿った断面図
【図２３】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第二の工程で得られる基板の平面図
【図２４】図２３に示されている折線24−24に沿った断面の展開図
【図２５】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程を示す断面図
【図２６】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程で得られる基板の断面図
【図２７】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第五の工程で得られる基板の断面図
【図２８】本発明の別の実施例による薄膜トランジスタパネルの製造方法に含まれる第六の工程で得られる基板の断面図
【図２９】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第一の工程で得られる基板の平面図
【図３０】図２９に示されている直線30−30に沿った断面図
【図３１】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第二の工程で得られる基板の平面図
【図３２】図３１に示されている折線32−32に沿った断面の展開図
【図３３】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程を示す断面図
【図３４】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程で得られる基板の断面図
【図３５】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第五の工程で得られる基板の断面図
【図３６】本発明の他の実施例による薄膜トランジスタパネルの製造方法に含まれる第六の工程で得られる基板の断面図
【図３７】本発明の別の実施例によるマスクの平面図
【図３８】図３７に示されているマスクを用いた基板の露光工程を示す断面図
【図３９】図３７に示されている二点鎖線部Dの拡大図
【図４０】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第一の工程で得られる基板の断面図
【図４１】本発明の更に別の実施例による薄膜トランジスタの回路図
【図４２】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程でのマスクと基板との位置関係を示す断面図
【図４３】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程を示す断面図
【図４４】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第四の工程で得られる基板の断面図
【図４５】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第五の工程で得られる基板の断面図
【図４６】本発明の更に別の実施例による薄膜トランジスタパネルの製造方法に含まれる第六の工程で得られる基板の断面図
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら、本発明の好ましい実施例を詳細に説明する。
【００１５】
図１に示されている本発明の実施例によるマスク10は、表示装置に搭載される薄膜トランジスタ（ＴＦＴ）パネル100の製造で使用される。このマスク10は特に、図２に示されているように、ＴＦＴパネル100の基板110に形成された信号出力ユニットの出力端（すなわち、ＴＦＴのドレイン電極）40とストレージ電極20とを覆う絶縁膜60（フォトレジストフィルム）のパターニングで使用される。
【００１６】
図１に示されている通り、マスク10は好ましくは、マスク本体（すなわち基板）12、第１露光部14、及び第２露光部16を含む。図２に示されているように、絶縁膜60の露光時にはマスク10の上面が、その上方に配置された光源から第１光量の光R1を受ける。マスク本体12はその光R1を吸収する。第１露光部14及び第２露光部16のそれぞれには、マスク本体12に形成された貫通穴があり、上記の光源から出射された光R1が通過する。
【００１７】
図２に示されているように、第１露光部14の貫通穴は第１光透過部14a及び第２光透過部14bを含む。第１光透過部14aの平面形状は、好ましくは四角形である（図１参照）。第２光透過部14bは第１光透過部14aの周辺に形成され、好ましくは閉じたループ状（更に好ましくは、第１光透過部14aの周と同様な矩形ループ状）のスリットであり、そのループの中心が第１光透過部14aの中心に一致している（図１、２参照）。第２光透過部14bに含まれているスリットの幅と間隔とは光源の分解能より小さく、好ましくは約1.2μm〜1.4μmであり、更に好ましくは約1.3μmである。一方、第１光透過部14aのサイズは第２光透過部14bのスリットの幅より大きく、好ましくは光源の分解能より大きい。図２に示されているように、絶縁膜60の露光時、第１露光部14が、ドレイン電極40を覆う絶縁膜60の領域61の上方に配置される。第２光透過部14bでは光源から出射された光R1が回折されるので、第１光透過部14aと対向する絶縁膜60の領域61が第１光量でほぼ一様に露光され、第２光透過部14bと対向する領域62が、第１光量より小さい第２光量（好ましくは第１光量の半分程度）でほぼ一様に露光される。従って、第１光透過部14aと対向する絶縁膜60の領域61ではほぼ全ての部分が感光し、第２光透過部14bと対向する絶縁膜60の領域では一部（好ましくは半分程度の厚みの部分）が感光する（図２に示されている絶縁膜60内の斜線部61、62参照）。
【００１８】
図２に示されているように、第２露光部16は貫通穴として第３光透過部16aを有する。第３光透過部16aは好ましくは、互いに平行な複数の、帯状のスリットである（図１参照）。第３光透過部16aのスリットの幅と間隔とは光源の分解能より小さく、好ましくは約1.6μm〜約1.8μmであり、更に好ましくは約1.7μmである。図２に示されているように、絶縁膜60の露光時、第２露光部16は、ストレージ電極20を覆う絶縁膜60の領域63の上方に配置される。第３光透過部16aを通過する光R1は回折されるので、第３光透過部16aと対向する絶縁膜60の領域63は第３光量でほぼ一様に露光される。ここで、第３光量は第１光量より小さく、第２光量より大きい。従って、絶縁膜60のその領域63では、感光せずに残留する部分が、第２光透過部14bと対向する絶縁膜60の領域62に残留する部分より薄く、好ましくは、絶縁膜60の下に配置された誘電パターン50と実質的に同じ厚みである（図２に示されている絶縁膜60内の斜線部63参照）。
【００１９】
上記のマスク10を用いて製造された、本発明の実施例によるＴＦＴパネル100の（画素マトリクスの列方向に沿った）断面を図３に示す。図３に示されているように、ＴＦＴパネル100は、基板110、ストレージ電極120、第１誘電膜130、信号出力ユニット（図３には示されていない）、誘電パターン150、絶縁パターン160、及び画素電極170を含む。尚、図３には信号出力ユニットの出力端140が示されている。
【００２０】
基板110は透明基板（好ましくはガラス基板）である。ストレージ電極120は好ましくは、基板110の上に形成された複数の線状電極であり、それぞれが画素マトリクスの行方向（以下、第１方向という）に延び、各行のサブピクセルと交差している（図５に示されている破線参照）。ストレージ電極120は一定の電位に維持される。図４に示されているように、ストレージ電極120は好ましくはモリブデンパターン122及びアルミニウムパターン124の積層構造を含む。更に好ましくは、アルミニウムパターン124がモリブデンパターン122の上に配置されている。その他に、ストレージ電極120がアルミニウムパターン又はアルミニウム合金パターンを含んでいても良い。第１誘電膜130は基板110とストレージ電極120とを覆い、ストレージ電極120をその上部の膜（特に画素電極170）から絶縁する。第１誘電膜130は好ましくはシリコン窒化物（SiNX）を含み、更に好ましくは化学気相蒸着（ＣＶＤ）によって形成される。
【００２１】
図５に示されているように、信号出力ユニット125は、ゲートラインGL、データラインDL、チャンネルパターンCP、及び出力端（すなわち、薄膜トランジスタのドレイン電極）140を含む。ゲートラインGLは基板110と第１誘電膜130との間に挟まれた複数の線状電極であり、それぞれが画素マトリクスの各行間を第１方向に延びている。各ゲートラインGLは複数個のゲート電極GEを含む。ゲート電極GEは各サブピクセルに一つずつ設けられ、ゲートラインGLから画素マトリクスの列方向（以下、第２方向という）に突出している。例えば表示装置の解像度が1024×768であり、かつ各画素が行方向に並んだ３個のサブピクセルを含む場合、ゲートラインGLは約768本であり、ゲート電極GEは約1024×3個である。ゲートラインGLは好ましくは、モリブデンパターン及びアルミニウムパターンを含む。ゲートラインGL及びストレージ電極120は好ましくは同時に形成される。
【００２２】
データラインDLは第１誘電膜130の上に形成された複数の線状電極であり、それぞれが画素マトリクスの各列間を第２方向に延びている（図５参照）。各データラインDLは複数個のソース電極SEを含む。ソース電極SEは各サブピクセルに一つずつ設けられ、データラインDLから第１方向に突出している。例えば表示装置の解像度が1024×768であり、かつ各画素が行方向に並んだ３個のサブピクセルを含む場合、データラインDLは約1024×3本であり、ソース電極SEは約768個である。データラインDLは、好ましくは、第１モリブデンパターン、アルミニウムパターン、及び第２モリブデンパターンを含む。更に好ましくは、第１モリブデンパターンの上にアルミニウムパターンが形成され、アルミニウムパターンの上に第２モリブデンパターンが形成されている。
【００２３】
チャンネルパターンCPは半導体のパターンであり、特にゲート電極GEを覆う第１誘電膜130の各領域の上に配置されている。チャンネルパターンCPは好ましくは後述のようにデータラインDL及び信号出力ユニットの出力端（ドレイン電極）140と同時にパターニングされるので、チャンネルパターンCPはデータラインDL及びドレイン電極140の各下地にも配置されている（図３に示されている二点鎖線部B、及び図６参照）。チャンネルパターンCPは好ましくは、アモルファスシリコンパターンCP1、及びその上に配置された高濃度イオンドーピングアモルファスシリコンパターンCP2を含む。チャンネルパターンCPの一部の上にはソース電極SEが重なって電気的に連結されている。
【００２４】
ドレイン電極140は各サブピクセルに一つずつ、第１誘電膜130の上に形成されている（図３参照）。ドレイン電極140の一部はチャンネルパターンCPの上に重なって電気的に連結されている（図６参照）。図６に示されているように、ドレイン電極140は好ましくは、第１モリブデンパターンMP1、アルミニウムパターンAP、及び第２モリブデンパターンMP2を含む。更に好ましくは、第１モリブデンパターンMP1の上にアルミニウムパターンAPが形成され、アルミニウムパターンAPの上に第２モリブデンパターンMP2が形成されている。
【００２５】
ゲート電極GE、それを覆う第１誘電膜130の部分、チャンネルパターンCP、ソース電極SE、及びドレイン電極140がＴＦＴ（特にＭＯＳＦＥＴ）を構成している（図５参照）。ゲートラインGLに対して外部からタイミング信号が印加されたとき、ゲート電極GEの電圧が変動し、ゲート電極GEを覆うチャンネルパターンCPの部分にチャンネルが形成される。すなわち、上記のＴＦＴがターンオンする。そのとき、データラインDLに対して外部から印加されたデータ信号が、チャンネルパターンCPに形成されたチャンネルを通してドレイン電極140に伝達される。
【００２６】
図３に示されているように、誘電パターン150が第１誘電膜130を覆い、更に絶縁パターン160が誘電パターン150を覆っている。それにより、信号出力ユニットが外部から絶縁されている。誘電パターン150は好ましくはシリコン窒化物を含み、その厚みが好ましくは約0.2μm〜0.6μmであり、更に好ましくは0.5μmである。ドレイン電極140を覆う誘電パターン150の部分には開口部152が形成され、その上を覆う絶縁パターン160の部分には第１開口部162aと第２開口部162bとが形成され、併せて第１コンタクトホールを構成している。第１コンタクトホールからはドレイン電極140の一部が露出している。好ましくは、絶縁パターン160の第１開口部162aのサイズA1は第２開口部162bのサイズA2より小さい。第１開口部162aの高さH1は好ましくは絶縁膜ILの最大厚と実質的に等しく、第２開口部162bの高さH2は好ましくは絶縁パターン160の最大厚H1の半分程度である。例えば、絶縁パターン160の最大厚H1（すなわち、第１開口部162aの高さ）が約1.7μm〜3.0μmである場合、第２開口部162bの高さH2は約1.35μm〜1.5μmである。一方、ストレージ電極120の領域を覆う絶縁パターン160の部分には第３開口部164が形成され、第２コンタクトホールを構成している。第２コンタクトホール164からは、ストレージ電極120の上方を覆う誘電パターン150の部分が露出している。
【００２７】
画素電極170は各サブピクセルに一つずつ設けられ、各サブピクセルのほぼ全体を覆っている（図５参照）。画素電極170は特に、第１コンタクトホール152、162a、162bの内側と第２コンタクトホール164の内側とを覆っている（図３参照）。画素電極170は好ましくは透明な導電性物質から成り、更に好ましくは、酸化亜鉛インジウム（ＩＺＯ）、酸化スズインジウム（ＩＴＯ）、または、アモルファス酸化スズインジウム（ａ−ＩＴＯ）を含む。画素電極170の一部は第１コンタクトホール152、162a、162bを通じてドレイン電極140に電気的に連結されている。図５に示されているＴＦＴがターンオンするとき、データラインDLからチャンネルパターンCPを通してドレイン電極140に伝達されたデータ信号が、第１コンタクトホール152、162a、162bを通じて画素電極170に伝達される。
【００２８】
画素電極170の別の一部172は第２コンタクトホール164の内部で、誘電パターン150と第１誘電膜130とを隔ててストレージ電極120と向かい合っている（図３参照）。ここで、第２コンタクトホール164はストレージ電極120より広くても狭くても良い。以下、ストレージ電極120と向かい合っている画素電極170の部分172をストレージ電極部という。ストレージ電極部172とストレージ電極120との間の静電容量がストレージキャパシタとして利用される。図５に示されているＴＦＴがターンオンするとき、データラインDLから画素電極170に対して印加されるデータ信号により、ストレージキャパシタが充電される。ここで、第２コンタクトホール164の内側ではストレージ電極120とストレージ電極部172との間隔が狭いので、ストレージキャパシタの容量は十分に大きい。従って、上記のＴＦＴがターンオフした後も、ストレージキャパシタは一フレームの間、画素電極170の電圧（画素電圧）を安定に維持する。
【００２９】
図３に示されているＴＦＴパネル100は好ましくは、以下の工程で形成される。
【００３０】
最初の工程では、ゲートラインGLとストレージ電極120とを基板110の上に、以下の順でパターニングする（図７、８参照）。まず、透明な基板（好ましくはガラス基板）200の全面に金属層（図示せず）が形成される。その金属層は好ましくは、モリブデン薄膜及びその上に積層されたアルミニウム薄膜を含む。次に、その金属層の上にフォトレジストが重ねられ、フォトリソグラフィによってパターニングされる。それにより得られたフォトレジストパターンをマスクとして利用し、金属層をエッチングによってパターニングする。その結果、基板200にはストレージ電極SCがゲートラインGLと共に形成される。ストレージ電極SCとゲートラインGLとは、第１方向では平行に延び、第２方向では交互に配置されている。各ゲートラインGLにはゲート電極GEが形成され、各ストレージ電極SCには拡張部EPが形成される。これらの拡張部EPが一つずつ各画素電極170（図３参照）と対向し、各ストレージキャパシタの容量を増加させる。
【００３１】
第二の工程では、データラインDL、ドレイン電極140、及びチャンネルパターンCPを基板110の上に、以下の順で形成する（図９、１０参照）。
【００３２】
まず、第１誘電膜FDが基板200の全面に形成される（図１０参照）。第１誘電膜FDは好ましくはスピンコーティングまたはスリットコーティングによって形成される。第１誘電膜FDの上には半導体膜が形成される。半導体膜は好ましくは、アモルファスシリコン薄膜及び高濃度イオンドーピングアモルファスシリコン薄膜を含む。更に好ましくは、高濃度イオンドーピングアモルファスシリコン薄膜がアモルファスシリコン薄膜の上に形成される。高濃度イオンドーピングアモルファスシリコン薄膜の上にはソース／ドレイン金属層（図示せず）が形成される。ソース／ドレイン金属層は好ましくは、第１モリブデン薄膜、アルミニウム薄膜、及び第２モリブデン薄膜を含む。更に好ましくは、アルミニウム薄膜が第１モリブデン薄膜の上に形成され、第２モリブデン薄膜がアルミニウム薄膜の上に形成される。
【００３３】
次に、ソース／ドレイン金属層の上にフォトレジスト薄膜が形成され、好ましくはハーフトーン露光を採用したフォトリソグラフィによってパターニングされる。それにより得られたフォトレジストパターンのうち、特に、ソース電極とドレイン電極との隙間になるべき領域を覆う部分が十分に薄く形成される。そのようなフォトレジストパターンをマスクとして利用し、半導体膜とソース／ドレイン金属層とを同時にエッチングによってパターニングし、データラインDLを形成する（図９参照）。各データラインDLには突出部SE／DEが形成される。突出部SE／DEはデータラインDLからゲート電極GEの上方を越えて第１方向に延びている。好ましくはアッシングにより上記のフォトレジストパターンの薄い部分を除去してその下地の突出部SE／DEを露出させる。その後、残りのフォトレジストパターンをマスクとして利用し、突出部SE／DEの露出部分とその下地の高濃度イオンドーピングアモルファスシリコン薄膜CP2（図６参照）とをエッチングにより除去する。こうして、ソース電極SEとドレイン電極DEとが分離され、それらの間からチャンネルパターンCPの一部（特にアモルファスシリコン薄膜CP1（図６参照））が露出する。チャンネルパターンCPのその露出部分からは高濃度イオンドーピングアモルファスシリコン薄膜CP2（図９参照）が除去されているので、ソース電極SE及びドレイン電極DEが電気的にも分離される。
【００３４】
第三の工程では、第２誘電膜及び絶縁膜を以下の順で形成する（図１１参照）。まず、第１誘電膜FDの上に第２誘電膜SDが形成される。第２誘電膜SDは好ましくはシリコン窒化物を含む。第２誘電膜SDは特にドレイン電極DEを覆う。次に、第２誘電膜SDの上に絶縁膜ILが形成される。絶縁膜ILは特に感光物質を含む。
【００３５】
第四の工程では、図１、２に示されているマスク10を用い、絶縁膜ILを以下の順でパターニングする（図１２、１３参照）。まず、図１２に示されているように、絶縁膜ILが形成された基板200の上方にマスク10が配置される。特にマスク10の位置が精密に調節され、第１露光部14がドレイン電極DEの上方に配置され、第２露光部16がストレージ電極SCの上方に配置される。次に、絶縁膜ILがマスク10の第１露光部14及び第２露光部16を通過した光に曝されて各露光部分が感光する。第１光透過部14aに対向する絶縁膜ILの第１部分IL1は第１光量で露光されるので、その全体が感光する。第２光透過部14bに対向する絶縁膜ILの第２部分IL2は第２光量で露光されるので、第１部分IL1より薄い（好ましくは第１部分IL1の半分程度の厚さの）部分が感光する。第３光透過部16aに対向する絶縁膜ILの第３部分IL3は第３光量で露光されるので、第１部分IL1よりは薄く、第２部分IL2よりは厚い部分が感光する。
【００３６】
図１２に示されている露光工程により感光された絶縁膜ILの各部分を現像工程で除去する。それにより、図１３に示されているように、第２誘電膜SDの上に絶縁パターンIPが形成される。絶縁パターンIPでは、第１部分IL1のほぼ全体が除去されて第１開口部FCが形成され、第２部分IL2がほぼ半分の厚みまで除去されて第２開口部SC1が形成される。更に、第３部分IL3が一部Lを薄く残して除去され、第３開口部TCが形成される。第２開口部SC1は第１開口部FCより広い。第１開口部FCの高さH1は絶縁膜ILの最大厚と実質的に等しく、第２開口部SC1の高さH2は絶縁膜ILの最大厚H1の半分程度である。第３開口部TCの内側に残留している絶縁膜ILの一部Lの厚みTは好ましくは第２誘電膜SDの厚みと実質的に等しい。その残留部分Lが、ストレージ電極SCの上方を覆っている第２誘電膜SDの部分を、意図しないエッチングから保護する。それにより、ストレージキャパシタの容量を更に正確に制御できるので、フリッカや残像等の画質不良を更に低減できる。尚、第３開口部TCの周辺に、第４開口部FC1を更に形成しても良い（図１３に示されている破線部参照）。第４開口部FC1は第３開口部TCより広く、その高さが絶縁膜ILの最大厚より小さい。
【００３７】
第五の工程では、図１３に示されている絶縁パターンIPと第２誘電膜SDとを以下の順でパターニングし、図１４に示されている誘電パターンDPを形成する。まず、絶縁パターンIP及び第２誘電膜SDに対してドライエッチング又はウェットエッチングを行う。そのとき、絶縁パターンIPの第１開口部FCの内側から第２誘電膜SDの露出部分が除去される。それにより、誘電パターンDPに開口部CT1が形成される（図１４参照）。絶縁パターンIPの第１開口部FCと第２開口部SC1、及び誘電パターンDPの開口部CT1が第１コンタクトホールを構成する。第１コンタクトホールCT1、FC、SC1からはドレイン電極DEの一部が露出する。一方、第３開口部TCの内側では、絶縁パターンIPの残留部分Lが、ストレージ電極SCの上方を覆っている第２誘電膜SDの部分をエッチングから保護する（図１３参照）。次に、O2プラズマを利用したアッシングにより、第３開口部TCの内側から絶縁パターンIPの残留部分Lを除去し、絶縁パターンIPに第２コンタクトホールCT2を形成する（図１４参照）。第２コンタクトホールCT2からは、ストレージ電極SCの上方を覆っている誘電パターンDPの部分が露出する。尚、第３開口部TCの周辺に上記の第４開口部FC1（図１３参照）を更に形成することで、第２コンタクトホールCT2の内壁が階段状であっても良い（図１４に示されている破線部参照）。その段差は、第１コンタクトホールCT1、FC、SC1の内壁の段差と同様に、コンタクトホールからの光漏れを低減させる。
【００３８】
第六の工程では、図１４に示されている絶縁パターンIPの上に、図１５に示されている画素電極PEを以下の順で形成する。まず、絶縁パターンIPの全面に導電性透明薄膜（図示せず）が形成され、その導電性透明薄膜の上にフォトレジスト薄膜が形成される。次に、フォトレジスト薄膜がパターニングされ、導電性透明薄膜の上にフォトレジストパターンが形成される。続いて、そのフォトレジストパターンをマスクとして利用して導電性透明薄膜をドライエッチング又はウェットエッチングでパターニングし、画素電極PEを形成する（図１５参照）。画素電極PEの一部が第１コンタクトホールCT1、FC、SC1を通じてドレイン電極DEと電気的に連結される。それにより、画素電極PEに対してドレイン電極DEを通じて画素電圧が印加される。更に、画素電極PEの他の一部が第２コンタクトホールCT2を通じて誘電パターンDPに接触し、誘電パターンDPと第１誘電膜FDとを隔ててストレージ電極SCと向かい合う。こうして、画素電極PEのその部分（ストレージ電極部）とストレージ電極SCとが第１誘電膜FD及び誘電パターンDPを挟み、ストレージキャパシタを構成する。
【００３９】
本発明の別の実施例によるＴＦＴパネル300の（特に画素マトリクスの列方向での）断面を図１６に示す。図１６に示されているように、ＴＦＴパネル300は、基板310、ストレージ電極320、第１誘電膜330、信号出力ユニット325（図１７参照）、誘電パターン350、絶縁パターン360、及び画素電極370を含む。尚、図１６には、信号出力ユニットの出力端（すなわち、薄膜トランジスタのドレイン電極）340が示されている。図１６〜１８に示されているＴＦＴパネル300の各構成要素は、ストレージ電極320の上方を覆っている第１誘電膜330、誘電パターン350、及び画素電極370の各部分の形状を除き、図３〜６に示されているＴＦＴパネル100の各構成要素と同様である。従って、それら同様な構成要素の詳細については、図３〜６に示されているＴＦＴパネル100についての説明を援用する。
【００４０】
第２コンタクトホール364は、ストレージ電極320の上方に形成されている（図１６参照）。第２コンタクトホール364の内側では画素電極370が誘電パターン350の露出部分を直に覆っている。図１６に示されているＴＦＴパネル300では図３に示されているＴＦＴパネル100とは異なり、第２コンタクトホール364の内側を覆っている誘電パターン350と画素電極370の部分とに、表面積増加部355が形成されている。表面積増加部355は細かい凹凸であり、好ましくは、図１９に示されている通り、第２コンタクトホール364の内側を覆っている誘電パターン350（及び画素電極370）の表面に形成された複数の窪みのマトリクスである。その他に、表面積増加部355が、誘電パターン350（及び画素電極370）の表面に形成された突起であっても良い。表面積増加部355で、突起と窪みとが交互に連なり、連続した波形状を形成していても良い。表面積増加部355の凹凸の平面形状は、マスク10の第３光透過部16aのスリットの形状で決まる。例えばマスク10の第３光透過部16aのスリットが図１に示されているような複数の帯状である場合、表面積増加部が、図２０に示されているような複数のグルーブ357であり、特に、各グルーブ357が棒形状である。スリットの形状によっては、複数のグルーブを交差させて格子を形成させることもできる。第２コンタクトホール364の内側では、表面積増加部355、357により、誘電パターン350と画素電極370との各表面積が大きい。それにより、ストレージキャパシタの容量が更に大きい。従って、ストレージキャパシタが一フレームの間、画素電圧を更に安定化させる。
【００４１】
図１６に示されているＴＦＴパネル300は好ましくは、図３に示されているＴＦＴパネル100の形成工程（図７〜１５参照）と同様な工程で形成される（図２１〜２８参照）。
【００４２】
最初の工程ではゲートラインGLとストレージ電極SCとを基板200の上にパターニングする（図２１、２２参照）。この工程は図７、８に示されている工程と同様であるので、その詳細については図７、８に示されている工程についての上記の説明を援用する。第二の工程では、データラインDL、ドレイン電極DE、及びチャンネルパターンCPを基板の上にパターニングする（図２３、２４参照）。この工程は図９、１０に示されている工程と同様であるので、その詳細については図９、１０に示されている工程についての上記の説明を援用する。第三の工程では第２誘電膜SD及び絶縁膜ILを形成する（図２５参照）。この工程は図１１に示されている工程と同様であるので、その詳細については図１１に示されている工程についての上記の説明を援用する。
【００４３】
第四の工程では、図１、２に示されているマスクと同様なマスク10を用い、絶縁膜ILをパターニングして絶縁パターンIPを形成する（図２５、２６参照）。尚、ドレイン電極DEを覆っている絶縁膜ILの部分のパターニングは、図１２、１３に示されている工程でのパターニングと同様であるので、その詳細については、図１２、１３に示されている工程についての上記の説明を援用する。
【００４４】
第２露光部16の第３光透過部16aに対向する絶縁膜ILの第３部分IL3は第３光量で露光されるので、第１部分IL1よりは薄く、第２部分IL2よりは厚い部分が感光する。従って、第３開口部TCの内側には、図２６に示されているような絶縁膜ILの薄い部分Lが残る。その残留部分Lの厚みは好ましくは、第２誘電膜SDの厚みと実質的に等しい。その残留部分Lが図１３に示されている残留部分Lと同様に、ストレージ電極SCの上方を覆っている第２誘電膜SDの部分を、第１開口部FCを形成するためのエッチングの間、保護する。更に、図２５に示されているマスク10の第３光透過部16aは、図１に示されているものとはスリットの形状、幅、若しくは間隔、または絶縁膜ILからの距離が異なる。その他に、光源の波長や光量、または露光時間が異なっていても良い。それにより、第３光透過部16aに対向する絶縁膜ILの第３部分IL3では第３光量が、第３光透過部16aのスリットの形状に応じて場所ごとに変化する（図２５に示されている破線R2参照）。その結果、絶縁膜ILの感光部分の厚みが規則的に、かつ比較的大きく変化するので、図２６に示されている第３開口部TCの内側の残留部分Lの上面には、図１３に示されているものとは異なり、凸パターンCCが形成される。凸パターンCCは好ましくは、残留部分Lの上面から隆起した棒形状又は格子形状の凸部である。
【００４５】
第五の工程では、図２６に示されている絶縁パターンIPと第２誘電膜SDとをパターニングし、図２７に示されている誘電パターンDPを形成する。尚、図２７に示されている絶縁パターンIPの第１開口部FCと第２開口部SC1とのパターニング、及び誘電パターンDPの開口部CT1のパターニングは、図１３、１４に示されている工程でのパターニングと同様であるので、その詳細については図１３、１４に示されている工程についての上記の説明を援用する。
【００４６】
絶縁パターンIPの第３開口部TCの内側では、絶縁パターンIPの残留部分Lとその下地の第２誘電膜SDとがドライエッチング又はウェットエッチングでパターニングされる（図２７参照）。ここで、凸パターンCC以外では絶縁パターンIPの残留部分Lが除去され、その下地の第２誘電膜SDの表面が削られる。一方、凸パターンCCでは絶縁パターンIPの残留部分Lが厚く、完全には除去されないので、その下地の第２誘電膜SDの表面が削られない。こうして、ストレージ電極SCの上方を覆っている第２誘電膜SDの表面に、図１９または図２０に示されているような平面形状の複数の窪みまたはグルーブ、すなわち表面積増加部SIが形成される。その後、絶縁パターンIPの凸パターンCCが好ましくはアッシングによって除去される。こうして、絶縁パターンIPの第３開口部TCが第２コンタクトホールとして構成される。尚、図２７とは異なり、第２コンタクトホール（絶縁パターンIPの第３開口部）TCの内壁が第１コンタクトホール（第１開口部FCと第２開口部SC1）の内壁と同様に階段状であっても良い。
【００４７】
第六の工程では、図２７に示されている絶縁パターンIPの上に、図２８に示されている画素電極PEを形成する。この工程は図１５に示されている工程と同様であるので、その詳細については図１５に示されている工程についての上記の説明を援用する。但し、図２８では図１５とは異なり、第２コンタクトホールTCを通じて誘電パターンDPの表面に接触する画素電極PEの部分に、誘電パターンDPの表面と同様な凹凸形状、すなわち表面積増加部SIが形成される。
【００４８】
第２コンタクトホールの内側では、図１６とは異なり、誘電パターンの表面に窪みではなく貫通穴が形成され、更にその下の第１誘電膜の表面に窪みが形成されても良い。そのようなＴＦＴパネルは好ましくは、図２１〜２８に示されている工程に代え、図２９〜３６に示されている工程で製造される。尚、図２９〜３６に示されている構成要素及び工程のうち、図２１〜２８に示されている構成要素及び工程と同様なものについては、図２１〜２８についての説明を援用する。
【００４９】
図３５に示されている第五の工程では、図２７に示されている第五の工程と同様に、図３４に示されている絶縁パターンIPと第２誘電膜SDとをパターニングして第１誘電パターンDP1を形成する。特に、絶縁パターンIPの第３開口部TCの内側では、絶縁パターンIPの残留部分Lとその下地の第２誘電膜SDとがドライエッチング又はウェットエッチングでパターニングされ、第２コンタクトホールが形成される。ここで、図３４に示されている凸パターンCC以外では絶縁パターンIPの残留部分Lとその下地の第２誘電膜SDの一部とが共に除去され、第１誘電膜FDの表面が露出する。一方、凸パターンCCでは絶縁パターンIPの残留部分Lが厚いので、特にその下地の第２誘電膜SDの一部、すなわち第１表面積増加部SI1が残る。こうして、第２誘電膜SDから第１誘電パターンDP1が形成される。
【００５０】
図３５に示されている第五の工程では、図２７に示されている第五の工程とは異なり、絶縁パターンIPの凸パターンCCと第１誘電パターンDP1の第１表面積増加部SI1とをマスクとして利用し、第１誘電パターンDP1の間から露出している第１誘電膜FDの表面をパターニングして第２誘電パターンDP2を形成する。特に、第１表面積増加部SI1の間から露出した第２誘電パターンDP2の表面には、図１９または図２０に示されている平面形状と同様な平面形状の複数の窪みまたはグルーブ、すなわち第２表面積増加部SI2が形成される。その後、第１表面積増加部S11の上に残留している絶縁パターンIP、すなわち凸パターンCC（図３４参照）が好ましくはドライエッチングまたはアッシングによって除去される。
【００５１】
第六の工程では、図３５に示されている絶縁パターンIPの上に、図３６に示されている画素電極PEを形成する。この工程は図２８に示されている工程と同様であるので、その詳細については図２８に示されている工程についての説明を援用する。特に、図３６では図２８と同様に、第２コンタクトホールTCを通じて第２誘電パターンDP2の表面に接触する画素電極PEの部分に、第２誘電パターンDP2の表面と同様な窪み、すなわち表面積増加部SIが形成される。
【００５２】
本発明の上記の実施例による製造方法では、図１、２に示されているマスク10に代え、
図３７、３８に示されているマスク70が用いられても良い。すなわち、このマスク70は、
図３８に示されているように、薄膜トランジスタのドレイン電極77h及びストレージ電極77bのそれぞれの上方での絶縁膜77e（フォトレジストフィルム）のパターニングで使用される。
【００５３】
図３７に示されているように、マスク70は、マスク本体72、スリット露光部74、及び光吸収−透過部76を含む。図３８に示されているように、マスク本体72は更に、光透過基板72a、及びその上に形成された光遮断膜72bを含む。絶縁膜77eの露光時にはマスク70の上面が、その上方に配置された光源（図示せず）から第１光量の光R1を受ける。光遮断膜72bはその光R1を吸収する。一方、スリット露光部74及び光吸収−透過部76は、後述のように、光源から照射された光R1を透過させる。光透過基板72aは透明な基板であり、スリット露光部74及び光吸収−透過部76を透過した光を、マスク70の下面から外部に出射する。
【００５４】
図３９に示されているように、スリット露光部74は複数個のスリット74aを含む。各スリット74aは好ましくは、四角形の閉じたループ形状であり、それらが同じ中心を共有している。その他に、スリット74aが平行に並置された直線形状であっても良い。スリット露光部74の中心部には、好ましくは四角形の穴74bが開いている。各スリット74aは光遮断膜72bの一部をパターニングして形成されている。各スリット74aの幅と間隔とは光源の分解能より小さく、好ましくは約1.2μm〜1.4μmであり、更に好ましくは約1.3μmである。一方、スリット露光部74の中心部の穴74bのサイズは各スリット74aの幅より大きく、好ましくは光源の分解能より大きい。図３８に示されているように、絶縁膜77eの露光時、スリット露光部74の中心部の穴74bが、ドレイン電極77hを覆う絶縁膜77eの領域78の上方に配置される。スリット露光部74では光源から出射された光R1が回折されるので、穴74bと対向する絶縁膜77eの領域78が第１光量でほぼ一様に露光され、スリット74aと対向する領域79が第２光量（好ましくは第１光量の半分程度）でほぼ一様に露光される。従って、穴74bと対向する絶縁膜77eの領域78ではほぼ全ての部分が感光し、スリット74aと対向する絶縁膜77eの領域79では一部（好ましくは半分程度の厚みの部分）が感光する（図３８に示されている絶縁膜77e内の斜線部78、79参照）。
【００５５】
光吸収−透過部76は光遮断膜72bとは異なる膜で覆われた部分であり、好ましくは酸化クロム薄膜又は窒化クロム薄膜を含む。光吸収−透過部76は特に、光源からマスク70の上面に照射された光R1の一部を透過させ、残りを反射し、又は吸収する。光源から出射される光R1の波長が約193nm〜436nmである場合、光吸収−透過部76は好ましくは、その光R1の約20％〜70％を透過する。ここで、光吸収−透過部76の透過率は光吸収−透過部76の厚みで調節可能である。図３８に示されているように、絶縁膜77eの露光時、光吸収−透過部76は、ストレージ電極77bを覆う絶縁膜77eの領域80の上方に配置される。光源からの光R1は光吸収−透過部76の透過で弱められるので、光吸収−透過部76と対向する絶縁膜77eの領域80は第３光量（第１光量より小さく、第２光量より大きい）で一様に露光される。従って、絶縁膜60のその領域80では、感光せずに残留する部分が、スリット74aと対向する絶縁膜77eの領域79に残留する部分より薄く、好ましくは、絶縁膜77eの下に配置された誘電パターン77dと実質的に同じ厚みである（図３８に示されている絶縁膜77e内の斜線部80参照）。ここで、光吸収−透過部76から出射される光の輝度は、図１、２に示されている第２露光部16を通過した光の輝度より均一度が高い。従って、光吸収−透過部76と対向する絶縁膜77eの領域80では感光部分の厚みが更に均一化される。それ故、絶縁膜77eを現像した後にその領域80に残留する部分を、アッシングによって誘電パターン77dの上から完全に除去できる。
【００５６】
図３７、３８に示されている上記のマスク70は好ましくは、以下のようなＴＦＴパネルの製造工程で利用される（図４０〜４６参照）。ここで、図４０〜４６に示されている構成要素及び工程のうち、図７〜１５に示されている構成要素及び工程と同様なものについては、図７〜１５についての説明を援用する。
【００５７】
第四の工程では、図３７、３８に示されているマスク70を用い、図４０に示されている、第一〜第三の工程を経た絶縁膜F3を以下の順でパターニングする。まず、図４２に示されているように、絶縁膜F3が形成された基板600の上方にマスク70が配置される。特にマスク70の位置が精密に調整され、スリット露光部74が、第２誘電膜F2と絶縁膜F3とで覆われたドレイン電極E3の上方に配置され、光吸収−透過部76が、第１誘電膜F1、第２誘電膜F2、及び絶縁膜F3で覆われたストレージ電極SEPの上方に配置される。次に、図４３に示されているように、絶縁膜F3がマスク70のスリット露光部74及び光吸収−透過部76を通過した光R2に曝されて各露光部分が感光する。スリット露光部74の中心部の穴74bと対向する絶縁膜F3の第１領域78は第１光量で露光されるので、その全体が感光し、スリット74aと対向する絶縁膜F3の第２領域79は第２光量で露光されるので、第１領域78より薄い（好ましくは第１領域78の半分程度の厚さの）部分が感光する（図４３に示されている絶縁パターンIP1内の斜線部78、79参照）。光吸収−透過部76と対向する絶縁膜F3の第３領域80は第３光量で露光されるので、第１領域78よりは薄く、第２領域79よりは厚い部分が感光する（図４３に示されている絶縁パターンIP1内の斜線部80参照）。
【００５８】
図４３に示されている露光工程により感光された絶縁膜IP1の各部分を現像工程で除去
する。それにより、図４４に示されている通り、第２誘電膜F2の上に絶縁パターンIP1が形成される。絶縁パターンIP1には特に、第１開口部FO及び第２開口部SOが形成される。第２開口部SOの内側の絶縁パターンIP1には薄い残留膜Lが形成されている。好ましくはその残留膜Lの厚みが第２誘電膜F2の厚みと実質的に等しい。その残留膜Lが、ストレージ電極SEPの上方を覆っている第２誘電膜F2の部分を、意図しないエッチングから保護する。
【００５９】
図４５に示されている第五の工程は、図１４に示されている工程と同様に、図４４に示されている絶縁パターンIP1と第２誘電膜F2とを次のようにパターニングして誘電パターンSDPを形成する。まず、第１開口部FOの内側からは第２誘電膜F2の露出部分がドライエッチング又はウェットエッチングで除去され、誘電パターンSDPに開口部T1が形成され、そこからドレイン電極E3の一部が露出する。一方、第２開口部S0の内側では、絶縁パターンIP1の残留膜L（図４４参照）が、ストレージ電極SEPの上方を覆っている誘電パターンSDPの部分をエッチングから保護する。次に、アッシングにより、第２開口部S0の内側から絶縁パターンIP1の残留膜Lを除去し、ストレージ電極SEPの上方を覆っている誘電パターンSDPの部分を露出させる。
【００６０】
図４６に示されている第六の工程では、図１５に示されている工程と同様に、図４５に示されている絶縁パターンIP1の上に透明な画素電極を形成する。尚、その工程の詳細に
ついては、図１５に示されている工程の説明を援用する。
【００６１】
以上、本発明の実施例について詳細に説明した。しかし、本発明の技術的範囲はそれらの実施例には限定されない。実際、当業者であれば、本発明の思想と精神とから離れることなく、本発明の上記の実施例を修正し、または変更できるだろう。従って、それらの修正や変更も当然に、本発明の技術的範囲に属すると解されるべきである。
【符号の説明】
【００６２】
10 マスク
12 マスク本体
14 第１露光部
14a 第１光透過部
14b 第２光透過部
16 第２露光部
16a 第３光透過部
20 ストレージ電極
40 ドレイン電極
50 誘電膜
60 絶縁膜
100 薄膜トランジスタパネル
110 基板
120 ストレージ電極
122 モリブデンパターン
124 アルミニウムパターン
125 信号出力ユニット
130 誘電膜
140 ドレイン電極
150 誘電パターン
160 絶縁パターン
170 画素電極
【特許請求の範囲】
【請求項１】
基板の上に形成されているストレージ電極、
前記ストレージ電極上に形成された第１誘電膜、
前記第１誘電膜の上に配置されるドレイン電極、
前記第１誘電膜上に形成され、前記ドレイン電極の一部を露出させている第１コンタクトホールを有する第２誘電膜、
前記第２誘電膜上に形成され、前記第１コンタクトホールに対応する第２コンタクトホール、及び前記第２誘電膜のうちストレージ電極の上部に位置する部分を露出させる第３コンタクトホールを有する絶縁層、並びに、
前記ドレイン電極と電気的に連結され、前記ストレージ電極の上部の前記第３コンタクトホールに位置して前記ストレージ電極と向かい合っているストレージ電極部を含む画素電極を含み、
前記ストレージ電極、前記第１誘電膜、前記第２誘電膜及び前記画素電極の前記ストレージ電極部は互いに重なってストレージキャパシタを構成する表示装置。
【請求項２】
前記第１コンタクトホールの内壁が階段状である請求項１に記載の表示装置。
【請求項３】
前記内壁の段差が前記絶縁膜の最大厚の半分と等しい請求項２に記載の表示装置。
【請求項４】
前記第１コンタクトホールの位置は、前記第２コンタクトホールの位置と同じである請求項１から３のいずれか１つに記載の表示装置。
【請求項５】
前記絶縁パターンが有機物及び感光物質を含む請求項１に記載の表示装置。
【請求項６】
前記第３コンタクトホールの幅は前記ストレージ電極の幅より狭い請求項１から５のいずれか１つに記載の表示装置。
【請求項７】
基板と第１誘電膜との間に形成されているストレージ電極、
前記第１誘電膜上に配置されるドレイン電極、
前記第１誘電膜上に形成され、前記ドレイン電極の一部を露出させている第１コンタクトホールを有し、前記ストレージ電極の上方に位置する表面積増加部を含む第２誘電膜、
前記第２誘電膜上に形成され、前記第１コンタクトホールに対応する第２コンタクトホール、及び前記表面積増加部の一部を露出させる第３コンタクトホールを有する絶縁層、
並びに、
前記ドレイン電極と電気的に連結され、前記ストレージ電極の上部の前記表面積増加部の上部に位置して前記ストレージ電極と向かい合っているストレージ電極部を含む画素電極を含み、
前記ストレージ電極、前記第１誘電膜、前記第２誘電膜及び前記画素電極の前記ストレージ電極部は、互いに重なってストレージキャパシタを構成する表示装置。
【請求項８】
前記表面積増加部が、前記誘電パターンの表面の窪みを含む請求項７に記載の表示装置。
【請求項９】
前記表面積増加部は波形状である請求項７に記載の表示装置。
【請求項１０】
前記表面積増加部が、前記誘電パターンの表面で交互に連なる複数のグルーブと複数の突起とを含む凸凹である請求項７に記載の表示装置。
【請求項１１】
前記画素電極が透明電極である請求項７から１０のいずれか１つに記載の表示装置。
【請求項１２】
信号出力ユニットとストレージ電極を覆う絶縁層をパターニングするためのマスクであって、
前記信号出力ユニットのドレイン電極を覆っている前記絶縁層の第１部分を第１光量で露光する第１光透過部と、前記第１部分の周辺を囲んでいる前記絶縁層の第２部分を前記第１光量より小さい第２光量で露光する第２光透過部とを含む第１露光部、及び
前記ストレージ電極を覆っている前記絶縁層の第３部分を、前記第１光量よりは小さく、一方、前記第２光量よりは大きい第３光量で露光する第３光透過部、を含む第２露光部、を有するマスク。
【請求項１３】
前記第２光透過部が、前記第１光透過部と同心の閉ループ形状である請求項１２に記載のマスク。
【請求項１４】
前記第３光透過部が、所定の間隔に連なる複数の帯形状である請求項１２に記載のマスク。
【請求項１５】
信号出力ユニットとストレージ電極を覆う絶縁層をパターニングするためのマスクであって、
複数のスリットを含み、前記信号出力ユニットのドレイン電極を覆っている前記絶縁層の領域を露光するスリット露光部、及び
前記ストレージ電極を覆っている前記絶縁層の領域を均一に露光して一定の厚みまで感光させる光吸収−透過部を有するマスク。
【請求項１６】
前記スリットが閉ループ形状である請求項１５に記載のマスク。
【請求項１７】
波長１９３ｎｍ〜４３６ｎｍの光に対して、前記光吸収−反射部の透過率が２０％〜７０％である。請求項１６に記載のマスク。
【請求項１】
基板の上に形成されているストレージ電極、
前記ストレージ電極上に形成された第１誘電膜、
前記第１誘電膜の上に配置されるドレイン電極、
前記第１誘電膜上に形成され、前記ドレイン電極の一部を露出させている第１コンタクトホールを有する第２誘電膜、
前記第２誘電膜上に形成され、前記第１コンタクトホールに対応する第２コンタクトホール、及び前記第２誘電膜のうちストレージ電極の上部に位置する部分を露出させる第３コンタクトホールを有する絶縁層、並びに、
前記ドレイン電極と電気的に連結され、前記ストレージ電極の上部の前記第３コンタクトホールに位置して前記ストレージ電極と向かい合っているストレージ電極部を含む画素電極を含み、
前記ストレージ電極、前記第１誘電膜、前記第２誘電膜及び前記画素電極の前記ストレージ電極部は互いに重なってストレージキャパシタを構成する表示装置。
【請求項２】
前記第１コンタクトホールの内壁が階段状である請求項１に記載の表示装置。
【請求項３】
前記内壁の段差が前記絶縁膜の最大厚の半分と等しい請求項２に記載の表示装置。
【請求項４】
前記第１コンタクトホールの位置は、前記第２コンタクトホールの位置と同じである請求項１から３のいずれか１つに記載の表示装置。
【請求項５】
前記絶縁パターンが有機物及び感光物質を含む請求項１に記載の表示装置。
【請求項６】
前記第３コンタクトホールの幅は前記ストレージ電極の幅より狭い請求項１から５のいずれか１つに記載の表示装置。
【請求項７】
基板と第１誘電膜との間に形成されているストレージ電極、
前記第１誘電膜上に配置されるドレイン電極、
前記第１誘電膜上に形成され、前記ドレイン電極の一部を露出させている第１コンタクトホールを有し、前記ストレージ電極の上方に位置する表面積増加部を含む第２誘電膜、
前記第２誘電膜上に形成され、前記第１コンタクトホールに対応する第２コンタクトホール、及び前記表面積増加部の一部を露出させる第３コンタクトホールを有する絶縁層、
並びに、
前記ドレイン電極と電気的に連結され、前記ストレージ電極の上部の前記表面積増加部の上部に位置して前記ストレージ電極と向かい合っているストレージ電極部を含む画素電極を含み、
前記ストレージ電極、前記第１誘電膜、前記第２誘電膜及び前記画素電極の前記ストレージ電極部は、互いに重なってストレージキャパシタを構成する表示装置。
【請求項８】
前記表面積増加部が、前記誘電パターンの表面の窪みを含む請求項７に記載の表示装置。
【請求項９】
前記表面積増加部は波形状である請求項７に記載の表示装置。
【請求項１０】
前記表面積増加部が、前記誘電パターンの表面で交互に連なる複数のグルーブと複数の突起とを含む凸凹である請求項７に記載の表示装置。
【請求項１１】
前記画素電極が透明電極である請求項７から１０のいずれか１つに記載の表示装置。
【請求項１２】
信号出力ユニットとストレージ電極を覆う絶縁層をパターニングするためのマスクであって、
前記信号出力ユニットのドレイン電極を覆っている前記絶縁層の第１部分を第１光量で露光する第１光透過部と、前記第１部分の周辺を囲んでいる前記絶縁層の第２部分を前記第１光量より小さい第２光量で露光する第２光透過部とを含む第１露光部、及び
前記ストレージ電極を覆っている前記絶縁層の第３部分を、前記第１光量よりは小さく、一方、前記第２光量よりは大きい第３光量で露光する第３光透過部、を含む第２露光部、を有するマスク。
【請求項１３】
前記第２光透過部が、前記第１光透過部と同心の閉ループ形状である請求項１２に記載のマスク。
【請求項１４】
前記第３光透過部が、所定の間隔に連なる複数の帯形状である請求項１２に記載のマスク。
【請求項１５】
信号出力ユニットとストレージ電極を覆う絶縁層をパターニングするためのマスクであって、
複数のスリットを含み、前記信号出力ユニットのドレイン電極を覆っている前記絶縁層の領域を露光するスリット露光部、及び
前記ストレージ電極を覆っている前記絶縁層の領域を均一に露光して一定の厚みまで感光させる光吸収−透過部を有するマスク。
【請求項１６】
前記スリットが閉ループ形状である請求項１５に記載のマスク。
【請求項１７】
波長１９３ｎｍ〜４３６ｎｍの光に対して、前記光吸収−反射部の透過率が２０％〜７０％である。請求項１６に記載のマスク。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【公開番号】特開２０１２−１９４５６４（Ｐ２０１２−１９４５６４Ａ）
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願番号】特願２０１２−１０８４１８（Ｐ２０１２−１０８４１８）
【出願日】平成２４年５月１０日（２０１２．５．１０）
【分割の表示】特願２００６−１５４１０３（Ｐ２００６−１５４１０３）の分割
【原出願日】平成１８年６月２日（２００６．６．２）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願日】平成２４年５月１０日（２０１２．５．１０）
【分割の表示】特願２００６−１５４１０３（Ｐ２００６−１５４１０３）の分割
【原出願日】平成１８年６月２日（２００６．６．２）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]