【課題】導電性粒子の精密パターニングに使われうるドナー基材を提供すること。
【解決手段】ベース基材と、ナノ導電性粒子及び有機半導体を含む前記ベース基材上の転写層と、を有することを特徴とするナノ導電性膜形成用のドナー基材。 （もっと読む）

【課題】 転写膜の汚染や分解・変質を生じないレーザ転写による薄膜形成方法を実現する。
【解決手段】 本発明のレーザ転写による薄膜形成方法では、レーザ光９を透過するガラス基板１上に、照射されるレーザ光９によりアブレーションされるアブレーション層（第１の有機膜）２、カーボンブラックを混入させてレーザ光９を遮蔽する効果を持たせた有機膜（第２の有機膜）３、及びグルコースオキシターゼを含む薄膜（酵素膜）からなる転写膜４が順次積層された転写基板５を用意する。この転写基板５の転写膜４と、被転写基板であるｐ型シリコン基板（回路基板）６を、回路基板６上に設けたスペーサ７を介して対向させる。その後、ガラス基板１側からアブレーション層２にレーザ光９を照射することで、転写膜４ａを回路基板６側に転写する。 （もっと読む）

液、近臨界および／または超臨界流体から材料を選択的かつ制御可能に基材または表面に付着させて、表面または基材に付着される材料の位置および／または厚さを制御する方法が開示される。一つの例示的なプロセスでは、金属を選択的に付着させて基材の形体パターン(たとえば通路)を充填する。プロセスはさらに、たとえばシリコンウェーハ表面へのバリヤ膜の付着のために複合または構造化シリコンウェーハの表面下への材料の付着を制御するために使用することもできる。材料としては、過装入材料、金属、非金属、成層材料、有機材料、ポリマーおよび半導体材料があるが、これらに限定されない。本発明は、半導体チップ製造のような工業プロセスで用途を見いだす。特に、選択的付着は、液、近臨界または超臨界流体から付着される金属によるパターン形体の選択的充填および／またはコーティングにより、半導体チップ製造におけるケイ素面のケミカルメカニカル平坦化のようなプロセスの代替を提供する、またはその必要性を減らすものと想定される。

（もっと読む）

【目的】 本発明は駆動力を与えることでドリフトさせた原子または分子を集約、成長させることによりナノワイヤを形成し金属ナノワイヤを作製する方法および金属ナノワイヤを提供する。
【解決手段】 駆動力を与えることによりドリフトさせた金属原子を物理的な拘束を用いることで集約、成長させる金属ナノワイヤの作製法で、金属薄膜配線が陰極部上面と同一平面レベルに成すように形成され、かつ陰極部と一体化している金属薄膜配線に電子流が陽極側へ平行移動することで、少なくともドリフトが生じるスリット部分に電子流を集約させ、金属薄膜配線の上層にＳｉＯ_２などの保護膜にある孔より金属薄膜配線と同じ成分を有する金属ナノワイヤを形成することを特徴とする。 （もっと読む）

【課題】トレンチ内に主金属配線材料の占有体積を十分確保すると同時に、Ｆアタック問題およびＷボルカーノ問題を防止することが可能な半導体素子の配線形成方法を提供する。
【解決手段】所定の構造物が形成された半導体基板に層間絶縁膜を形成する段階と、前記層間絶縁膜に半導体基板の一定の領域を露出させるトレンチを形成する段階と、前記トレンチを含んだ全表面上に接着層と第１バリア金属膜を順次形成する段階と、前記トレンチの下部に第２バリア金属膜を形成する段階と、前記トレンチ内に配線を形成する段階とを含んでなる。 （もっと読む）

【課題】 製造に係る期間の短縮及びコストの低減を図ると共に、製品としての信頼性の向上に寄与することができる「半導体装置及びその製造方法」を提供すること。
【解決手段】 機能素子が作り込まれた半導体基板１１の一方の面に、絶縁層１２を介して導体層１３を形成した後、半導体基板１１の所定の箇所にスルーホールＴＨ１を形成する。さらに、半導体基板の他方の面に支持シートを張り付け、導体層１３と支持シート上とをワイヤ１４により接続し、導体層１３、ワイヤ１４及びスルーホールＴＨ１が形成されている部分を樹脂１６で封止した後、支持シートを除去する。さらに、半導体基板１１の他方の面から露出しているワイヤ１４の端部１４ａ上に導体層１５を形成する。 （もっと読む）

【課題】 表面に凹凸パターンを有する基板上に均一な膜を所定の膜厚で成膜する方法を提供することを目的とする。
【解決手段】 表面に凹凸パターンを有する基板上に第１の材料からなる第１の膜厚の薄膜を堆積する工程を備えた半導体装置の製造方法であって、表面に凹凸パターンを有しないモニタ基板上に前記第１の材料からなる薄膜を形成してその薄膜の膜厚を測定することにより前記第１の膜厚の薄膜を堆積する第１の条件を算出し、前記凹凸パターンを有する基板上に、前記第１の条件よりも厚い薄膜が堆積される第２の条件で前記第１の材料を堆積することを特徴とする半導体装置の製造方法を提供する。 （もっと読む）

【課題】 本発明は、基材を貫通する貫通ビアと、貫通ビアと接続される配線とを備えた基板及びその製造方法に関し、配線が接続される貫通ビアの電気的な接続信頼性を向上することのできる基板及びその製造方法を提供することを課題とする。
【解決手段】 貫通部５５と、貫通部の一方の端部に設けられ、貫通部の直径Ｒ１よりも幅広の形状とされた配線接続部５６と、貫通部の他方の端部に設けられ、貫通部の直径Ｒ１よりも幅広の形状とされた接続パッド５７とにより貫通ビア５４を構成し、配線接続部５６に外部接続端子６９を有した配線６８を接続する。 （もっと読む）

【課題】 ２以上の導線層の層間配線に多層カーボンナノチューブ（ＣＮＴ）が使用される配線構造の低抵抗化を図ることの可能な配線構造を得ること。
【解決手段】 配線構造では、２以上の導電層の層間配線に多層ＣＮＴが使用される。前記多層ＣＮＴに含まれるグラフェンシートにより形成され、前記多層ＣＮＴの成長基点から遠い側の端部に同心状に形成される複数の環状の切り口が、導電層にそれぞれ接触する。ＣＮＴのキャップ層の部分を介さずに、導電層とグラフェンシートが接するので、それらの間の接触抵抗は従来よりも小さくなる。 （もっと読む）

【課題】 超臨界状態の媒体を用いた、微細パターンへの成膜方法において、従来に比べて微細パターンへのカバレッジと埋め込み特性を良好とし、さらに微細なパターンへの成膜を可能とする。
【解決手段】 被処理基板上に、超臨界状態の媒体にプリカーサを溶解した処理媒体を供給して成膜を行う成膜方法であって、前記被処理基板の温度を、成膜が生じる温度の下限である成膜下限温度未満である第１の温度とし、当該被処理基板上に前記処理媒体を供給する第１の工程と、前記被処理基板の温度を前記第１の温度から前記成膜下限温度以上である第２の温度に上昇させることで、当該被処理基板上に成膜を行う第２の工程と、を有することを特徴とする成膜方法。 （もっと読む）

【課題】半導体基板の厚み方向に貫通する貫通電極の形成方法において、工程数の削減と工程管理の容易化を図る。
【解決手段】貫通電極の形成方法において、半導体基板１０の一方の面にエッチングマスク１２を他方の面にエッチングストップ層１１を形成する第１工程、エッチングマスク１２に設けた開口１３から露出した基板１０の領域をエッチングストップ層１１までエッチングして凹部１４を形成する第２工程、凹部１４の内面と基板１０の一方の面に絶縁膜１１ａを成膜した後に凹部１４に導電体１５を形成する第３工程、基板１０の一方の面に導電体１５と電気的接続した第１配線導体１６ａを形成した後に凹部１４の底面を構成するエッチングストップ層１１に開口１８を形成して導電体１５を露出させる第４工程、及び開口１８から露出した導電体１５と電気的接続した第２配線導体１７ａを形成する第５工程を含む貫通電極の形成方法。 （もっと読む）

パターン形成されたスタンプ、好ましくは柔らかいエラストマースタンプから基板に金属および／または有機層を転写する方法が提供される。 このパターン形成された金属または有機層は例えば広範囲の電子デバイスで使用することができる。 この方法は、有機電子構成部品のナノスケールパターン形成に特に適している。
（もっと読む）

【課題】半導体基板の一面側に形成された半導体素子の電極端子と、この半導体基板の他面側に形成された外部接続端子用のパッドとを電気的に接続する距離を可及的に短距離にできる半導体装置を提供することにある。
【解決手段】半導体素子１２が一面側に造り込まれた半導体基板１０の半導体素子形成面側には、半導体素子１２の電極端子１２ａから半導体基板１０と電気的に絶縁されて延出されたパターン１４と、半導体素子１２及びパターン１４を覆う絶縁層１６とが形成され、 半導体基板１０の他面側には、パターン１４と電気的に接続された外部接続端子用のパッド３２が形成された半導体装置であって、該半導体基板１０の他面側に開口され且つ底面にパターン１４の半導体素子近傍の半導体基板側面が露出する凹部は、その側壁面を覆う絶縁層２２と、パターン１４の半導体基板側面に一端部が接続されていると共に、他端部が前記凹部の開口部を覆うように形成されたパッド３２に接続された金属から成る柱状導体部３０とによって充填されていることを特徴とする。 （もっと読む）

【課題】 低誘電率絶縁膜の比誘電率の増加を防止すると共にレジスト残渣を生じさせないレジスト除去を可能にする。
【解決手段】 ビアホール用開口３を有するレジストマスク４をエッチングマスクにして、第１キャップ層２ｃ、第１低誘電率膜２ｂを順次に反応性イオンエッチング（ＲＩＥ）でドライエッチングしビアホール５を形成する。そして、レジストマスク４の除去では、はじめに、上記ＲＩＥでレジストマスク４表面部に形成された変質層４ａに対して、ホットプレートにより空気雰囲気、３００℃温度、３分程度の熱処理を施すことで、変質層４ａを少なくともその一部が酸素と反応した改質層４ｂに変換させる。その後に、この改質層４ｂおよびレジストマスク４に水素ラジカルを照射して残渣のないレジスト除去を行う。 （もっと読む）

【課題】既存の金属配線パターンマスクを用いてダマシン工程を実施しながら層間絶縁膜の幅を最大限確保し、金属配線間の間隔を広めて相互干渉を防止することにより、半導体素子の誤動作を防止することが可能な半導体素子の金属配線形成方法を提供する。
【解決手段】絶縁膜１１〜１４の形成された半導体基板を提供する段階と、金属配線パターンマスクを用いたエッチング工程によって前記絶縁膜をパターニングして溝を形成するが、前記エッチング工程の際に発生するポリマーの量を制御し、パターニングされる前記絶縁膜の上部コーナー部位にラウンディング(rounding)１６を形成する段階と、前記溝が埋め込まれるように金属配線を形成する段階と、このラウンディング部が除去されるようにＣＭＰ工程により全体構造上部を平坦化する段階を含む。 （もっと読む）

【目的】 不純物の残留を抑制し、バリアメタルを高純度に成膜することを目的とする。
【構成】 基体上にＴａ［Ｎ（（ＣＨ_３）_２］_５を供給するＴａ［Ｎ（（ＣＨ_３）_２］_５供給工程（Ｓ１０２）と、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５におけるＴａとは異なるＣを除去するＨ_２供給工程（Ｓ１０６）と、前記Ｃが除去された前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５の吸着分子に基づいて前記ＴａＮ膜を生成するＮＨ_３供給工程（Ｓ１０８）と、を備え、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５工程とＨ_２供給工程とＮＨ_３供給工程とを繰り返すことで、前記基体上にＴａＮ膜を堆積させることを特徴とする。 （もっと読む）

【課題】 半導体素子の搭載されたで導電性基板に、導電性基板の表裏面の導通をとる高アスペクト比、小径の貫通孔を、高温プロセスを使用する事なく形成する。
【解決手段】 あらかじめその表面に半導体素子及び該半導体素子と繋がる電気接続部が作りこまれている、半導体基板またはガラス基板からなる導電性基板の所定位置に、少なくとも１つの貫通孔をレーザ等で形成し、該貫通孔の内側表面に蒸着重合法により絶縁層を形成し、該絶縁層の内側表面およびそれと連なる該貫通孔の開孔部周辺部に、無電解メッキ等により導電層を該電気接続部と繋がるように形成する事で、該電気接続部と基板の裏面あるいは側面との導通をとる。 （もっと読む）

【課題】 本発明の目的は、低抵抗であって且つ絶縁膜及び配線との間で高い密着性を有するバリアメタル膜を有する半導体装置を提供する。
【解決手段】 半導体装置は、基板（１）上に形成された絶縁膜（６，８）と、絶縁膜（６，８）中に形成された埋め込み配線（１４）と、絶縁膜（６，８）と埋め込み配線（１４）との間に形成されたバリアメタル膜（Ａ１）とを有する。バリアメタル膜（Ａ１）は、絶縁膜（６，８）が存在している側から埋め込み配線（１４）が存在している側へ向かって順に積層されている金属酸化物膜（１１）、遷移層（１２ａ）及び金属膜（１３）よりなり、遷移層（１２ａ）は、金属酸化物膜（１１）の組成と金属膜（１３）の組成とのほぼ中間的な組成を有する単一の原子層よりなる。 （もっと読む）