【課題】ｈｉｇｈ−ｋ膜／メタルゲート構造を有する半導体素子のドライエッチングにおいて、メタルゲート部分を垂直にエッチングする。
【解決手段】減圧処理室２０４と、該減圧処理室に処理ガスを供給するガス供給手段と、前記減圧処理室内に、半導体基板を載置して保持する試料台２０５と、前記減圧処理室に供給された処理ガスに高周波エネルギを供給してプラズマを生成するプラズマ生成手段を備え、生成したプラズマにより前記半導体基板にプラズマエッチング処理を施す半導体加工方法において、前記試料台上に、ＨｆあるいはＺｒを含む高誘電率絶縁膜、ＴｉあるいはＴａを含む仕事関数制御金属導体膜、およびレジストを順次形成した半導体基板２０６を載置し、前記レジストを用いて前記導体膜をエッチング加工するに際して、前記試料台にオンオフ変調された基板バイアス電圧を印加する。 （もっと読む）

【課題】コンタクトホールを形成する時に、コンタクトホールに加工不具合を生じさせることなく、ホール底の下地基板が削れることを抑制することを目的とする。
【解決手段】コンタクトホール１１形成後、コンタクトホール１１底面に露出したＳｉＯＣ膜７を変質層１２に変化させることにより、変質層１２と半導体基板１の選択比大きくすることができ、選択的に変質層１２をエッチング除去できるため、下地基板掘れ量を抑制し、重ね合わせずれなどが発生したときにも、基板リークの発生を抑制したコンタクトを形成することができる。 （もっと読む）

【課題】導電性プラグの上に低誘電率絶縁膜を堆積させる場合、低誘電率絶縁膜の膜厚均一性の悪化による配線のオープン不良もしくはショート不良の発生を抑え、また低誘電率絶縁膜の機械強度や密着性の低下による信頼性の低下を抑えることを目的とする。
【解決手段】半導体装置の製造方法は、半導体基板の上に、第１の絶縁膜を形成する工程（ａ）と、工程（ａ）の後に、第１の絶縁膜を貫通する導電性プラグを形成する工程（ｂ）と、工程（ｂ）の後に、導電性プラグの上面に保護膜を形成する工程（ｃ）と、工程（ｃ）の後に、第１の絶縁膜の上および保護膜の上に第２の絶縁膜を形成する工程（ｄ）と、工程（ｄ）の後に、保護膜の上面に達するように第２の絶縁膜を貫通する配線溝を形成する工程（ｅ）と、工程（ｅ）の後に、保護膜を除去する工程（ｆ）と、工程（ｆ）の後に、配線溝内に配線を形成する工程（ｇ）とを備えている。 （もっと読む）

【課題】、デュアルダマシン法により低誘電率膜に埋め込まれた配線層を形成する場合において、オープン不良の発生を伴うことなく、設計通りの配線層を形成し得る半導体装置の製造方法を提供する。
【解決手段】ビアホール形成領域の低誘電率膜４２、第１のハードマスク４４及び第２のハードマスク４６を除去することにより、低誘電率膜４２にビアホール５２を形成する工程と、配線トレンチ形成領域の第２のハードマスク４６を除去する工程と、第２のハードマスク４６をマスクとして第１のハードマスク４４をエッチングすることにより、配線トレンチ形成領域の第１のハードマスク４４を除去する工程とを有し、配線トレンチ形成領域の第１のハードマスク４４を除去する工程では、ビアホール５２底のバリア膜４０をもエッチングすることにより、ビアホール５２底のバリア膜４０を部分的に除去する。 （もっと読む）

【課題】パッド領域上での堆積物の生成を抑制することのできる、半導体装置の製造方法を提供する。
【解決手段】パッド領域を有する配線層群を形成するステップと、前記配線層群が被覆されるように、絶縁性のカバー層を形成するステップと、前記パッド領域が露出するように、前記カバー層をプラズマエッチングにより除去するステップとを具備し、前記パッド領域は、アルミニウムにより形成され、前記プラズマエッチングにより除去するステップは、炭素ラジカル及びフッ素ラジカルを発生させるＣＦ系ガスを用いて、前記パッド領域を露出させるステップと、前記露出させるステップの後に、塩素ラジカル又は塩素イオンを発生させるＣｌ_２系ガスを用いて、前記パッド領域の表面に生成した堆積物を除去するステップとを備える。 （もっと読む）

【課題】 膜をパターン形成する方法及びこれらの得られた構造を提供する。
【解決手段】 実施形態において、基板、例えば、ダマシン層の上にアモルファス炭素マスクを形成する。アモルファス炭素マスクの上にスペーサ層を堆積させ、スペーサ層をエッチングして、スペーサを形成するとともにアモルファス炭素マスクをさらす。アモルファス炭素マスクを選択的にスペーサまで除去して、基板層をさらす。ギャップ充填層がスペーサの周りに堆積されて、基板層を覆うがスペーサをさらす。スペーサを除去して、選択的に基板の上にギャップ充填マスクを形成する。ギャップ充填マスクのパターンは、一実施態様においては、ダマシン層に転写されて、ＩＭＤの少なくとも一部を除去するとともにエアギャップを形成する。 （もっと読む）

【課題】ビアホールの形成に関連する歩留まりの低下を抑制し、また、スループットを向上することができる半導体装置の製造方法を提供する。
【解決手段】絶縁性基板１上にＧａＮ層２及びｎ型ＡｌＧａＮ層３を形成し、その後、ゲート電極４ｇ、ソース電極４ｓ及びドレイン電極４ｄを形成する。次に、ソース電極４ｓ、ＧａＮ層２及びｎ型ＡｌＧａＮ層３に、少なくとも絶縁性基板１の表面まで到達する開口部６を形成する。次いで、開口部６内にＮｉ層８を形成する。その後、Ｎｉ層８をエッチングストッパとするドライエッチングを高速で行うことにより、絶縁性基板１に、その裏面側からＮｉ層８まで到達するビアホール１ｓを、冷却等によりその側壁に化合物膜１９を堆積させながら形成する。そして、ビアホール１ｓ内から絶縁性基板１の裏面にわたってビア配線１６を形成する。 （もっと読む）

【課題】ｐＭＯＳ領域のストレッサー膜の除去と、ｐＭＯＳ領域とｎＭＯＳ領域との境界部のｎＭＯＳ側への後退の抑制とを両立できる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、（ａ）半導体基板１の上面にストレッサー１３を形成する工程と、（ｂ）ストレッサー膜１３のｎＭＯＳ領域上にレジスト膜１５を選択的に形成する工程と、（ｃ）レジスト膜１５をマスクとして、ｐＭＯＳ領域のストレッサー膜１３を所定の厚さだけエッチング除去し、ｎＭＯＳ領域のストレッサー膜１３をｐＭＯＳ領域のストレッサー膜１３ａから分離するする工程と、（ｄ）前記エッチング除去によりｎＭＯＳ領域とｐＭＯＳ領域との境界部Ｓから露出したストレッサー膜１３ｂを、保護膜１７ａにより被覆する工程と、（ｅ）ｐＭＯＳ領域に残存するストレッサー膜１３ａをエッチング除去する工程とを備える。 （もっと読む）

【課題】トランジスタのチャネルにおけるキャリアの移動度を向上させつつ、工程数の増加、品質の劣化およびチップサイズの増大を防ぐことができる半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上に、ＰＭＯＳトランジスタ２のチャネルに対し圧縮応力を導入する圧縮窒化膜１３を形成する。次に、フッ素系ガスとＯ_２ガスを混合した第１の混合ガスを用いて、ＮＭＯＳ領域５に形成された圧縮窒化膜１３をエッチングする。次に、ＰＭＯＳ領域４では圧縮窒化膜１３上に、ＮＭＯＳ領域５ではＳｉ基板１上に、ＮＭＯＳトランジスタ３のチャネルに対し引張り応力を導入する引張り窒化膜１５を形成する。フッ素系ガスとＯ_２ガスを混合した第２の混合ガスを用いて、ＰＭＯＳ領域４に形成された引張り窒化膜１５を圧縮窒化膜１３に対して選択的にエッチングする。この際に、第２の混合ガスのＯ_２分圧を第１のガスのＯ_２分圧よりも低くする。 （もっと読む）

【課題】生産性が向上し、かつ寸法精度が良い金属配線の製造方法、ＴＦＴの製造方法、及びそれを用いて製造されたＴＦＴを提供すること。
【解決手段】本発明にかかる金属配線の製造方法では、まず、主成分金属に、主成分金属より酸化物の生成エネルギーが低い添加金属が添加された第２の金属膜３０を成膜する。そして、第２の金属膜３０を酸化させて金属酸化物を形成し、第２の金属膜３０の表面に酸化層３２を形成する。次に、酸化層３２上にフォトレジスト３１を形成して、第１のドライエッチング条件により、酸化層３２をエッチングする。そして、第１のドライエッチング条件の場合と比較して、主成分金属の金属酸化物に対する選択比が高い第２のドライエッチング条件により、下層の第２の金属膜３０をエッチングする。 （もっと読む）

【課題】高アスペクト比の孔または溝を穿孔する。
【解決手段】酸化シリコンからなる絶縁膜１に対して、Ｃ₅Ｆ₈、Ｏ₂およびＡｒのエッチングガスを用いプラズマエッチング処理を施し、絶縁膜１を選択的にエッチングすることにより、絶縁膜１に孔３を穿孔する際に、最初は、ポリマー層のデポジション性が弱い条件でエッチング処理を行い、続いてポリマー層のデポジション性が強い条件に切り換えてエッチング処理を行うようにした。 （もっと読む）

【課題】プロセス数の低減が可能であり、プロセスの単純化が容易なエッチングマスク形成方法を提供する。
【解決手段】エッチングの対象となる対象層１０上に、対象層１０をエッチングするためのエッチングマスクを形成するマスク膜１２を形成し、マスク膜１２に転写されるべき第１のパターンを有する第１のマスク層１６ａ，２０をマスク膜１２上に形成し、マスク膜１２に転写されるべき第２のパターンを有する第２のマスク層２２ａ，２４を第１のマスク層上に形成し、第２のマスク層の第２のパターンを第１のマスク層に転写して、第１のパターンおよび第２のパターンを有する第３のマスク層を形成する第３のマスク層形成工程と、第３のマスク層を用いてマスク膜をエッチングして、対象層のエッチングに使用されるエッチングマスクを形成するエッチングマスク形成工程と、を含むエッチングマスク形成方法が提供される。 （もっと読む）

【課題】従来の半導体素子の製造方法では、半導体基板２の厚み方向のエッチングがエッチング工程とデポジション工程とを交互に繰り返して進行させられるために、規則的なくぼみが貫通孔１の側壁面に横方向の筋として発生してしまう。その結果、ＣＶＤ法などにより貫通孔１の側壁面に堆積される前述の絶縁膜の、膜厚の均一性や側壁面に対する密着性が、凹凸構造３ａのために悪くなってしまう。そして、その絶縁膜上に形成されるシード層の膜厚の均一性も悪くなってしまうために、続いて貫通孔１にめっき法により導電性物質を充填させることで形成される貫通電極の信頼性が低くなる現象が見られる。
【解決手段】半導体基板２と、半導体基板２に配置された回路素子と、半導体基板２に形成された、筋状の凹凸構造３をその側壁面に有する貫通孔１と、を備え、筋状の凹凸構造３の筋の方向は、半導体基板２の厚み方向である、半導体素子。 （もっと読む）

【課題】ゲート電極同士の間隔が狭い場合においても、基板に損傷を与えることなく微細なコンタクトホールを安定して形成することが可能な半導体装置及びその製造方法を実現できるようにする。
【解決手段】半導体装置は、基板１１の上に互いに間隔をおいて形成されたゲート電極１３と、基板１１の上に、ゲート電極１３同士の間の領域を埋め且つゲート電極１３を覆うように形成された第１の絶縁膜１６と、第１の絶縁膜１６の上に下側から順次形成された第２の絶縁膜１７及び第３の絶縁膜１８と、第１の絶縁膜１６、第２の絶縁膜１７及び第３の絶縁膜１８を貫通し、ソース・ドレイン領域１５と電気的に接続されたコンタクトプラグ２２とを備えている。第１の絶縁膜１６は、水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなる。 （もっと読む）

【課題】埋め込み金属配線の形成時に、イン-サイチュウ(in-situ)で平坦化を行うことができ、層間絶縁膜形成の回数を減らし、製造工程にかかる時間及び費用を減らすことができる半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上の第１の層間絶縁膜１０２にコンタクトプラグ１０４を形成する。第１の層間絶縁膜及びコンタクトプラグの上部にエッチング停止膜１０６ａ及びハードマスクパターンを形成する。ハードマスクパターンに沿ってエッチング停止膜をパターニングし、露出された第１の層間絶縁膜及びコンタクトプラグをエッチングしてコンタクトプラグの上部の第１の層間絶縁膜にトレンチを形成する。金属膜を形成後、エッチング停止膜までシリカ研磨剤とセリア研磨剤を混合したスラリーを用いて平坦化を行い、金属配線１１４ａを形成する。エッチング停止膜を除去し、第２の層間絶縁膜１１６を形成する。 （もっと読む）

【課題】シリコン酸化膜に対するポリシリコン膜の選択比を大きくすることができ、且つシリコン基材におけるリセスの発生を抑制することができるエッチング方法を提供する。
【解決手段】シリコン基材３５上にゲート酸化膜３６、ポリシリコン膜３７及び開口部３９を有するハードマスク膜３８が順に形成され、開口部３９に対応するポリシリコン膜３７のトレンチ４０内には自然酸化膜４１が形成されているウエハＷにおいて、自然酸化膜４１をポリシリコン膜３７がトレンチ４０の底部に露出するまでエッチングし、雰囲気の圧力を１３．３Ｐａに設定し、処理空間Ｓ２へＯ_２ガス、ＨＢｒガス及びＡｒガスを供給し、バイアス電圧の周波数を１３．５６ＭＨｚに設定してＨＢｒガスから発生したプラズマによってポリシリコン膜３７をエッチングして完全に除去する。 （もっと読む）

【課題】シリコンエピタキシャル層と配線材料との間でショートが発生しない半導体装置の製造方法、コンタクトプラグの形成においてコンタクトホールの径の拡大を抑制する半導体装置の製造方法、これらの目的を効果的に達成できる半導体製造装置を提供する。
【解決手段】シリコン表面に形成された第１の酸化シリコン膜２と、第１の酸化シリコン膜２とは形成方法の異なる第２の酸化シリコン膜３とを有し、各々の酸化シリコン膜２，３の少なくとも一部が露出して共存するシリコン基板１を前処理する前処理工程を備えた半導体装置の製造方法であって、前記前処理工程は、第１の酸化シリコン膜２を除去して前記シリコン表面を露出させるエッチング工程を有し、前記エッチング工程は、第１の酸化シリコン膜２と第２の酸化シリコン膜３とを同じエッチングレートでエッチングすることを特徴とする。 （もっと読む）

【課題】半導体装置とその製造方法において、製造コストの上昇を抑えつつ、歩留まりを向上させること。
【解決手段】シリコン（半導体）基板１と、シリコン基板１に形成される素子分離絶縁膜６と、シリコン基板１の上、及び素子分離絶縁膜６の上に形成され、素子分離絶縁膜６の上に側面１３ｅを有する導電パターン１３ａと、素子分離絶縁膜６の上、導電パターン１３ａの上、及び導電パターン１３ａの側面１３ｅに形成される絶縁膜１６とを有し、導電パターン１３ａの側面１３ｅにノッチ１３ｗが形成された半導体装置による。 （もっと読む）

パターン形成されたシリコンウエハに加工しあるいは特徴を形成する方法および装置であって、パルス幅が１ｐｓから１０００ｐｓの間の第１のパルス状レーザビーム（４）を用いてウエハ上の表面層の一部を除去し、波長が２００ｎｍから１１００ｎｍの間の第２のパルス状レーザビーム（５）を用いて表面層の下にあるバルクシリコン（１）の一部をウエハから除去することを含む。再付着したシリコンはエッチングによってウエハから除去することができる。 （もっと読む）

【課題】絶縁膜に設けたホールパターンに形成された導電体膜の断線を防止できる構造を備えた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、第１の導電体膜上に絶縁膜を形成し、絶縁膜を露出する開口部を有するマスク膜を用いた異方性エッチングにより、開口部に露出した絶縁膜の上部に凹部を形成すると共に、マスク膜の側壁部下部に反応生成物を付着させる。次に、等方性エッチングにより、マスク膜の側壁部を水平方向に後退させると共に、異方性エッチングにより、凹部の底部に露出した絶縁膜を垂直方向に掘り下げながら、マスク膜の側壁部下部に付着した反応生成物を除去する。次に、異方性エッチングにより、凹部の周囲に存在する絶縁膜を鉛直方向に掘り下げて段差部を形成すると共に、凹部の底部を貫通させて第１の導電体膜を露出させる。その後、第１の導電体膜の上に第２の導電体膜を形成する。 （もっと読む）