半導体装置及びその製造方法
【課題】ゲート電極同士の間隔が狭い場合においても、基板に損傷を与えることなく微細なコンタクトホールを安定して形成することが可能な半導体装置及びその製造方法を実現できるようにする。
【解決手段】半導体装置は、基板１１の上に互いに間隔をおいて形成されたゲート電極１３と、基板１１の上に、ゲート電極１３同士の間の領域を埋め且つゲート電極１３を覆うように形成された第１の絶縁膜１６と、第１の絶縁膜１６の上に下側から順次形成された第２の絶縁膜１７及び第３の絶縁膜１８と、第１の絶縁膜１６、第２の絶縁膜１７及び第３の絶縁膜１８を貫通し、ソース・ドレイン領域１５と電気的に接続されたコンタクトプラグ２２とを備えている。第１の絶縁膜１６は、水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなる。
【解決手段】半導体装置は、基板１１の上に互いに間隔をおいて形成されたゲート電極１３と、基板１１の上に、ゲート電極１３同士の間の領域を埋め且つゲート電極１３を覆うように形成された第１の絶縁膜１６と、第１の絶縁膜１６の上に下側から順次形成された第２の絶縁膜１７及び第３の絶縁膜１８と、第１の絶縁膜１６、第２の絶縁膜１７及び第３の絶縁膜１８を貫通し、ソース・ドレイン領域１５と電気的に接続されたコンタクトプラグ２２とを備えている。第１の絶縁膜１６は、水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にコンタクトを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化及び高性能化に伴い、微細加工に対する要求が厳しくなっており、その１つとして微細なコンタクトホールを形成することが要請されている。
【０００３】
ソース・ドレイン領域等の半導体基板表面に形成された導電領域に到達するコンタクトホールを形成する方法として、フォトリソグラフィー技術を用いて形成したレジストパターンをマスクとして層間絶縁膜をドライエッチングする方法が知られている。しかし、この方法では、レジストパターンを露光現像する際の解像度及びレジストパターンと半導体基板表面の導電領域との位置合わせ精度により、コンタクトホールの微細化が制約される。
【０００４】
微細なコンタクトホールの形成を可能にする手段として、自己整合式コンタクト加工（Self-Aligned Contact：以下ＳＡＣと称する。）技術が知られている。ＳＡＣ技術は、例えば２つのゲート電極に挟まれた半導体基板表面の導電領域に到達するコンタクトホールを形成する場合、ゲート電極の上面及び側面に形成されているサイドウォール絶縁膜を利用して、２つのゲート電極間に自己整合的にコンタクトホールを形成する技術である。
【０００５】
しかし、微細化によりゲート電極同士の間隔が狭くなると、ゲート電極の上面及び側面に形成されているサイドウォール絶縁膜を薄膜化する必要がある。サイドウォール絶縁膜を薄膜化すると、コンタクトホールを形成する際にゲート電極が露出し、ゲート電極とコンタクトプラグとがショートする短絡不良が発生しやすくなる。
【０００６】
短絡不良の発生を回避する方法として、ゲート電極を薄いエッチング防止膜により保護する方法が検討されている（例えば、特許文献１を参照。）。例えば、ゲート電極及びソース・ドレイン領域を形成した後、半導体基板の全面に薄いエッチング防止膜を形成する。次に、エッチング防止膜が形成されたゲート電極同士の間の領域を埋めるように耐熱性を有する有機絶縁膜を形成する。このようにすれば、コンタクトホールを形成する際に、エッチング防止膜が有機絶縁膜により保護されるため、ゲート電極が露出するおそれがない。
【０００７】
しかし、サリサイド技術を用いる場合には、ゲート電極の上面にシリサイドを形成するため、ゲート電極の上面及び側面にサイドウォール絶縁膜を形成できない。このため、ＳＡＣ構造を形成することができず、ゲート電極とコンタクトプラグとの短絡不良が発生する。これを解決する方法として、ゲート電極及びソース・ドレイン領域のそれぞれの上にシリサイド膜を形成した後、半導体基板の全面にシリコン酸化膜を形成し、平坦化した後、コンタクトパターンを有するシリコン窒化膜を形成する方法が報告されている（例えば、特許文献２を参照。）。
【０００８】
また、層間絶縁膜のエッチング速度とゲート電極を被覆するサイドウォール絶縁膜のエッチング速度とは同程度であるため、層間絶縁膜のドライエッチングを行う際にサイドウォール絶縁膜もエッチングされ、ゲート電極とコンタクトプラグとの短絡不良が発生するおそれがある。これを解消するため、層間絶縁膜の下にシリコン窒化膜等からなるエッチングストッパ膜を形成する方法が報告されている（例えば、特許文献３を参照。）。
【特許文献１】特開２００３−２５８０９２号公報
【特許文献２】特開２００２−１１８１６６号公報
【特許文献３】特開２０００−３０７００１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来のシリコン窒化膜からなるエッチングストッパ膜を用いるコンタクトホールの形成方法は、残存したエッチングストッパ膜を除去する際に導電領域の一部がエッチングされ、損傷を受けるという問題がある。
【００１０】
微細化によりゲート電極同士の間隔が狭くなると、図３（ａ）に示すように、ゲート電極１１２の間にエッチングストッパ膜１１６が埋め込まれ、他の部分よりも膜厚が厚くなる。このため、図３（ｂ）に示すように、層間絶縁膜１１７をマスクとしてエッチングストッパ膜１１６を除去する際に、ゲート電極１１２の間の部分にエッチングストッパ膜１１６が残存してしまう。残存するエッチングストッパ膜１１６を除去するためには追加のエッチングを行う必要がある。
【００１１】
シリコン窒化膜であるエッチングストッパ膜１１６を除去するためには、フッ素（Ｆ）を含むフルオロカーボン（ＣＦ）系ガスを用いてエッチングを行う必要がある。ＣＦ系ガスはエッチング時にＦ及びＣＦx（Ｘ＝１〜３）という状態で存在し、Ｆ及びＣＦxはシリコンと反応してフッ化物を形成する。このため、半導体基板１１１の表面がエッチング除去されたり、形成されたフッ化物が空気中の水分と反応することにより半導体基板１１１の表面が腐食されたりする。その結果、図３（ｃ）に示すように、エッチングストッパ膜１１６の膜厚が薄い部分においては、ソース・ドレイン領域１１５が損傷を受ける。ソース・ドレイン領域１１５が損傷すると、コンタクト抵抗が上昇してしまう。
【００１２】
本発明は、前記従来の問題を解決し、ゲート電極同士の間隔が狭い場合においても、基板に損傷を与えることなく微細なコンタクトホールを安定して形成することが可能な半導体装置及びその製造方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は半導体装置を、エッチングストッパ膜と基板との間に水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなる絶縁膜を備えた構成とする。
【００１４】
具体的に、本発明に係る半導体装置は、基板の上に互いに間隔をおいて形成された複数のゲート電極と、基板における各ゲート電極の側方にそれぞれ形成されたソース・ドレイン領域と、基板の上に、ゲート電極同士の間の領域を埋め且つゲート電極を覆うように形成された第１の絶縁膜と、第１の絶縁膜の上に下側から順次形成された第２の絶縁膜及び第３の絶縁膜と、第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を貫通し、ソース・ドレイン領域と電気的に接続されたコンタクトプラグとを備え、第１の絶縁膜は、水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなることを特徴とする。
【００１５】
本発明の半導体装置は、ゲート電極同士の間の領域を埋め且つゲート電極を覆うように形成され、水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなる第１の絶縁膜を備えている。このため、ソース・ドレイン領域を露出するコンタクトホールを形成する際に、フッ素を含むガスを用いたエッチングを行う必要がない。従って、コンタクトホールを形成する際に、基板がフッ素と反応してエッチングされたり、基板上に形成されたフッ化物が空気中の水分と反応して基板を腐食したりするおそれがない。その結果、ソース・ドレイン領域が損傷を受けコンタクト抵抗が上昇するという不具合が生じにくい半導体装置を実現できる。
【００１６】
本発明の半導体装置において、第１の絶縁膜は、有機絶縁膜であってもよく、具体的にはポリアリールエーテル又はフッ化ポリイミド等とすればよい。また、第１の絶縁膜は、多孔質シリカであってもよい。
【００１７】
本発明の半導体装置において、水素原子を含み且つフッ素原子を含まないガスは、Ｈ2、ＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4及びＰＨ3のいずれか１つ又はそれらの２つ以上を含む混合ガスとしてもよい。
【００１８】
本発明の半導体装置において、ゲート電極、ソース拡散層及びドレイン拡散層のうちの少なくともいずれか１つの上面がシリサイド化されていてもよい。
【００１９】
本発明に係る半導体装置の製造方法は、基板の上に互いに間隔をおいて複数のゲート電極を形成した後、基板におけるゲート電極同士の間の領域にそれぞれソース・ドレイン領域を形成する工程（ａ）と、基板の上に、ゲート電極同士の間の領域を埋め且つゲート電極を覆う第１の絶縁膜を形成した後、第２の絶縁膜及び第３の絶縁膜を順次形成する工程（ｂ）と、マスクパターンを用いて、第３の絶縁膜に第２の絶縁膜を露出する開口部を形成する工程（ｃ）と、工程（ｃ）よりも後に、マスクパターンを除去し、第３の絶縁膜をマスクとして、第２の絶縁膜における開口部から露出した部分をエッチングすることにより第１の絶縁膜を露出する開口部を形成する工程（ｄ）と、工程（ｄ）よりも後に、第３の絶縁膜及び第２の絶縁膜をマスクにして、第１の絶縁膜における開口部から露出した部分を、水素原子を含み且つフッ素原子を含まないガスを用いてエッチングすることにより、ソース・ドレイン領域を露出するコンタクトホールを形成する工程（ｅ）とを備えていることを特徴とする。
【００２０】
本発明に係る半導体装置の製造方法は、第３の絶縁膜及び第２の絶縁膜をマスクにして、第１の絶縁膜における開口部から露出した部分を、水素原子を含み且つフッ素原子を含まないガスを用いてエッチングすることにより、ソース・ドレイン領域を露出するコンタクトホールを形成する工程を備えている。このため、コンタクトホールを形成する際に、基板がフッ素と反応してエッチングされたり、基板上に形成されたフッ化物が空気中の水分と反応して基板を腐食したりするおそれがない。従って、ソース・ドレイン領域が損傷を受けコンタクト抵抗が上昇するという不具合が生じにくい半導体装置を実現できる。
【００２１】
本発明の半導体装置において第１の絶縁膜は、有機絶縁膜としてもよく、具体的には、ポリアリールエーテル又はフッ化ポリイミド等とすればよい。また、第１の絶縁膜は、ＣＶＤ法により形成した多孔質シリカであってもよい。
【００２２】
本発明の半導体装置の製造方法において、水素原子を含み且つフッ素原子を含まないガスは、Ｈ2、ＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4及びＰＨ3のいずれか１つ又はそれらの２つ以上を含む混合ガスとしてもよい。
【００２３】
本発明の半導体装置の製造方法において、工程（ｂ）よりも前に、ゲート電極及びソース・ドレイン領域の少なくとも一方の表面をシリサイド化する工程（ｆ）をさらに備えていてもよい。
【発明の効果】
【００２４】
本発明に係る半導体装置及びその製造方法によれば、ゲート電極同士の間隔が狭い場合においても、基板に損傷を与えることなく微細なコンタクトホールを安定して形成することが可能な半導体装置及びその製造方法を実現できる。
【発明を実施するための最良の形態】
【００２５】
本発明の一実施形態について図面を参照して説明する。図１及び図２は、一実施形態に係る半導体装置の製造方法を工程順に示している。
【００２６】
まず、図１（ａ）に示すように、半導体基板１１に、複数のトランジスタ２１を形成する。トランジスタ２１は、半導体基板１１の上にゲート絶縁膜１２を介在させて形成されたゲート電極１３と、ゲート電極１３の側壁上を覆うサイドウォール１４と、半導体基板１１におけるゲート電極１３の側方に形成されたソース・ドレイン領域１５とを有している。
【００２７】
次に、図１（ｂ）に示すように、半導体基板１１上の全面に第１の絶縁膜１６を形成する。続いて、第１の絶縁膜１６の上に第２の絶縁膜１７及び第３の絶縁膜１８を形成し、第３の絶縁膜１８の上面を化学的機械的研磨（ＣＭＰ）法等により平坦化する。
【００２８】
第１の絶縁膜１６は、水素原子を含み且つフッ素原子を含まないガスによりエッチングが可能な材料により形成する。例えば、有機絶縁膜とすればよく、特に、ポリアリールエーテル又はフッ化ポリイミド等の低誘電率の有機絶縁膜が好ましい。有機絶縁膜は、回転塗布法により形成すればよい。第２の絶縁膜１７及び第３の絶縁膜１８は、それぞれシリコン窒化膜及びシリコン酸化膜であり、化学気相堆積（ＣＶＤ）法により形成すればよい。
【００２９】
次に、図１（ｃ）に示すように、第３の絶縁膜１８の上にレジストパターン１９を形成した後、ドライエッチング技術を用いて、レジストパターン１９をマスクとして第３の絶縁膜１８を選択的にエッチングすることにより開口部２０Ａを形成する。この際に、第２の絶縁膜１７はエッチングストッパ膜として機能する。この後、アッシング及び洗浄によりレジストパターン１９を除去する。
【００３０】
次に、図２（ａ）に示すように、第３の絶縁膜１８をマスクとして第２の絶縁膜１７を選択的にエッチングする。第２の絶縁膜１７のエッチングには、例えばＣＦ4やＣＨＦ3等のＣＦ系ガスを用いればよい。これにより開口部２０Ｂが形成される。
【００３１】
次に、図２（ｂ）に示すように、第３の絶縁膜１８及び第２の絶縁膜１７をマスクとして第１の絶縁膜１６を選択的にエッチングする。第１の絶縁膜１６のエッチングには、水素原子を含み且つフッ素原子を含まないガスを用いて行う。本実施形態においては、Ｈ2とＮ2との混合ガスを用いた。例えば、Ｈ2ガスとＮ2ガスとを、チャンバ内の圧力が０．４Ｐａとなるようにそれぞれ３０ｍｌ／分及び７０ｍｌ／分の流量で導入し、アンテナパワーが２０００Ｗで、バイアスパワーが２００Ｗの条件においてエッチングを行った。エッチング時の基板温度は０℃とした。
【００３２】
このような条件で、第１の絶縁膜１６をエッチングすることにより、ソース・ドレイン領域１５に損傷を与えることなく、ソース・ドレイン領域１５に到達するコンタクトホール２０Ｃを形成することができる。
【００３３】
次に、図２（ｃ）に示すように、半導体基板１１上の全面にタングステン層を形成した後、形成したタングステン層をシリコン酸化膜１８が露出するまでドライエッチング技術を用いてエッチバックすることにより、ソース・ドレイン領域１５と電気的に接続されたコンタクトプラグ２２を形成する。タングステン層は、エッチバックに代えてＣＭＰ法等を用いて研磨してもよい。
【００３４】
本実施形態の半導体装置の製造方法は、ゲート電極１３の間を埋め込むように、水素原子を含み且つフッ素原子を含まないガスによりエッチングできる第１の絶縁膜１６を形成した後、エッチングストッパ膜となる第２の絶縁膜１７を形成する。このため、ゲート電極１３同士の間隔が狭い場合でも半導体基板１１に損傷を与えず確実にコンタクトホール２０Ｃを形成することができる。エッチングガスがフッ素原子を含んでいないため、ソース・ドレイン領域１５等の導電領域が酸化又は腐食するおそれもない。従って、コンタクト抵抗の劣化を抑えることができる。
【００３５】
なお、第１の絶縁膜１６を回転塗布法により形成した低誘電率の有機絶縁膜とした例について説明したが、ＣＶＤ法等により形成した多孔質シリカ等としてもよい。また、第１の絶縁膜１６をエッチングするガスを、Ｈ2とＮ2との混合ガスとする例を示したが、Ｈ2を単独で用いてもよい。但しＮ2との混合ガスを用いることにより、側壁を保護することができる。またＨ2に代えてＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4又はＰＨ3等を用いてもよい。また、これらを２つ以上混合した混合ガスとしてもよい。この場合にもＮ2との混合ガスを用いることにより、側壁を保護することができる。有機絶縁膜を、水素原子を含むガスを用いてエッチングした場合、ＣＯ2及びＨ2Ｏ等が形成されるため、有機絶縁膜のエッチングが進行する。また、導電領域が水素原子に曝されるため、導電領域において還元反応が生じ、酸化及び腐食は生じない。このため、導電領域がエッチングされることはない。
【００３６】
また、有機絶縁膜がフッ素原子を含む場合、水素原子は有機絶縁膜中のフッ素と反応してフッ酸（ＨＦ）となる、しかし、生成したＨＦはエッチング処理室より排出されるため、導電領域がフッ素に曝されることはない。
【００３７】
また、ゲート電極及びソース・ドレイン領域の少なくとも一方をシリサイド化した場合にも同様の効果が期待できる。
【産業上の利用可能性】
【００３８】
本発明に係る半導体装置及びその製造方法は、ゲート電極同士の間隔が狭い場合においても、基板に損傷を与えることなく微細なコンタクトホールを安定して形成することが可能な半導体装置及びその製造方法を実現でき、特に微細なコンタクトホールを必要とする半導体装置及びその製造方法等として有用である。
【図面の簡単な説明】
【００３９】
【図１】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】（ａ）〜（ｃ）は従来の半導体装置の製造方法の問題点を示すための断面図である。
【符号の説明】
【００４０】
１１ 半導体基板
１２ ゲート絶縁膜
１３ ゲート電極
１４ サイドウォール
１５ ソース・ドレイン領域
１６ 第１の絶縁膜
１７ 第２の絶縁膜
１８ 第３の絶縁膜
１９ レジストパターン
２０Ａ 開口部
２０Ｂ 開口部
２０Ｃ コンタクトホール
２１ トランジスタ
２２ コンタクトプラグ
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にコンタクトを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化及び高性能化に伴い、微細加工に対する要求が厳しくなっており、その１つとして微細なコンタクトホールを形成することが要請されている。
【０００３】
ソース・ドレイン領域等の半導体基板表面に形成された導電領域に到達するコンタクトホールを形成する方法として、フォトリソグラフィー技術を用いて形成したレジストパターンをマスクとして層間絶縁膜をドライエッチングする方法が知られている。しかし、この方法では、レジストパターンを露光現像する際の解像度及びレジストパターンと半導体基板表面の導電領域との位置合わせ精度により、コンタクトホールの微細化が制約される。
【０００４】
微細なコンタクトホールの形成を可能にする手段として、自己整合式コンタクト加工（Self-Aligned Contact：以下ＳＡＣと称する。）技術が知られている。ＳＡＣ技術は、例えば２つのゲート電極に挟まれた半導体基板表面の導電領域に到達するコンタクトホールを形成する場合、ゲート電極の上面及び側面に形成されているサイドウォール絶縁膜を利用して、２つのゲート電極間に自己整合的にコンタクトホールを形成する技術である。
【０００５】
しかし、微細化によりゲート電極同士の間隔が狭くなると、ゲート電極の上面及び側面に形成されているサイドウォール絶縁膜を薄膜化する必要がある。サイドウォール絶縁膜を薄膜化すると、コンタクトホールを形成する際にゲート電極が露出し、ゲート電極とコンタクトプラグとがショートする短絡不良が発生しやすくなる。
【０００６】
短絡不良の発生を回避する方法として、ゲート電極を薄いエッチング防止膜により保護する方法が検討されている（例えば、特許文献１を参照。）。例えば、ゲート電極及びソース・ドレイン領域を形成した後、半導体基板の全面に薄いエッチング防止膜を形成する。次に、エッチング防止膜が形成されたゲート電極同士の間の領域を埋めるように耐熱性を有する有機絶縁膜を形成する。このようにすれば、コンタクトホールを形成する際に、エッチング防止膜が有機絶縁膜により保護されるため、ゲート電極が露出するおそれがない。
【０００７】
しかし、サリサイド技術を用いる場合には、ゲート電極の上面にシリサイドを形成するため、ゲート電極の上面及び側面にサイドウォール絶縁膜を形成できない。このため、ＳＡＣ構造を形成することができず、ゲート電極とコンタクトプラグとの短絡不良が発生する。これを解決する方法として、ゲート電極及びソース・ドレイン領域のそれぞれの上にシリサイド膜を形成した後、半導体基板の全面にシリコン酸化膜を形成し、平坦化した後、コンタクトパターンを有するシリコン窒化膜を形成する方法が報告されている（例えば、特許文献２を参照。）。
【０００８】
また、層間絶縁膜のエッチング速度とゲート電極を被覆するサイドウォール絶縁膜のエッチング速度とは同程度であるため、層間絶縁膜のドライエッチングを行う際にサイドウォール絶縁膜もエッチングされ、ゲート電極とコンタクトプラグとの短絡不良が発生するおそれがある。これを解消するため、層間絶縁膜の下にシリコン窒化膜等からなるエッチングストッパ膜を形成する方法が報告されている（例えば、特許文献３を参照。）。
【特許文献１】特開２００３−２５８０９２号公報
【特許文献２】特開２００２−１１８１６６号公報
【特許文献３】特開２０００−３０７００１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来のシリコン窒化膜からなるエッチングストッパ膜を用いるコンタクトホールの形成方法は、残存したエッチングストッパ膜を除去する際に導電領域の一部がエッチングされ、損傷を受けるという問題がある。
【００１０】
微細化によりゲート電極同士の間隔が狭くなると、図３（ａ）に示すように、ゲート電極１１２の間にエッチングストッパ膜１１６が埋め込まれ、他の部分よりも膜厚が厚くなる。このため、図３（ｂ）に示すように、層間絶縁膜１１７をマスクとしてエッチングストッパ膜１１６を除去する際に、ゲート電極１１２の間の部分にエッチングストッパ膜１１６が残存してしまう。残存するエッチングストッパ膜１１６を除去するためには追加のエッチングを行う必要がある。
【００１１】
シリコン窒化膜であるエッチングストッパ膜１１６を除去するためには、フッ素（Ｆ）を含むフルオロカーボン（ＣＦ）系ガスを用いてエッチングを行う必要がある。ＣＦ系ガスはエッチング時にＦ及びＣＦx（Ｘ＝１〜３）という状態で存在し、Ｆ及びＣＦxはシリコンと反応してフッ化物を形成する。このため、半導体基板１１１の表面がエッチング除去されたり、形成されたフッ化物が空気中の水分と反応することにより半導体基板１１１の表面が腐食されたりする。その結果、図３（ｃ）に示すように、エッチングストッパ膜１１６の膜厚が薄い部分においては、ソース・ドレイン領域１１５が損傷を受ける。ソース・ドレイン領域１１５が損傷すると、コンタクト抵抗が上昇してしまう。
【００１２】
本発明は、前記従来の問題を解決し、ゲート電極同士の間隔が狭い場合においても、基板に損傷を与えることなく微細なコンタクトホールを安定して形成することが可能な半導体装置及びその製造方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は半導体装置を、エッチングストッパ膜と基板との間に水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなる絶縁膜を備えた構成とする。
【００１４】
具体的に、本発明に係る半導体装置は、基板の上に互いに間隔をおいて形成された複数のゲート電極と、基板における各ゲート電極の側方にそれぞれ形成されたソース・ドレイン領域と、基板の上に、ゲート電極同士の間の領域を埋め且つゲート電極を覆うように形成された第１の絶縁膜と、第１の絶縁膜の上に下側から順次形成された第２の絶縁膜及び第３の絶縁膜と、第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を貫通し、ソース・ドレイン領域と電気的に接続されたコンタクトプラグとを備え、第１の絶縁膜は、水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなることを特徴とする。
【００１５】
本発明の半導体装置は、ゲート電極同士の間の領域を埋め且つゲート電極を覆うように形成され、水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなる第１の絶縁膜を備えている。このため、ソース・ドレイン領域を露出するコンタクトホールを形成する際に、フッ素を含むガスを用いたエッチングを行う必要がない。従って、コンタクトホールを形成する際に、基板がフッ素と反応してエッチングされたり、基板上に形成されたフッ化物が空気中の水分と反応して基板を腐食したりするおそれがない。その結果、ソース・ドレイン領域が損傷を受けコンタクト抵抗が上昇するという不具合が生じにくい半導体装置を実現できる。
【００１６】
本発明の半導体装置において、第１の絶縁膜は、有機絶縁膜であってもよく、具体的にはポリアリールエーテル又はフッ化ポリイミド等とすればよい。また、第１の絶縁膜は、多孔質シリカであってもよい。
【００１７】
本発明の半導体装置において、水素原子を含み且つフッ素原子を含まないガスは、Ｈ2、ＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4及びＰＨ3のいずれか１つ又はそれらの２つ以上を含む混合ガスとしてもよい。
【００１８】
本発明の半導体装置において、ゲート電極、ソース拡散層及びドレイン拡散層のうちの少なくともいずれか１つの上面がシリサイド化されていてもよい。
【００１９】
本発明に係る半導体装置の製造方法は、基板の上に互いに間隔をおいて複数のゲート電極を形成した後、基板におけるゲート電極同士の間の領域にそれぞれソース・ドレイン領域を形成する工程（ａ）と、基板の上に、ゲート電極同士の間の領域を埋め且つゲート電極を覆う第１の絶縁膜を形成した後、第２の絶縁膜及び第３の絶縁膜を順次形成する工程（ｂ）と、マスクパターンを用いて、第３の絶縁膜に第２の絶縁膜を露出する開口部を形成する工程（ｃ）と、工程（ｃ）よりも後に、マスクパターンを除去し、第３の絶縁膜をマスクとして、第２の絶縁膜における開口部から露出した部分をエッチングすることにより第１の絶縁膜を露出する開口部を形成する工程（ｄ）と、工程（ｄ）よりも後に、第３の絶縁膜及び第２の絶縁膜をマスクにして、第１の絶縁膜における開口部から露出した部分を、水素原子を含み且つフッ素原子を含まないガスを用いてエッチングすることにより、ソース・ドレイン領域を露出するコンタクトホールを形成する工程（ｅ）とを備えていることを特徴とする。
【００２０】
本発明に係る半導体装置の製造方法は、第３の絶縁膜及び第２の絶縁膜をマスクにして、第１の絶縁膜における開口部から露出した部分を、水素原子を含み且つフッ素原子を含まないガスを用いてエッチングすることにより、ソース・ドレイン領域を露出するコンタクトホールを形成する工程を備えている。このため、コンタクトホールを形成する際に、基板がフッ素と反応してエッチングされたり、基板上に形成されたフッ化物が空気中の水分と反応して基板を腐食したりするおそれがない。従って、ソース・ドレイン領域が損傷を受けコンタクト抵抗が上昇するという不具合が生じにくい半導体装置を実現できる。
【００２１】
本発明の半導体装置において第１の絶縁膜は、有機絶縁膜としてもよく、具体的には、ポリアリールエーテル又はフッ化ポリイミド等とすればよい。また、第１の絶縁膜は、ＣＶＤ法により形成した多孔質シリカであってもよい。
【００２２】
本発明の半導体装置の製造方法において、水素原子を含み且つフッ素原子を含まないガスは、Ｈ2、ＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4及びＰＨ3のいずれか１つ又はそれらの２つ以上を含む混合ガスとしてもよい。
【００２３】
本発明の半導体装置の製造方法において、工程（ｂ）よりも前に、ゲート電極及びソース・ドレイン領域の少なくとも一方の表面をシリサイド化する工程（ｆ）をさらに備えていてもよい。
【発明の効果】
【００２４】
本発明に係る半導体装置及びその製造方法によれば、ゲート電極同士の間隔が狭い場合においても、基板に損傷を与えることなく微細なコンタクトホールを安定して形成することが可能な半導体装置及びその製造方法を実現できる。
【発明を実施するための最良の形態】
【００２５】
本発明の一実施形態について図面を参照して説明する。図１及び図２は、一実施形態に係る半導体装置の製造方法を工程順に示している。
【００２６】
まず、図１（ａ）に示すように、半導体基板１１に、複数のトランジスタ２１を形成する。トランジスタ２１は、半導体基板１１の上にゲート絶縁膜１２を介在させて形成されたゲート電極１３と、ゲート電極１３の側壁上を覆うサイドウォール１４と、半導体基板１１におけるゲート電極１３の側方に形成されたソース・ドレイン領域１５とを有している。
【００２７】
次に、図１（ｂ）に示すように、半導体基板１１上の全面に第１の絶縁膜１６を形成する。続いて、第１の絶縁膜１６の上に第２の絶縁膜１７及び第３の絶縁膜１８を形成し、第３の絶縁膜１８の上面を化学的機械的研磨（ＣＭＰ）法等により平坦化する。
【００２８】
第１の絶縁膜１６は、水素原子を含み且つフッ素原子を含まないガスによりエッチングが可能な材料により形成する。例えば、有機絶縁膜とすればよく、特に、ポリアリールエーテル又はフッ化ポリイミド等の低誘電率の有機絶縁膜が好ましい。有機絶縁膜は、回転塗布法により形成すればよい。第２の絶縁膜１７及び第３の絶縁膜１８は、それぞれシリコン窒化膜及びシリコン酸化膜であり、化学気相堆積（ＣＶＤ）法により形成すればよい。
【００２９】
次に、図１（ｃ）に示すように、第３の絶縁膜１８の上にレジストパターン１９を形成した後、ドライエッチング技術を用いて、レジストパターン１９をマスクとして第３の絶縁膜１８を選択的にエッチングすることにより開口部２０Ａを形成する。この際に、第２の絶縁膜１７はエッチングストッパ膜として機能する。この後、アッシング及び洗浄によりレジストパターン１９を除去する。
【００３０】
次に、図２（ａ）に示すように、第３の絶縁膜１８をマスクとして第２の絶縁膜１７を選択的にエッチングする。第２の絶縁膜１７のエッチングには、例えばＣＦ4やＣＨＦ3等のＣＦ系ガスを用いればよい。これにより開口部２０Ｂが形成される。
【００３１】
次に、図２（ｂ）に示すように、第３の絶縁膜１８及び第２の絶縁膜１７をマスクとして第１の絶縁膜１６を選択的にエッチングする。第１の絶縁膜１６のエッチングには、水素原子を含み且つフッ素原子を含まないガスを用いて行う。本実施形態においては、Ｈ2とＮ2との混合ガスを用いた。例えば、Ｈ2ガスとＮ2ガスとを、チャンバ内の圧力が０．４Ｐａとなるようにそれぞれ３０ｍｌ／分及び７０ｍｌ／分の流量で導入し、アンテナパワーが２０００Ｗで、バイアスパワーが２００Ｗの条件においてエッチングを行った。エッチング時の基板温度は０℃とした。
【００３２】
このような条件で、第１の絶縁膜１６をエッチングすることにより、ソース・ドレイン領域１５に損傷を与えることなく、ソース・ドレイン領域１５に到達するコンタクトホール２０Ｃを形成することができる。
【００３３】
次に、図２（ｃ）に示すように、半導体基板１１上の全面にタングステン層を形成した後、形成したタングステン層をシリコン酸化膜１８が露出するまでドライエッチング技術を用いてエッチバックすることにより、ソース・ドレイン領域１５と電気的に接続されたコンタクトプラグ２２を形成する。タングステン層は、エッチバックに代えてＣＭＰ法等を用いて研磨してもよい。
【００３４】
本実施形態の半導体装置の製造方法は、ゲート電極１３の間を埋め込むように、水素原子を含み且つフッ素原子を含まないガスによりエッチングできる第１の絶縁膜１６を形成した後、エッチングストッパ膜となる第２の絶縁膜１７を形成する。このため、ゲート電極１３同士の間隔が狭い場合でも半導体基板１１に損傷を与えず確実にコンタクトホール２０Ｃを形成することができる。エッチングガスがフッ素原子を含んでいないため、ソース・ドレイン領域１５等の導電領域が酸化又は腐食するおそれもない。従って、コンタクト抵抗の劣化を抑えることができる。
【００３５】
なお、第１の絶縁膜１６を回転塗布法により形成した低誘電率の有機絶縁膜とした例について説明したが、ＣＶＤ法等により形成した多孔質シリカ等としてもよい。また、第１の絶縁膜１６をエッチングするガスを、Ｈ2とＮ2との混合ガスとする例を示したが、Ｈ2を単独で用いてもよい。但しＮ2との混合ガスを用いることにより、側壁を保護することができる。またＨ2に代えてＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4又はＰＨ3等を用いてもよい。また、これらを２つ以上混合した混合ガスとしてもよい。この場合にもＮ2との混合ガスを用いることにより、側壁を保護することができる。有機絶縁膜を、水素原子を含むガスを用いてエッチングした場合、ＣＯ2及びＨ2Ｏ等が形成されるため、有機絶縁膜のエッチングが進行する。また、導電領域が水素原子に曝されるため、導電領域において還元反応が生じ、酸化及び腐食は生じない。このため、導電領域がエッチングされることはない。
【００３６】
また、有機絶縁膜がフッ素原子を含む場合、水素原子は有機絶縁膜中のフッ素と反応してフッ酸（ＨＦ）となる、しかし、生成したＨＦはエッチング処理室より排出されるため、導電領域がフッ素に曝されることはない。
【００３７】
また、ゲート電極及びソース・ドレイン領域の少なくとも一方をシリサイド化した場合にも同様の効果が期待できる。
【産業上の利用可能性】
【００３８】
本発明に係る半導体装置及びその製造方法は、ゲート電極同士の間隔が狭い場合においても、基板に損傷を与えることなく微細なコンタクトホールを安定して形成することが可能な半導体装置及びその製造方法を実現でき、特に微細なコンタクトホールを必要とする半導体装置及びその製造方法等として有用である。
【図面の簡単な説明】
【００３９】
【図１】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】（ａ）〜（ｃ）は従来の半導体装置の製造方法の問題点を示すための断面図である。
【符号の説明】
【００４０】
１１ 半導体基板
１２ ゲート絶縁膜
１３ ゲート電極
１４ サイドウォール
１５ ソース・ドレイン領域
１６ 第１の絶縁膜
１７ 第２の絶縁膜
１８ 第３の絶縁膜
１９ レジストパターン
２０Ａ 開口部
２０Ｂ 開口部
２０Ｃ コンタクトホール
２１ トランジスタ
２２ コンタクトプラグ
【特許請求の範囲】
【請求項１】
基板の上に互いに間隔をおいて形成された複数のゲート電極と、
前記基板における前記各ゲート電極の側方にそれぞれ形成されたソース・ドレイン領域と、
前記基板の上に、前記ゲート電極同士の間の領域を埋め且つ前記ゲート電極を覆うように形成された第１の絶縁膜と、
前記第１の絶縁膜の上に下側から順次形成された第２の絶縁膜及び第３の絶縁膜と、
前記第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を貫通し、前記ソース・ドレイン領域と電気的に接続されたコンタクトプラグとを備え、
前記第１の絶縁膜は、水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなることを特徴とする半導体装置。
【請求項２】
前記第１の絶縁膜は、有機絶縁膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記有機絶縁膜は、ポリアリールエーテル又はフッ化ポリイミドからなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の絶縁膜は、多孔質シリカであることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記水素原子を含み且つフッ素原子を含まないガスは、Ｈ2、ＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4及びＰＨ3のいずれか１つ又はそれらの２つ以上を含む混合ガスであることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記ゲート電極、前記ソース・ドレイン領域のうちの少なくともいずれか１つの上面がシリサイド化されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
基板の上に互いに間隔をおいて複数のゲート電極を形成した後、前記基板における前記各ゲート電極の側方にそれぞれソース・ドレイン領域を形成する工程（ａ）と、
前記基板の上に、前記ゲート電極同士の間の領域を埋め且つ前記ゲート電極を覆う第１の絶縁膜を形成した後、第２の絶縁膜及び第３の絶縁膜を順次形成する工程（ｂ）と、
マスクパターンを用いて、前記第３の絶縁膜に前記第２の絶縁膜を露出する開口部を形成する工程（ｃ）と、
前記工程（ｃ）よりも後に、前記マスクパターンを除去し、前記第３の絶縁膜をマスクとして、前記第２の絶縁膜における前記開口部から露出した部分をエッチングすることにより前記第１の絶縁膜を露出する開口部を形成する工程（ｄ）と、
前記工程（ｄ）よりも後に、前記第３の絶縁膜及び第２の絶縁膜をマスクにして、前記第１の絶縁膜における前記開口部から露出した部分を、水素原子を含み且つフッ素原子を含まないガスを用いてエッチングすることにより、前記ソース・ドレイン領域を露出するコンタクトホールを形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項８】
前記第１の絶縁膜は、有機絶縁膜であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記有機絶縁膜は、ポリアリールエーテル又はフッ化ポリイミドからなることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の絶縁膜は、ＣＶＤ法により形成した多孔質シリカであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１１】
前記水素原子を含み且つフッ素原子を含まないガスは、Ｈ2、ＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4及びＰＨ3のいずれか１つ又はそれらの２つ以上を含む混合ガスであることを特徴とする請求項７〜１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｂ）よりも前に、前記ゲート電極及びソース・ドレイン領域の少なくとも一方の表面をシリサイド化する工程（ｆ）をさらに備えていることを特徴とする請求項７〜１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
基板の上に互いに間隔をおいて形成された複数のゲート電極と、
前記基板における前記各ゲート電極の側方にそれぞれ形成されたソース・ドレイン領域と、
前記基板の上に、前記ゲート電極同士の間の領域を埋め且つ前記ゲート電極を覆うように形成された第１の絶縁膜と、
前記第１の絶縁膜の上に下側から順次形成された第２の絶縁膜及び第３の絶縁膜と、
前記第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を貫通し、前記ソース・ドレイン領域と電気的に接続されたコンタクトプラグとを備え、
前記第１の絶縁膜は、水素原子を含み且つフッ素原子を含まないガスによりドライエッチング可能な材料からなることを特徴とする半導体装置。
【請求項２】
前記第１の絶縁膜は、有機絶縁膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記有機絶縁膜は、ポリアリールエーテル又はフッ化ポリイミドからなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の絶縁膜は、多孔質シリカであることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記水素原子を含み且つフッ素原子を含まないガスは、Ｈ2、ＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4及びＰＨ3のいずれか１つ又はそれらの２つ以上を含む混合ガスであることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記ゲート電極、前記ソース・ドレイン領域のうちの少なくともいずれか１つの上面がシリサイド化されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
基板の上に互いに間隔をおいて複数のゲート電極を形成した後、前記基板における前記各ゲート電極の側方にそれぞれソース・ドレイン領域を形成する工程（ａ）と、
前記基板の上に、前記ゲート電極同士の間の領域を埋め且つ前記ゲート電極を覆う第１の絶縁膜を形成した後、第２の絶縁膜及び第３の絶縁膜を順次形成する工程（ｂ）と、
マスクパターンを用いて、前記第３の絶縁膜に前記第２の絶縁膜を露出する開口部を形成する工程（ｃ）と、
前記工程（ｃ）よりも後に、前記マスクパターンを除去し、前記第３の絶縁膜をマスクとして、前記第２の絶縁膜における前記開口部から露出した部分をエッチングすることにより前記第１の絶縁膜を露出する開口部を形成する工程（ｄ）と、
前記工程（ｄ）よりも後に、前記第３の絶縁膜及び第２の絶縁膜をマスクにして、前記第１の絶縁膜における前記開口部から露出した部分を、水素原子を含み且つフッ素原子を含まないガスを用いてエッチングすることにより、前記ソース・ドレイン領域を露出するコンタクトホールを形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項８】
前記第１の絶縁膜は、有機絶縁膜であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記有機絶縁膜は、ポリアリールエーテル又はフッ化ポリイミドからなることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の絶縁膜は、ＣＶＤ法により形成した多孔質シリカであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１１】
前記水素原子を含み且つフッ素原子を含まないガスは、Ｈ2、ＨＮ3、Ｎ2Ｈ4、Ｈ2Ｓ、ＳｉＨ4及びＰＨ3のいずれか１つ又はそれらの２つ以上を含む混合ガスであることを特徴とする請求項７〜１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｂ）よりも前に、前記ゲート電極及びソース・ドレイン領域の少なくとも一方の表面をシリサイド化する工程（ｆ）をさらに備えていることを特徴とする請求項７〜１１のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−２５２９５７（Ｐ２００９−２５２９５７Ａ）
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願番号】特願２００８−９８２５１（Ｐ２００８−９８２５１）
【出願日】平成２０年４月４日（２００８．４．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願日】平成２０年４月４日（２００８．４．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]