半導体加工方法
【課題】ｈｉｇｈ−ｋ膜／メタルゲート構造を有する半導体素子のドライエッチングにおいて、メタルゲート部分を垂直にエッチングする。
【解決手段】減圧処理室２０４と、該減圧処理室に処理ガスを供給するガス供給手段と、前記減圧処理室内に、半導体基板を載置して保持する試料台２０５と、前記減圧処理室に供給された処理ガスに高周波エネルギを供給してプラズマを生成するプラズマ生成手段を備え、生成したプラズマにより前記半導体基板にプラズマエッチング処理を施す半導体加工方法において、前記試料台上に、ＨｆあるいはＺｒを含む高誘電率絶縁膜、ＴｉあるいはＴａを含む仕事関数制御金属導体膜、およびレジストを順次形成した半導体基板２０６を載置し、前記レジストを用いて前記導体膜をエッチング加工するに際して、前記試料台にオンオフ変調された基板バイアス電圧を印加する。
【解決手段】減圧処理室２０４と、該減圧処理室に処理ガスを供給するガス供給手段と、前記減圧処理室内に、半導体基板を載置して保持する試料台２０５と、前記減圧処理室に供給された処理ガスに高周波エネルギを供給してプラズマを生成するプラズマ生成手段を備え、生成したプラズマにより前記半導体基板にプラズマエッチング処理を施す半導体加工方法において、前記試料台上に、ＨｆあるいはＺｒを含む高誘電率絶縁膜、ＴｉあるいはＴａを含む仕事関数制御金属導体膜、およびレジストを順次形成した半導体基板２０６を載置し、前記レジストを用いて前記導体膜をエッチング加工するに際して、前記試料台にオンオフ変調された基板バイアス電圧を印加する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体加工方法に係り、特に高誘電率絶縁膜上に金属を堆積した構造の半導体を加工する半導体加工方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体素子の加工に用いるプラズマを用いた表面処理装置において、試料にかかる高周波電圧の振幅Ｖｐｐを２０Ｖ以下の期間と３００Ｖ以上の期間に分けて交互に印加することにより、酸化膜の絶縁破壊を防ぐ方法が示されている。
【０００３】
特許文献２には、半導体素子のエッチング装置において、エッチングガスに堆積性のガスを添加し、かつ試料に印加する高周波バイアスを周期的にオンオフ変調することにより、下地絶縁膜とのエッチング速度の選択比を高くする技術が示されている。
【０００４】
特許文献３には、ｐｏｌｙ−Ｓｉを加工するエッチング装置において、試料に印加するバイアス電力をオンオフ変調すると同時に、エッチングガスに塩素と酸素の混合ガスを用いることにより、ｐｏｌｙ−ＳｉとＳｉＯ２のエッチング速度の選択比を高くする技術が示されている。
【特許文献１】特開平１１−６７７３４号公報
【特許文献２】特開平１１−３８７９号公報
【特許文献３】特開２０００−２９４５３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記特許文献１，２，３には、試料に印加するバイアス電力をオンオフ変調して、選択比などのエッチング特性を向上する技術が示されている。なお、後述するｈｉｇｈ−ｋ／メタルゲート構造を有する素子をエッチング対象とするものでない。また、前記バイアス電力をオンオフ変調する技術は、エッチングガスあるいはバイアス電圧の振幅を限定する記述がなされてされていることから分かるように、試料に印加するバイアス電力をオンオフ変調するだけでは、十分なエッチング特性の向上は望めない。
【０００６】
すなわち、オンオフ変調の特性を生かすためには、加工対象となる材料と構造に応じたプロセス領域を確定しておく必要がある。
【０００７】
本発明は、トランジスタのより高速化のために提案されている、一般にｈｉｇｈ−ｋ／メタルゲートと呼ばれる構造を有する半導体素子における微細なドライエッチング加工を目的としている。この半導体素子は、ゲートの絶縁膜（例えばＨｆ酸化物やＺｒ酸化物）の上にＴｉＮあるいはＴａＮのような仕事関数を制御する目的の金属を堆積して、さらにその上にｐｏｌｙ−ＳｉあるいはＷやＭｏなどの高融点金属を堆積させた構造を有し、該構造をレジストをマスクとしてエッチングするものである。
【０００８】
ｈｉｇｈ−ｋ／メタルゲート構造を有する半導体素子のエッチングにおいては、メタルゲートの材料として使われるＴｉあるいはＴａのハロゲン化物の蒸気圧が比較的低いために、エッチング中に発生する反応生成物が側壁に堆積して徐々に太ってしまい、該側壁はテーパ形状になる。
【０００９】
本発明は、このような問題点に鑑みてなされたもので、ｈｉｇｈ−ｋ／メタルゲート構造を有する半導体素子のドライエッチングにおいて、メタルゲート部分を垂直にエッチングすることのできる加工方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明は上記課題を解決するため、次のような手段を採用した。
【００１１】
減圧処理室と、該減圧処理室に処理ガスを供給するガス供給手段と、前記減圧処理室内に、半導体基板を載置して保持する試料台と、前記減圧処理室に供給された処理ガスに高周波エネルギを供給してプラズマを生成するプラズマ生成手段を備え、生成したプラズマにより前記半導体基板にプラズマエッチング処理を施す半導体加工方法において、
前記試料台上に、ＨｆあるいはＺｒを含む高誘電率絶縁膜、ＴｉあるいはＴａを含む仕事関数制御金属導体膜、およびレジストを順次形成した半導体基板を載置し、前記レジストを用いて前記導体膜をエッチング加工するに際して、前記試料台にオンオフ変調された基板バイアス電圧を印加する。
【発明の効果】
【００１２】
本発明は、以上の構成を備えるため、ｈｉｇｈ−ｋ膜／メタルゲート構造を有する半導体素子のドライエッチングにおいて、メタルゲート部分を垂直にエッチングすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、最良の実施形態を添付図面を参照しながら説明する。図１は、本実施形態にかかる半導体素子の加工方法を説明する図である。
【００１４】
図１（ａ）は加工対象となる半導体素子の断面図である。半導体素子は、図１（ａ）に示すようにＳｉ基板１０１、Ｓｉ基板１０１上に順次形成した高誘電率絶縁膜としてのＨｆＳｉＯＮ膜１０２、仕事関数制御金属導体膜としてのＴａＳｉＮ膜１０３、電極材料としてのｐｏｌｙ−Ｓｉ膜１０４、キャップとしてのＳｉＮ膜１０５、反射防止膜１０６を備える。
【００１５】
ここで、高誘電率のＨｆＳｉＯＮ膜１０２をＦＥＴのゲート絶縁膜（ｈｉｇｈ−ｋ膜）として利用し、ＴａＳｉＮ１０３をメタルゲートとして利用することにより、ｈｉｇｈ−ｋ膜／メタルゲート構造を備えるＦＥＴを形成することができる。
【００１６】
なお、それぞれの膜厚はＨｆＳｉＯＮ膜１０２が２ｎｍ、ＴａＳｉＮ膜１０３が１０ｎｍ、ｐｏｌｙ−Ｓｉ膜１０４が５０ｎｍ、ＳｉＮ膜１０５が５０ｎｍ、反射防止膜１０６が８０ｎｍ、レジスト膜１０７が２００ｎｍである。
【００１７】
図１（ａ）は、処理の初期状態を表し、リソグラフィーによりパターニングされたレジスト１０７が最上層にある。
【００１８】
図２は、半導体素子を加工する加工装置（プラズマエッチング装置）を説明する図である。この装置は電子スピン共鳴（ＥＣＲ）方式と呼ばれる装置であり、プラズマ電源２０１から放出された電磁波をアンテナ２０２、石英などの電磁波を透過する窓２０３を通して真空チャンバ（減圧処理室）２０４内に導入する。チャンバ２０４内はエッチングガスが一定の圧力で保持されており、前記電磁波によりガスをプラズマ化し、生成された反応性イオンをウエハ２０６に入射させることでエッチングが進行する。
【００１９】
ウエハ２０６を保持する試料台２０５には入射イオンを加速するためのバイアス電源２０７が接続されている。試料台に印加されるバイアス電力は図２（ｂ）に示すようにオンオフ変調される。
【００２０】
この装置では電磁コイル２０８によりチャンバ２０４内に磁場を発生する。プラズマ中の電子スピン周波数と、プラズマ電源２０１の周波数が一致するように磁場強度を設定すると、電力が効率よくプラズマに吸収されて、低圧にて高いプラズマ密度を維持することができる。また、ＥＣＲを生じる磁場強度は電磁コイル２０８に流す電流値を変えることにより設定することができる。したがって、ＥＣＲ方式のプラズマ源は、低圧力を必要とする本発明の実施には適している。
【００２１】
図１（ｂ）は、最上層にあるレジスト膜１０７を用いてエッチングを開始し、ｐｏｌｙ−Ｓｉ膜１０４までのエッチングが終了したときの形状である。
【００２２】
図１（ｃ）は仕事関数制御金属膜１０３（ここではＴａＳｉＮ）をエッチングしている途中を表す図でり、バイアス電力がオン期間の様子を表している。
【００２３】
ＴａＳｉＮ膜１０３のエッチングに際しては、ＳＦ２ガスを２０ｍｌ／分、Ｃｌ２ガスを２０ｍｌ／分、ＣＨＦ３ガスを４０ｍｌ／分、Ｎ２ガスを１００ｍｌ／分の流量で供給し、圧力０．４Ｐａのプラズマを用いた。図１（ｃ）は、バイアス電力オン期間の様子を表しており、この期間には、イオン１０８が高エネルギーで加速されエッチング反応が促進される。反応生成物の多くは表面から脱離するために、側壁に堆積物１０９の多くが付着する。 図１（ｄ）は、仕事関数制御金属膜１０３のエッチング途中でバイアス電力がオフ期間の様子を表している。バイアス電力のオフ期間ではイオンが加速されないために、素子の上面（底面）でのエッチング反応は減速される。一方、中性のＦ原子は素子の上面あるいは側面（側壁）に等方的に入射する。これにより、側壁に堆積しているＴａＦｘ（ｘ＝１〜４）は蒸気圧の高いＴａＦ５に変換される。
【００２４】
また、前記オフ期間には、プラズマ電位程度の電位加速された方向性が良くない（ウエハに対する垂直性が良くない）低エネルギーのイオンが側壁に入射する。この低エネルギのイオンにより、前記側壁に付着したＴａＦ５は側壁から脱離し排出ガスとともに外部に排出される。このようにして側壁堆積物は減少し、前記テーパ形状は抑制される。
【００２５】
図１（ｅ）は、エッチングの終了時点における様子を示す図である。バイアス電力を周期的にオンオフすることで、図１（ｃ）と（ｄ）が繰り返されて、図１（ｅ）に示すように仕事関数制御金属膜１０３を側壁を垂直にエッチングすることができる。
【００２６】
図１（ｆ）は、印加するバイアス電力にオフ期間を設けずに連続的に印加した例を示す図である。この場合には、側壁に付着する堆積物が多くなるため、仕事関数制御金属膜１０３の側壁はテーパ形状になってしまう。このテーパ形状は、素子（ＦＥＴ）のゲート長を設計寸法から変えてしまうことになる。また、ゲート長のばらつきも大きくなるので、素子特性の劣化につながる。
【００２７】
以上説明したように、仕事関数制御金属膜（メタルゲート）をエッチングする際にバイアス電力をオンオフ変調することにより、仕事関数制御金属膜の側壁を垂直にエッチング加工することができ、これにより素子特性の向上を図ることができる。
【００２８】
次に、仕事関数制御金属膜（メタルゲート）１０３の垂直エッチングを達成するための条件（実験的に求めたガス組成などの条件）の詳細を説明する。
【００２９】
まず、ＴａＮ，ＴａＳｉＮのようにＴａを含むメタルゲートをエッチングする場合には処理ガスとして、ＳＦ６、ＮＦ３、ＣＦ４、ＣＨＦ３のようなＦを含むガスが必要で、Ｆを含むガスを希ガス、窒素、Ｃｌ２などのガスと混合する場合はその流量の割合をＳＦ６ならば３％以上、ＮＦ３ならば６％以上、ＣＦ４ならば１０％以上、ＣＨＦ３ならば４０％以上にすることが必要である。なお、前記流量の割合はＳＦ６ならば１０％ないし３０％、ＮＦ３ならば２０％ないし６０％、ＣＦ４ならば３０％ないし８０％、ＣＨＦ３ならば４０％ないし６０％がより好ましい。
【００３０】
また、ＴｉＮのようにＴｉを含むメタルゲートをエッチングする場合には、塩素を含むガスが必要で、Ｃｌ２を希ガス、窒素、ＳＦ６、ＮＦ３、ＣＦ４、ＣＨＦ３などと混合する場合はその割合を３０％以上にする必要がある。なお、Ｃｌ２の割合は４０％ないし８０％がより好ましい。Ｆを含むガスあるいは塩素を含むガスの割合が多すぎると、仕事関数制御金属の上に堆積されているほかの金属あるいは多結晶Ｓｉの形状が乱れてしまうからである。
【００３１】
なお、ＴｉＮをエッチングする場合において、表面にＴｉの酸化物などのＣｌ２では除去しにくい物質が存在することがある。このような場合には、Ｆを多く含むガスによる数秒のブレークスルーステップを追加すればよい。
【００３２】
エッチングガスの圧力は、イオンの割合を多くして、高異方性を保つために１Ｐａ以下が望ましい。なお、前記エッチングガスの圧力は０．１Ｐａないし０．４Ｐａがより好ましい。試料温度は０℃から１００℃の範囲で良好な加工形状が得られた。試料に印加する電圧の振幅は下地のｈｉｇｈ−ｋ膜の材料（ここではＨｆＳｉＯＮ）との選択比を上げるために２００Ｖ以下が望ましい。また、バイアス電力ののデューティ比（オン期間／（オン期間＋オフ期間））は５％以上５０％以下が適当である。なお、前記デューティ比は１０％ないし３０％がより好ましい。エッチングガスの圧力０．１Ｐａないし０．４Ｐａ、デューティ比１０％ないし３０％が制御しやすく、かつ形状の異方性が良好に得られるからである。
【００３３】
以上説明したように、本実施形態によれば、ＴｉあるいはＴａを含む仕事関数制御金属膜（メタルゲート）の垂直加工を実現するために、その側壁に堆積するＴｉあるいはＴａを含んだ反応生成物を除去しながらエッチング加工を進行させる。
【００３４】
反応生成物はエッチング反応が進行する期間、すなわち高エネルギーのイオンが基板に入射している期間に多く生じる。
【００３５】
たとえば、ＴａとＦとの反応生成物ＴａＦｘの蒸気圧はＴａと結合するフッ素原子の数ｘが多いほど蒸気圧は高くなりｘ＝５のＴａＦ５は２００℃程度で気化する。しかしイオンが高エネルギーで試料に入射すると化学的な反応に加えて、物理的なスパッタが生じるためにｘが５より小さくて蒸気圧が低い反応生成物（ハロゲン化が不十分な反応生成物）であっても試料表面から脱離する。そして、離脱した反応生成物がメタルゲートの側壁に堆積すると、メタルゲートがテーパ形状になる原因となる。
【００３６】
この間題を解決するために、本実施形態では、試料に入射するイオンの加速を休止する期間を設けた。すなわち、試料に印加するバイアス電力に周期的にオフ期間を設けた。オフ期間にはＦラジカルが等方的に試料上面および側面に入射してハロゲン化が進み、同時にバイアスが０Ｗでも生じるプラズマ電位により加速された低エネルギのイオンの入射により堆積物が側壁から離脱して、テーパ形状が緩和される。これにより、メタルゲート部分をほぼ垂直にエッチング加工することができる。
【図面の簡単な説明】
【００３７】
【図１】実施形態にかかる半導体素子の加工方法を説明する図である。
【図２】半導体素子を加工する加工装置（プラズマエッチング装置）を説明する図である。
【符号の説明】
【００３８】
１０１ Ｓｉ基板
１０２ ＨｆＳｉＯＮ膜
１０３ 仕事関数制御金属膜
１０４ ｐｏｌｙ−Ｓｉ膜
１０５ ＳｉＮ膜
１０６ 反射防止膜
１０７ レジスト
１０８ イオン
１０９ 堆積物
１１０ Ｆ原子
２０１ プラズマ電源
２０２ アンテナ
２０３ 窓
２０４ 真空チャンバ
２０５ 試料台
２０６ ウエハ
２０７ バイアス電源
２０８ 電磁コイル
【技術分野】
【０００１】
本発明は、半導体加工方法に係り、特に高誘電率絶縁膜上に金属を堆積した構造の半導体を加工する半導体加工方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体素子の加工に用いるプラズマを用いた表面処理装置において、試料にかかる高周波電圧の振幅Ｖｐｐを２０Ｖ以下の期間と３００Ｖ以上の期間に分けて交互に印加することにより、酸化膜の絶縁破壊を防ぐ方法が示されている。
【０００３】
特許文献２には、半導体素子のエッチング装置において、エッチングガスに堆積性のガスを添加し、かつ試料に印加する高周波バイアスを周期的にオンオフ変調することにより、下地絶縁膜とのエッチング速度の選択比を高くする技術が示されている。
【０００４】
特許文献３には、ｐｏｌｙ−Ｓｉを加工するエッチング装置において、試料に印加するバイアス電力をオンオフ変調すると同時に、エッチングガスに塩素と酸素の混合ガスを用いることにより、ｐｏｌｙ−ＳｉとＳｉＯ２のエッチング速度の選択比を高くする技術が示されている。
【特許文献１】特開平１１−６７７３４号公報
【特許文献２】特開平１１−３８７９号公報
【特許文献３】特開２０００−２９４５３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記特許文献１，２，３には、試料に印加するバイアス電力をオンオフ変調して、選択比などのエッチング特性を向上する技術が示されている。なお、後述するｈｉｇｈ−ｋ／メタルゲート構造を有する素子をエッチング対象とするものでない。また、前記バイアス電力をオンオフ変調する技術は、エッチングガスあるいはバイアス電圧の振幅を限定する記述がなされてされていることから分かるように、試料に印加するバイアス電力をオンオフ変調するだけでは、十分なエッチング特性の向上は望めない。
【０００６】
すなわち、オンオフ変調の特性を生かすためには、加工対象となる材料と構造に応じたプロセス領域を確定しておく必要がある。
【０００７】
本発明は、トランジスタのより高速化のために提案されている、一般にｈｉｇｈ−ｋ／メタルゲートと呼ばれる構造を有する半導体素子における微細なドライエッチング加工を目的としている。この半導体素子は、ゲートの絶縁膜（例えばＨｆ酸化物やＺｒ酸化物）の上にＴｉＮあるいはＴａＮのような仕事関数を制御する目的の金属を堆積して、さらにその上にｐｏｌｙ−ＳｉあるいはＷやＭｏなどの高融点金属を堆積させた構造を有し、該構造をレジストをマスクとしてエッチングするものである。
【０００８】
ｈｉｇｈ−ｋ／メタルゲート構造を有する半導体素子のエッチングにおいては、メタルゲートの材料として使われるＴｉあるいはＴａのハロゲン化物の蒸気圧が比較的低いために、エッチング中に発生する反応生成物が側壁に堆積して徐々に太ってしまい、該側壁はテーパ形状になる。
【０００９】
本発明は、このような問題点に鑑みてなされたもので、ｈｉｇｈ−ｋ／メタルゲート構造を有する半導体素子のドライエッチングにおいて、メタルゲート部分を垂直にエッチングすることのできる加工方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明は上記課題を解決するため、次のような手段を採用した。
【００１１】
減圧処理室と、該減圧処理室に処理ガスを供給するガス供給手段と、前記減圧処理室内に、半導体基板を載置して保持する試料台と、前記減圧処理室に供給された処理ガスに高周波エネルギを供給してプラズマを生成するプラズマ生成手段を備え、生成したプラズマにより前記半導体基板にプラズマエッチング処理を施す半導体加工方法において、
前記試料台上に、ＨｆあるいはＺｒを含む高誘電率絶縁膜、ＴｉあるいはＴａを含む仕事関数制御金属導体膜、およびレジストを順次形成した半導体基板を載置し、前記レジストを用いて前記導体膜をエッチング加工するに際して、前記試料台にオンオフ変調された基板バイアス電圧を印加する。
【発明の効果】
【００１２】
本発明は、以上の構成を備えるため、ｈｉｇｈ−ｋ膜／メタルゲート構造を有する半導体素子のドライエッチングにおいて、メタルゲート部分を垂直にエッチングすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、最良の実施形態を添付図面を参照しながら説明する。図１は、本実施形態にかかる半導体素子の加工方法を説明する図である。
【００１４】
図１（ａ）は加工対象となる半導体素子の断面図である。半導体素子は、図１（ａ）に示すようにＳｉ基板１０１、Ｓｉ基板１０１上に順次形成した高誘電率絶縁膜としてのＨｆＳｉＯＮ膜１０２、仕事関数制御金属導体膜としてのＴａＳｉＮ膜１０３、電極材料としてのｐｏｌｙ−Ｓｉ膜１０４、キャップとしてのＳｉＮ膜１０５、反射防止膜１０６を備える。
【００１５】
ここで、高誘電率のＨｆＳｉＯＮ膜１０２をＦＥＴのゲート絶縁膜（ｈｉｇｈ−ｋ膜）として利用し、ＴａＳｉＮ１０３をメタルゲートとして利用することにより、ｈｉｇｈ−ｋ膜／メタルゲート構造を備えるＦＥＴを形成することができる。
【００１６】
なお、それぞれの膜厚はＨｆＳｉＯＮ膜１０２が２ｎｍ、ＴａＳｉＮ膜１０３が１０ｎｍ、ｐｏｌｙ−Ｓｉ膜１０４が５０ｎｍ、ＳｉＮ膜１０５が５０ｎｍ、反射防止膜１０６が８０ｎｍ、レジスト膜１０７が２００ｎｍである。
【００１７】
図１（ａ）は、処理の初期状態を表し、リソグラフィーによりパターニングされたレジスト１０７が最上層にある。
【００１８】
図２は、半導体素子を加工する加工装置（プラズマエッチング装置）を説明する図である。この装置は電子スピン共鳴（ＥＣＲ）方式と呼ばれる装置であり、プラズマ電源２０１から放出された電磁波をアンテナ２０２、石英などの電磁波を透過する窓２０３を通して真空チャンバ（減圧処理室）２０４内に導入する。チャンバ２０４内はエッチングガスが一定の圧力で保持されており、前記電磁波によりガスをプラズマ化し、生成された反応性イオンをウエハ２０６に入射させることでエッチングが進行する。
【００１９】
ウエハ２０６を保持する試料台２０５には入射イオンを加速するためのバイアス電源２０７が接続されている。試料台に印加されるバイアス電力は図２（ｂ）に示すようにオンオフ変調される。
【００２０】
この装置では電磁コイル２０８によりチャンバ２０４内に磁場を発生する。プラズマ中の電子スピン周波数と、プラズマ電源２０１の周波数が一致するように磁場強度を設定すると、電力が効率よくプラズマに吸収されて、低圧にて高いプラズマ密度を維持することができる。また、ＥＣＲを生じる磁場強度は電磁コイル２０８に流す電流値を変えることにより設定することができる。したがって、ＥＣＲ方式のプラズマ源は、低圧力を必要とする本発明の実施には適している。
【００２１】
図１（ｂ）は、最上層にあるレジスト膜１０７を用いてエッチングを開始し、ｐｏｌｙ−Ｓｉ膜１０４までのエッチングが終了したときの形状である。
【００２２】
図１（ｃ）は仕事関数制御金属膜１０３（ここではＴａＳｉＮ）をエッチングしている途中を表す図でり、バイアス電力がオン期間の様子を表している。
【００２３】
ＴａＳｉＮ膜１０３のエッチングに際しては、ＳＦ２ガスを２０ｍｌ／分、Ｃｌ２ガスを２０ｍｌ／分、ＣＨＦ３ガスを４０ｍｌ／分、Ｎ２ガスを１００ｍｌ／分の流量で供給し、圧力０．４Ｐａのプラズマを用いた。図１（ｃ）は、バイアス電力オン期間の様子を表しており、この期間には、イオン１０８が高エネルギーで加速されエッチング反応が促進される。反応生成物の多くは表面から脱離するために、側壁に堆積物１０９の多くが付着する。 図１（ｄ）は、仕事関数制御金属膜１０３のエッチング途中でバイアス電力がオフ期間の様子を表している。バイアス電力のオフ期間ではイオンが加速されないために、素子の上面（底面）でのエッチング反応は減速される。一方、中性のＦ原子は素子の上面あるいは側面（側壁）に等方的に入射する。これにより、側壁に堆積しているＴａＦｘ（ｘ＝１〜４）は蒸気圧の高いＴａＦ５に変換される。
【００２４】
また、前記オフ期間には、プラズマ電位程度の電位加速された方向性が良くない（ウエハに対する垂直性が良くない）低エネルギーのイオンが側壁に入射する。この低エネルギのイオンにより、前記側壁に付着したＴａＦ５は側壁から脱離し排出ガスとともに外部に排出される。このようにして側壁堆積物は減少し、前記テーパ形状は抑制される。
【００２５】
図１（ｅ）は、エッチングの終了時点における様子を示す図である。バイアス電力を周期的にオンオフすることで、図１（ｃ）と（ｄ）が繰り返されて、図１（ｅ）に示すように仕事関数制御金属膜１０３を側壁を垂直にエッチングすることができる。
【００２６】
図１（ｆ）は、印加するバイアス電力にオフ期間を設けずに連続的に印加した例を示す図である。この場合には、側壁に付着する堆積物が多くなるため、仕事関数制御金属膜１０３の側壁はテーパ形状になってしまう。このテーパ形状は、素子（ＦＥＴ）のゲート長を設計寸法から変えてしまうことになる。また、ゲート長のばらつきも大きくなるので、素子特性の劣化につながる。
【００２７】
以上説明したように、仕事関数制御金属膜（メタルゲート）をエッチングする際にバイアス電力をオンオフ変調することにより、仕事関数制御金属膜の側壁を垂直にエッチング加工することができ、これにより素子特性の向上を図ることができる。
【００２８】
次に、仕事関数制御金属膜（メタルゲート）１０３の垂直エッチングを達成するための条件（実験的に求めたガス組成などの条件）の詳細を説明する。
【００２９】
まず、ＴａＮ，ＴａＳｉＮのようにＴａを含むメタルゲートをエッチングする場合には処理ガスとして、ＳＦ６、ＮＦ３、ＣＦ４、ＣＨＦ３のようなＦを含むガスが必要で、Ｆを含むガスを希ガス、窒素、Ｃｌ２などのガスと混合する場合はその流量の割合をＳＦ６ならば３％以上、ＮＦ３ならば６％以上、ＣＦ４ならば１０％以上、ＣＨＦ３ならば４０％以上にすることが必要である。なお、前記流量の割合はＳＦ６ならば１０％ないし３０％、ＮＦ３ならば２０％ないし６０％、ＣＦ４ならば３０％ないし８０％、ＣＨＦ３ならば４０％ないし６０％がより好ましい。
【００３０】
また、ＴｉＮのようにＴｉを含むメタルゲートをエッチングする場合には、塩素を含むガスが必要で、Ｃｌ２を希ガス、窒素、ＳＦ６、ＮＦ３、ＣＦ４、ＣＨＦ３などと混合する場合はその割合を３０％以上にする必要がある。なお、Ｃｌ２の割合は４０％ないし８０％がより好ましい。Ｆを含むガスあるいは塩素を含むガスの割合が多すぎると、仕事関数制御金属の上に堆積されているほかの金属あるいは多結晶Ｓｉの形状が乱れてしまうからである。
【００３１】
なお、ＴｉＮをエッチングする場合において、表面にＴｉの酸化物などのＣｌ２では除去しにくい物質が存在することがある。このような場合には、Ｆを多く含むガスによる数秒のブレークスルーステップを追加すればよい。
【００３２】
エッチングガスの圧力は、イオンの割合を多くして、高異方性を保つために１Ｐａ以下が望ましい。なお、前記エッチングガスの圧力は０．１Ｐａないし０．４Ｐａがより好ましい。試料温度は０℃から１００℃の範囲で良好な加工形状が得られた。試料に印加する電圧の振幅は下地のｈｉｇｈ−ｋ膜の材料（ここではＨｆＳｉＯＮ）との選択比を上げるために２００Ｖ以下が望ましい。また、バイアス電力ののデューティ比（オン期間／（オン期間＋オフ期間））は５％以上５０％以下が適当である。なお、前記デューティ比は１０％ないし３０％がより好ましい。エッチングガスの圧力０．１Ｐａないし０．４Ｐａ、デューティ比１０％ないし３０％が制御しやすく、かつ形状の異方性が良好に得られるからである。
【００３３】
以上説明したように、本実施形態によれば、ＴｉあるいはＴａを含む仕事関数制御金属膜（メタルゲート）の垂直加工を実現するために、その側壁に堆積するＴｉあるいはＴａを含んだ反応生成物を除去しながらエッチング加工を進行させる。
【００３４】
反応生成物はエッチング反応が進行する期間、すなわち高エネルギーのイオンが基板に入射している期間に多く生じる。
【００３５】
たとえば、ＴａとＦとの反応生成物ＴａＦｘの蒸気圧はＴａと結合するフッ素原子の数ｘが多いほど蒸気圧は高くなりｘ＝５のＴａＦ５は２００℃程度で気化する。しかしイオンが高エネルギーで試料に入射すると化学的な反応に加えて、物理的なスパッタが生じるためにｘが５より小さくて蒸気圧が低い反応生成物（ハロゲン化が不十分な反応生成物）であっても試料表面から脱離する。そして、離脱した反応生成物がメタルゲートの側壁に堆積すると、メタルゲートがテーパ形状になる原因となる。
【００３６】
この間題を解決するために、本実施形態では、試料に入射するイオンの加速を休止する期間を設けた。すなわち、試料に印加するバイアス電力に周期的にオフ期間を設けた。オフ期間にはＦラジカルが等方的に試料上面および側面に入射してハロゲン化が進み、同時にバイアスが０Ｗでも生じるプラズマ電位により加速された低エネルギのイオンの入射により堆積物が側壁から離脱して、テーパ形状が緩和される。これにより、メタルゲート部分をほぼ垂直にエッチング加工することができる。
【図面の簡単な説明】
【００３７】
【図１】実施形態にかかる半導体素子の加工方法を説明する図である。
【図２】半導体素子を加工する加工装置（プラズマエッチング装置）を説明する図である。
【符号の説明】
【００３８】
１０１ Ｓｉ基板
１０２ ＨｆＳｉＯＮ膜
１０３ 仕事関数制御金属膜
１０４ ｐｏｌｙ−Ｓｉ膜
１０５ ＳｉＮ膜
１０６ 反射防止膜
１０７ レジスト
１０８ イオン
１０９ 堆積物
１１０ Ｆ原子
２０１ プラズマ電源
２０２ アンテナ
２０３ 窓
２０４ 真空チャンバ
２０５ 試料台
２０６ ウエハ
２０７ バイアス電源
２０８ 電磁コイル
【特許請求の範囲】
【請求項１】
減圧処理室と、該減圧処理室に処理ガスを供給するガス供給手段と、前記減圧処理室内に、半導体基板を載置して保持する試料台と、前記減圧処理室に供給された処理ガスに高周波エネルギを供給してプラズマを生成するプラズマ生成手段を備え、生成したプラズマにより前記半導体基板にプラズマエッチング処理を施す半導体加工方法において、
前記試料台上に、ＨｆあるいはＺｒを含む高誘電率絶縁膜、ＴｉあるいはＴａを含む仕事関数制御金属導体膜、およびレジストを順次形成した半導体基板を載置し、前記レジストを用いて前記導体膜をエッチング加工するに際して、前記試料台にオンオフ変調された基板バイアス電圧を印加することを特徴とする半導体加工方法。
【請求項２】
請求項１記載の半導体加工方法において、
前記金属導体膜がＴａを含むとき、前記処理ガスとしてＦを含むガスを選択することを特徴とする半導体加工方法。
【請求項３】
請求項１記載の半導体加工方法において、
前記金属導体膜がＴａを含むとき、前記処理ガスとして、少なくともＳＦ６、ＮＦ３、ＣＦ４、ＣＨＦ３の何れかを選択することを特徴とする半導体加工方法。
【請求項４】
請求項３記載の半導体加工方法において
ＳＦ６ガスを他のガスと混合する場合は３％以上、ＮＦ３ガスを他のガスと混合する場合は６％以上、ＣＦ４ガスを他のガスと混合する場合は１０％以上、ＣＨＦ３ガスを他のガスと混合する場合は４０％以上の流量割合となるように他のガスと混合することを特徴とする半導体加工方法。
【請求項５】
請求項１記載の半導体加工方法において、
前記金属導体膜がＴｉを含むとき、前記処理ガスとしてＣｌ２を含むガスを選択することを特徴とする半導体加工方法。
【請求項６】
請求項５記載の半導体加工方法において
Ｃｌ２ガスを他のガスと混合する場合は３０％以上の流量割合となるように他のガスと混合することを特徴とする半導体加工方法
【請求項７】
請求項１記載の半導体加工方法において、
前記処理ガスの圧力は１Ｐａ以下、半導体基板温度は０ないし１００℃、基板バイアス電圧は２００Ｖ以下、デューティ比は５ないし５０％であることを特徴とする半導体加工方法。
【請求項１】
減圧処理室と、該減圧処理室に処理ガスを供給するガス供給手段と、前記減圧処理室内に、半導体基板を載置して保持する試料台と、前記減圧処理室に供給された処理ガスに高周波エネルギを供給してプラズマを生成するプラズマ生成手段を備え、生成したプラズマにより前記半導体基板にプラズマエッチング処理を施す半導体加工方法において、
前記試料台上に、ＨｆあるいはＺｒを含む高誘電率絶縁膜、ＴｉあるいはＴａを含む仕事関数制御金属導体膜、およびレジストを順次形成した半導体基板を載置し、前記レジストを用いて前記導体膜をエッチング加工するに際して、前記試料台にオンオフ変調された基板バイアス電圧を印加することを特徴とする半導体加工方法。
【請求項２】
請求項１記載の半導体加工方法において、
前記金属導体膜がＴａを含むとき、前記処理ガスとしてＦを含むガスを選択することを特徴とする半導体加工方法。
【請求項３】
請求項１記載の半導体加工方法において、
前記金属導体膜がＴａを含むとき、前記処理ガスとして、少なくともＳＦ６、ＮＦ３、ＣＦ４、ＣＨＦ３の何れかを選択することを特徴とする半導体加工方法。
【請求項４】
請求項３記載の半導体加工方法において
ＳＦ６ガスを他のガスと混合する場合は３％以上、ＮＦ３ガスを他のガスと混合する場合は６％以上、ＣＦ４ガスを他のガスと混合する場合は１０％以上、ＣＨＦ３ガスを他のガスと混合する場合は４０％以上の流量割合となるように他のガスと混合することを特徴とする半導体加工方法。
【請求項５】
請求項１記載の半導体加工方法において、
前記金属導体膜がＴｉを含むとき、前記処理ガスとしてＣｌ２を含むガスを選択することを特徴とする半導体加工方法。
【請求項６】
請求項５記載の半導体加工方法において
Ｃｌ２ガスを他のガスと混合する場合は３０％以上の流量割合となるように他のガスと混合することを特徴とする半導体加工方法
【請求項７】
請求項１記載の半導体加工方法において、
前記処理ガスの圧力は１Ｐａ以下、半導体基板温度は０ないし１００℃、基板バイアス電圧は２００Ｖ以下、デューティ比は５ないし５０％であることを特徴とする半導体加工方法。
【図１】
【図２】
【図２】
【公開番号】特開２０１０−２７７２７（Ｐ２０１０−２７７２７Ａ）
【公開日】平成２２年２月４日（２０１０．２．４）
【国際特許分類】
【出願番号】特願２００８−１８４８９４（Ｐ２００８−１８４８９４）
【出願日】平成２０年７月１６日（２００８．７．１６）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
【公開日】平成２２年２月４日（２０１０．２．４）
【国際特許分類】
【出願日】平成２０年７月１６日（２００８．７．１６）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
[ Back to top ]