【課題】半導体装置の生産性を向上させる。
【解決手段】半導体装置の製造方法において、下層配線上に形成した層間絶縁膜内に、ビアホール及び配線溝を形成し、形成されたビアホール及び配線溝の内壁に、拡散防止膜を形成し、ビアホールの底部に堆積した拡散防止膜をエッチングしながら、下層配線上及び拡散防止膜上にシード層を形成し、形成されたシード層を介してビアホール内及び配線溝内に金属配線を埋設した。このような半導体装置の製造方法によれば、バリア性が高くかつ密着性の良好な拡散防止膜及びバリア層を備えた半導体装置が製造できるので、半導体装置の生産性が向上する。 （もっと読む）

【課題】半導体基板の大面積化や配線の微細化に伴って銅のシード層が薄くなると、電解めっきでめっき膜のばらつきが大きくなる。
【解決手段】デュアルダマシン法で埋め込み配線を形成するにあたって、下層配線２上に孔加工や溝加工の加工マスクとなるＴｉＮ膜８を用いて、配線埋め込み領域（９，１０）を形成する工程と、配線埋め込み領域を除くフィールド部に導電膜１１を成膜する工程と、配線埋め込み領域を覆うようにバリアメタル層／シード層１２を成膜する工程と、配線埋め込み領域を電解めっき法により銅配線材料１３で埋め込む工程とを含むものとする。 （もっと読む）

【課題】改良されたランディングプラグを備えた半導体素子に関する。
【解決手段】半導体素子の製造方法は、ランディングプラグコンタクト領域を画成する半導体基板にリセスゲートを形成し、リセスゲートの側壁にゲートスペーサを形成し、ランディングプラグコンタクト領域の半導体基板をソフト食刻して丸いプロファイルと側壁を備えたリセスを形成し、ゲートスペーサとリセスの側壁に側壁スペーサを形成し、リセスゲート、リセスゲートスペーサ及びリセスを含む半導体基板の上部に層間絶縁膜を形成し、層間絶縁膜を選択的に食刻してランディングプラグコンタクトホールを形成し、ランディングプラグコンタクトホールに導電層を埋め込んでランディングプラグを形成する。 （もっと読む）

【課題】パターニングが微細であっても、低コストでＬＷＲを低減できるエッチング方法を実現する。
【解決手段】本発明のエッチング方法は、反射防止膜５をエッチングする工程において、エッチングガスとしてＨＢｒガスを用いるので、レジストパターン６ａにおけるトリミングの進行が抑制される。したがって、レジストパターン６ａはあまり細くならずに、ＬＷＲが低減され、パターン４ａ・５ａおよびゲート電極パターン３ａの凹凸が従来に比べ改善される。さらに、パターン５ａ上に新たに膜を形成する工程が不要となるので、コストを抑えることができる。 （もっと読む）

【課題】配線間容量および配線層間容量の上昇を抑制した状態で、加工精度よく絶縁膜に凹部を形成する半導体装置の製造方法および半導体装置を提供する。
【解決手段】まず、第１絶縁膜７上に、接続孔１２が設けられた第２絶縁膜８および接続孔パターンを有する第１マスク９’および第２マスク１０’が設けられた状態で、第１絶縁膜７にエネルギー線Ｅを照射する。その後、熱処理を行うことで、接続孔１２の底部に露出された第１絶縁膜７の表面側を硬化させて硬化層Ｓを形成する。次に、第２マスク１０’および第１マスク９’をマスクに用いたエッチングにより、硬化層Ｓを含む第１絶縁膜７を除去することで、接続孔１２を掘り下げることを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】 接続プラグにより形成される凹凸の影響を受けることなく、接続プラグの上に形成される配線層のより微細な加工を可能にする、多層配線の製造方法を提供する。
【解決手段】 多層配線接続プラグ１２４を形成し、そのプラグ上に配線層１２５となるバリアメタル層１２５−１とＡｌＣｕ層１２５−２を堆積させる。ＡｌＣｕ層の表面をＣＭＰにより平坦化してから導電性反射防止膜であるＴｉＮ膜１２５−３を形成する。その後、レジスト４１を形成して配線層を加工する。 （もっと読む）

【課題】本発明は、半導体基板の能動面に形成された金属層に傷が付かないようにすることを目的とする。
【解決手段】集積回路が形成された半導体基板１０の集積回路に電気的に接続された電極１２を有する第１の面１６に応力緩和層２０を形成し、応力緩和層２０及び電極１２を覆うように導電膜２２を形成し、導電膜２２上に導電膜２２の一部が露出する開口２４を有するようにメッキレジスト層２６を形成し、導電膜２２に電流を流して行う電解メッキによって導電膜２２のメッキレジスト層２６からの露出部上に金属層２８を形成する。その後に、メッキレジスト層２６を除去する。その後に、金属層２８をマスクとして、導電膜２２の金属層２８からの露出部をエッチングして除去する。その後に、金属層２８上にソルダレジスト層３０を形成する。その後に、半導体基板１０の第１の面１６とは反対の第２の面３２に保護層３４を形成する。 （もっと読む）

【課題】本発明は、半導体基板の能動面に形成された金属層に付いた傷を除去することを目的とする。
【解決手段】集積回路が形成された半導体基板１０の集積回路に電気的に接続された電極１２を有する第１の面１８に電極１２を覆うように導電膜１８を形成し、導電膜１８上に導電膜１８の一部が露出する開口２０を有するようにメッキレジスト層２２を形成し、導電膜１８に電流を流して行う電解メッキによって導電膜１８のメッキレジスト層２２からの露出部上に金属層２４を形成する。その後に、メッキレジスト層２２を除去する。その後に、半導体基板１０の第１の面１６とは反対の第２の面２６に樹脂層２８を形成する。その後に、金属層２４をマスクとして、導電膜１８の金属層２４からの露出部をエッチングして除去するとともにエッチングによって金属層２４の表面をエッチングする。 （もっと読む）

【課題】 柱状電極を備えたＣＳＰと呼ばれる半導体装置の製造方法において、柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにする。
【解決手段】 配線８を含む保護膜５の上面に、配線８の接続パッド部に対応する部分に開口部１０を有するポリイミド系樹脂等からなるオーバーコート膜９を形成する。次に、下地金属層１１および開口部２６を有するメッキレジスト膜２５を形成する。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、オーバーコート膜９の開口部内１０における配線８の接続パッド部上に下部柱状電極１２ａおよび上部柱状電極部１２ｂからなる柱状電極を形成する。この場合、配線８間にメッキレジスト膜２５が入り込む余地がなく、ひいてはメッキレジスト膜２５を剥離した際にレジスト残渣が発生しにくいようにすることができる。 （もっと読む）

【課題】本発明は、微細化しても剥離が生じ難い金属層を導電膜上に形成することを図ることを目的とする。
【解決手段】
集積回路が形成され、集積回路に電気的に接続された電極１２を有する半導体基板１０に、電極１２を覆うように導電膜１８を形成する。導電膜１８に電流を流して行う電解メッキによって導電膜１８の一部上に金属層２６を形成し、導電膜１８に対して金属層２６に対するよりも強いエッチング作用のある第１のエッチャントによって、金属層２６をマスクとして導電膜１８をエッチングする。このとき、導電膜１８の、金属層２６下の部分をサイドエッチングする。金属層２６に対して導電膜１８に対するよりも強いエッチング作用のある第２のエッチャントによって、金属層２６をエッチングする。このとき、金属層２６の、導電膜１８のサイドエッチングによって導電膜１８からオーバーハングした部分をエッチングする。 （もっと読む）

【課題】強誘電体キャパシタが備えるキャパシタ誘電体膜の特性を向上させることが可能な半導体装置の製造方法を提供すること。
【解決手段】第１導電膜の上に、ゾル・ゲル法により強誘電体膜２４を形成する工程と、強誘電体膜２４上に第１導電性酸化金属膜２５ｄを形成する工程と、第１導電性金属酸化膜２５ｄに対して第１のアニールを行う工程と、第１導電性酸化金属膜２５ｄ上に第２導電性酸化金属膜２５ｅを形成する工程と、第１導電膜２３、強誘電体膜２４、及び第２導電膜２５をパターニングしてキャパシタを形成する工程とを有し、第１導電性酸化金属膜２５ｄを形成する工程において、スパッタガスにおける酸素流量比が増大することにより強誘電体膜２４の強誘電体特性が向上することを利用し、強誘電体特性を酸素流量比で調節する半導体装置の製造方法による。 （もっと読む）

【課題】強誘電体キャパシタが備えるキャパシタ誘電体膜の特性を向上させることが可能な半導体装置とその製造方法を提供すること。
【解決手段】第１導電膜２３の上に、少なくともゾル・ゲル法による成膜ステップを含む成膜方法により第１強誘電体膜２４ｂを形成する工程と、第１強誘電体膜２４ｂの上に、スパッタ法により第２強誘電体膜２４ｃを形成する工程と、第２強誘電体膜２４ｃの上に第２導電膜２５を形成する工程と、第１導電膜２３、第１、第２強誘電体膜２４ｂ、２４ｃ、及び第２導電膜２５をパターニングして、下部電極２３ａ、キャパシタ誘電体膜２４ａ、及び上部電極２５ａを備えたキャパシタQを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】基板表面に対して大きな高さを有するＰＩＮダイオードを歩留りよく製造する。
【解決手段】半導体基板１１０上に順次積層された、下部半導体層１１２、真性半導体層１２２および上部半導体層１２４を含むＰＩＮ構造体１２０と、下部電極１４０および上部電極１６０とを有するＰＩＮダイオード１００を製造する製造方法であって、半導体基板１１０の表面にＰＩＮ構造体１２０を形成する工程と、半導体基板１１０の表面にレジスト材料を塗布して、半導体基板１１０の表面に対してその表面がＰＩＮ構造体１２０より高くなる厚さを有するレジスト層１５０を形成する工程と、レジスト層１５０の一部を除去する工程と、レジスト層１５０から露出した領域に導体材料を堆積させる工程とを備える。 （もっと読む）

【課題】イオン注入とホトリソグラフィーの工程数を削減できる構造をもつ薄膜トランジスタとすることで、製造にかかる時間を短縮した画像表示装置を提供する。
【解決手段】ゲート電極ＧＴを薄い下層金属ＧＭＢと上層金属ＧＭＴの積層構造とし、保持容量Ｃｓｔ部分の上層電極を下層金属ＧＭＢのみとする。そして、保持容量Ｃｓｔの下部電極用インプラを、薄い下層金属ＧＭＢを通過させて、ソース・ドレインのインプラと同時に行う。ＰＭＯＳＴＦＴのゲート電極も下層金属ＧＭＢのみとし、ソース・ドレインのインプラと閾値調整インプラを同じレジストを利用して行う。薄膜トランジスタと保持容量をこのような構造としたことで、ホト工程とイオン注入工程が各々１工程削減でき、より短時間で、より廉価に画像表示装置のためのアクティブ・マトリクス基板が得られる。 （もっと読む）

【課題】ゲートハードマスクの損失を最小化し、かつ、コンタクトホールのオープン不良現象の改善に適した半導体素子の製造方法を提供すること。
【解決手段】本発明の半導体素子の製造方法は、基板２１上に第１パターンＧ’を形成するステップと、該第１パターン上に酸化膜を形成するステップと、該酸化膜上にハードマスク層を形成するステップと、該ハードマスク層を第１基板温度でエッチングするステップと、前記酸化膜をエッチングして第２パターンを形成するステップとを含み、前記酸化膜のエッチングの際、第１基板温度より更に高い第２基板温度でフッ素（Ｆ）及び炭素（Ｃ）を含有しているガスをメインエッチングガスとして用いる。 （もっと読む）

【課題】多孔質化された層間絶縁膜を用い、機械的強度の低下および上層または下層との密着性の低下が抑制された半導体装置およびその製造方法を提供する。
【解決手段】基板上に設けられ、ポロジェンＡを分解除去してなる多孔質化された第１絶縁膜８と、第１絶縁膜８上に設けられた第２絶縁膜９と、第２絶縁膜９および第１絶縁膜８に下層の配線６に達する状態で設けられた導電層パターン１５’とを有し、第１絶縁膜８は、ポロジェンＡが残存した状態の非多孔質領域８Ａを有することを特徴とする半導体装置およびその製造方法である。 （もっと読む）

【課題】金属シリサイド膜のエッチングを抑制してシリコン酸化膜のエッチング選択比を向上させることで、ＢＰＳＧ（シリコン）酸化膜を効果的に除去できるシリコン酸化膜選択性湿式エッチング溶液を提供する。
【解決手段】本発明は、０．１〜３重量％のフッ化水素、１０〜４０重量％の、硝酸、硫酸及び塩酸から一つ以上選択される無機酸、及び残余重量％の水を含んでおり、金属シリサイド膜に対するシリコン酸化膜の選択性が高い湿式エッチング溶液を構成する。本発明は、特定濃度の、フッ化アンモニウム、１個以上のカルボキシル基を有する有機酸化合物、及び水を含む湿式エッチング溶液、並びに、特定量の、フッ化水素、フッ化アンモニウム、１個以上のカルボキシル基を有する有機酸化合物、アルコール、及び水を含む湿式エッチング溶液をもそれぞれ構成する。 （もっと読む）

【課題】 銅配線の表面に残存したフッ素の除去及び有機絶縁膜のエッチングを効率的に行うことが可能な半導体装置の製造方法を提供する。
【解決手段】 銅配線１２を覆う第１の無機絶縁膜１３と、第１の無機絶縁膜上に形成され且つ穴パターンを有する有機絶縁膜１６と、有機絶縁膜上に形成され且つ溝パターンを有する第２の無機絶縁膜１７とを含んだ所定構造を形成する工程と、穴パターンを有する有機絶縁膜をマスクとして用いて第１の無機絶縁膜をフルオロカーボン系ガスを含んだエッチングガスによってドライエッチングして、銅配線に達する貫通穴２１を形成する工程と、酸素ガスと炭化水素ガスとの混合ガスを用いてプラズマ処理を行うことで、貫通穴によって露出した銅配線の表面に残存するフッ素を除去するとともに、溝パターンを有する第２の無機絶縁膜をマスクとして用いて有機絶縁膜をドライエッチングする工程とを備える。 （もっと読む）

【課題】デュアルダマシン構造の配線パターンの形状を良好に保ちつつ、配線の歩留まりを向上させる。
【解決手段】デュアルダマシン法で、ビアホールを形成した後に配線溝を形成するビアファースト法を用いる場合に、エッチング阻止膜、絶縁膜、ビア用レジスト膜をこの順で形成し（Ｓ１０２）、ビア用レジスト膜をマスクとして、絶縁膜を選択的にエッチングして絶縁膜にビアホールを形成する（Ｓ１０４）。その後、ビア用レジスト膜を除去する（Ｓ１０６）。つづいて、絶縁膜をマスクとして、エッチング阻止膜を選択的にエッチングして、ビアホール内で下層配線を露出させる（Ｓ１０８）。その後、配線用レジスト膜をマスクとして絶縁膜に配線溝を形成し、デュアルダマシン構造の配線パターンを形成する（Ｓ１１０）。その後、配線用レジスト膜を除去する（Ｓ１１２）。 （もっと読む）

【課題】イオンマイグレーションに対する耐性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体基板Ａ１と、この半導体基板Ａ１に設けて外部との電気的な接続に用いる複数のパッド電極１０とを備えた半導体装置及びその製造方法において、隣接したパッド電極１０間に、このパッド電極１０間を横断する障壁部を設けて、前記パッド電極１０間の表面距離を増大させる。障壁部は、半導体基板Ａ１に凹状溝を形成することにより相対的に突出した半導体基板Ａ１で構成する。または、障壁部は、半導体基板Ａ１の上面にパッド電極１０の形成と同時に形成した金属層と、この金属層を被覆した絶縁膜１１とで構成する。 （もっと読む）