半導体ウェハアセンブリが誘電体の基部を備える。その上にシリコンの層が積層される。そのシリコン上に金属ハードマスクが積層される。その金属ハードマスク上に誘電体ハードマスクが積層される。その誘電体ハードマスク上にフォトレジストが積層される。これにより、シリコン層から複数の犠牲柱が延在するように、金属ハードマスクの層からフォトレジストまで犠牲柱が形成される。複数の犠牲柱が剥離または剥落してシリコンの層から時期尚早に分離するのを防止することによって、シリコンからの接合ダイオードの形成を最適化するべく、複数の犠牲柱の各々と導電材料の層との間の付着力を高めるために導電材料の層とハードマスクの層との間にインターフェイス層が設けられる。
（もっと読む）

【課題】２つの金属層の間でバリア層として用いられる窒素含有層による金属拡散防止機能を高くするとともに、それらの金属層と窒素含有層との密着機能を高くする。
【解決手段】第１の金属膜２と、第１の金属膜２の上に形成され、窒素濃度が第１の金属膜２から離れるほど低くなっている窒素濃度が異なる３層のＴｉＷＮ層５ａ〜５ｃよりなる第１のバリア膜５と、第１のバリア膜５の上に形成された第２の金属膜６と、第２の金属膜６の上に形成され、窒素濃度が第２の金属膜６から離れるほど低くなっている窒素濃度が異なる４層のＴｉＷＮ層１１ａ〜１１ｄよりなる第２のバリア膜１１と、第２のバリア膜１１の上に形成され、半田と接続するバンプ電極１３とを含む。 （もっと読む）

【課題】貫通配線１６ａ〜１６ｃが基板１８から剥離することを抑制し、且つ製造工程を簡略化する。
【解決手段】シリコンからなる基板１８の表裏面を貫通孔４４が貫通し、貫通孔４４の内部に絶縁膜３２ａを介して配線金属４７からなる貫通配線１６ａが充填され、基板１８の表面に緩衝膜１７が積層され、貫通配線１６は緩衝膜１７を貫通して緩衝膜１７上に延長されている貫通配線付基板２を製造する方法であって、基板１８の表面に緩衝膜材料を塗布する第１の工程と、緩衝膜材料を選択的に除去して開口４６を形成する第２の工程と、緩衝膜材料を熱硬化させて開口４６を有する緩衝膜１７を形成する第３の工程と、緩衝膜１７をエッチングマスクとして用いて緩衝膜１７の開口から表出する基板１８を選択的にエッチングし、貫通孔４４を形成する第４の工程と、貫通孔４４の内部に配線金属４７を充填して貫通配線１６を形成する第５の工程とを有する。 （もっと読む）

【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での壁状付着物や有機マスク残渣の発生を防ぐことにより、貫通接続部の接続不良や機械的信頼性が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３よりも小径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆され、その上には拡散防止機能を有する高抵抗金属からなる金属マスク層７が形成されている。第２の絶縁層６および金属マスク層７は、第１の絶縁層４の開口４ａと同径の開口６ａ、７ａを有している。さらに、貫通孔３内に第２の配線層８が充填・形成され、この第２の配線層８は第１の絶縁層４および第２の絶縁層６の開口４ａ、６ａを介して第１の配線層５に内接している。 （もっと読む）

【課題】生産コストの増大を抑えつつ、配線の側壁に沿ってスリットが形成されることを防止できるようにした半導体装置の製造方法、及び半導体装置を提供する。
【解決手段】配線１０と、配線１０間に設けられた絶縁膜１６と、配線１０の真上にのみ設けられたＳｉＮ膜１５と、ＳｉＮ膜１５上から絶縁膜１６上にかけて設けられたＳｉＮ膜２１と、ＳｉＮ膜２１上に設けられた層間絶縁膜２２と、を備え、絶縁膜１６及び層間絶縁膜２２と、ＳｉＮ膜１５及びＳｉＮ膜２１との間にはエッチングの選択性があることを特徴とする。このような構成であれば、ビアホールｈの形成位置が配線１０の真上から多少ずれた場合でも、絶縁膜１６の削れを小さくすることができ、配線１０の側壁に沿ってスリットが形成されることを防ぐことができる。 （もっと読む）

【課題】微細化による配線のＥＭ耐性の劣化を抑制することができる構造を備えた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１０の絶縁膜１１に形成され、上面に凹部１２ｃを有する第１の配線１２ｂと、絶縁膜１１及び第１の配線１２ｂの上に形成され、凹部１２ｃを露出すると共に側壁が順テーパー形状の接続孔１４ｃと配線溝１４ｂとを有する第２の絶縁膜１４と、接続孔１４ｃ及び凹部１２ｃに埋め込まれ、第１の配線１２ｂと接続するビア１９ｂと、配線溝１４ｂに形成され、ビア１９ｂと接続する第２の配線１９ａとを備える。 （もっと読む）

サブリソグラフィの寸法を有するパターンを画定するための多様な技術を使用して、活性領域のフィーチャと位置合わせされた緊密なピッチのコンタクトを組み込む半導体構造体を製造する方法、ならびに自己整合の緊密なピッチのコンタクトおよび導電線を同時に製造する方法。活性領域のフィーチャと位置合わせされた緊密なピッチのコンタクト、ならびに任意的には位置合わせされた導電線を有する半導体構造体もまた、緊密なピッチのコンタクトホールならびに導電線用の位置合わせされたトレンチを備えた半導体構造体と同様に開示される。
（もっと読む）

【課題】接続孔内から無電解めっき層が剥がれて抜け落ちるのを防止できる半導体装置及びその作製方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体層３２上に形成された第１の絶縁層３３，２０３と、前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔２０３ｃと、前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記第１の絶縁層が等方性エッチングにより形成され、前記半導体層上に位置する第２の接続孔２０３ｇと、前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層２０３ｄと、前記第２の接続孔の底面の前記半導体層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層２０４ａと、を具備することを特徴とする。 （もっと読む）

【課題】基板の上にシード層を介して電気めっきにより形成された再配線を有する電子装置としてのＣＳＰ（チップサイズパッケージ）において、シード層のアンダーカットを適切に防止する。
【解決手段】基板と、基板の上に電気めっきにより形成された再配線３０と、基板上の層間膜２０と再配線３０との間に形成され、層間膜２０側から第１のシード層４１、第２のシード層４２の２層からなる導電性のシード層４０とを備え、第１のシード層４１は基板側の層間膜２０と第２のシード層４２との密着性を確保するものであり、第２のシード層４２は導電性を確保するものである。ここにおいて、第１のシード層４１は島状構造をなしている。 （もっと読む）

【課題】メチル基を含有する層間絶縁膜を有する多層配線構造を備え、信頼性が向上された半導体装置の製造方法を提供する。
【解決手段】低誘電率絶縁膜３を形成し、低誘電率絶縁膜３に、配線層２に達する開口孔４を形成し、水素またはアンモニアを含むガスを用いたプラズマ処理を行い、フルオロカーボンを含むガスを用いたプラズマ処理を行って、コンタクト不良やボイドの発生を抑制するようにした。これにより、抵抗の上昇や断線などを防止して、信頼性が大きく向上された半導体装置の製造方法を提供することができる。 （もっと読む）

【課題】配線トラックの無駄なく、上下の導電線の交点に複数のビアを配置する。
【解決手段】本発明の例に係る半導体集積回路は、第１方向に延びる第１導電線１１と、第１導電線１１上に配置され、第１方向に交差する第２方向に延びる第２導電線１２と、第１導電線１１の第１コンタクト部Ｐ１と第２導電線１２の第２コンタクト部Ｐ２とを接続する第１ビア１３と、第１導電線１１の第３コンタクト部Ｐ３と第２導電線１２の第４コンタクト部Ｐ４とを接続する第２ビア１４とを備える。第１及び第３コンタクト部Ｐ１，Ｐ３は、第１方向に並んで配置され、第２及び第４コンタクト部Ｐ２，Ｐ４は、第２方向に並んで配置される。 （もっと読む）

【課題】有機絶縁膜にコンタクトホールを形成して導電層と電極層とを接続させる半導体装置において、有機絶縁膜に起因する品質または性能の低下が生じにくい半導体装置を得る。
【解決手段】導電層２，５と、導電層２，５の上に設けられる有機絶縁膜２０と、有機絶縁膜２０の上に設けられる第１の電極層２１と、導電層２，５上の有機絶縁膜２０及び第１の電極層２１を貫通して形成されるコンタクトホール２３，２４と、第１の電極層２１の上に設けられ、かつコンタクトホール２３，２４を通り、導電層２，５と接続するように設けられる第２の電極層２２とを備えることを特徴としている。 （もっと読む）

【課題】歩留りが高く、且つエアギャップにより配線間の容量を十分に低減できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０１上に配線間絶縁膜１０３を堆積した後、配線間絶縁膜１０３に配線溝１０４を形成し、その後、配線溝１０４の内部に下部配線１０７を形成する。配線間絶縁膜１０３の上及び下部配線１０７の上に保護膜１０９を形成した後、保護膜１０９上にハードマスク膜１１０を形成し、その後、ハードマスク膜１１０をパターン化する。パターン化されたハードマスク膜１１０を用いて、保護膜１０９及び配線間絶縁膜１０３を部分的に除去することにより、エアギャップ溝１１２を形成し、その後、エアギャップ溝１１２の上部を塞ぐように層間絶縁膜１１３を形成することにより、エアギャップ１１４を形成する。 （もっと読む）

【課題】半導体チップ１を配線基板に実装することによって製造した半導体装置において、その装置の信頼性を向上させる。
【解決手段】パッド電極１１を被覆するようにニッケル層１４を形成後、そのニッケル層１４が被覆されたパッド電極１１に対応するようにバンプ２１を形成する。ここでは、まず、ニッケル層１４に銅層２０を形成する。そして、その銅層２０にインジウム層２２を形成する。その後、その銅層２０とインジウム層２２とを合金化させて中間金属化合物層２３を生成するように、熱処理を実施することによって、バンプ２１を形成する。このとき、銅層２０を形成する際においては、インジウム層２２のインジウム原子に対して、銅層２０の銅原子が０．５原子％以上、５原子％以下の割合になるように、この銅層２０を形成する。 （もっと読む）

【課題】パワー素子と他の半導体デバイスとの複合型の半導体装置において、多層配線によって半導体デバイスの電極を最上層まで引き伸ばすに際し、多層配線のうちパワー素子における配線抵抗を小さくしつつ、多層配線の配線層にクラックを生じさせないようにする。
【解決手段】積層配線２０のうち第１領域１１におけるパワーＭＯＳトランジスタのソース電極３２、ドレイン電極３１を積層配線２０の２層目の配線層２２より上層の配線層２３〜２５において、複数の微細なビアホールを用いずに１つの電極としてそれぞれ形成する。 （もっと読む）

【課題】ナノワイヤトランジスタ（ＮＷＴ）の製造において、凹状ストリンガを除去する方法を提供する。
【解決手段】
本方法は、軸の外部表面が基板表面に接している円筒状のナノ構造体を準備する。ナノ構造体は、絶縁性半導体コアを含んでいる。導電性薄膜が、ナノ構造体上に堆積され、ゲートストラップ、またはゲートとゲートストラップとの組み合わせとして機能する。ハードマスク絶縁体が、導電性薄膜上に堆積され、ハードマスクの選択領域が異方性プラズマエッチングされる。結果として、ナノ構造体の円筒状部分を実質的に囲む導電性薄膜ゲート電極が形成される。 （もっと読む）

【課題】容易に微小化、高密度化することが可能な薄膜トランジスタの製造方法、画素アレイの製造方法を提供する。
【解決手段】フォトリソグラフィ法および塗布法を用いた薄膜トランジスタの製造方法であって、下地部材の上に成膜された電極材料をフォトリソグラフィ法により所定のパターン形状に加工する際に用いた感光性樹脂膜の残留部分を除去せず残留させ、該残留部分を後工程で液体材料を塗布法により所定の領域に塗布するためのバンクとして用いる。 （もっと読む）

【課題】半導体集積回路におけるコンタクトホールのような微細穴パターンを形成する場合に、形状を精度良くパターニングし且つ加工すること。
【解決手段】コンタクトホールを形成するためにハードマスクを作製する。このハードマスクはそれぞれ別のフォトリソグラフィ工程により作製され、素子形成領域１７と平行な方向に形成された第１のハードマスク３２と、素子形成領域１７と交差する方向に形成された第２のハードマスク３４との重ね合わせで構成されている。第１のハードマスク３２と第２のハードマスク３４はストライプ状の開口を有し、その交差部にコンタクトホールの開口が形成される。このような二回露光二回加工プロセスにより作製されるハードマスクを用いることで、穴状のパターンのレチクルでパターニングを行うよりも微細でより忠実なコンタクトホールの加工が可能となる。 （もっと読む）

方法は、成層されたシード層を含むウェハであって、シード層の部分を露出させるウェハ上に配置されるフォトレジストをパターンエッチングすること、めっき金属の前記シード層からの高さが前記シード層の厚さ以上に達するまで、めっき金属が露出したシード層上にのみ堆積するようウェハをめっきすること、固体フォトレジストを除去すること、ならびにフォトレジストとめっき金属の除去によって露出したシード層を、全ての露出したシード層が除去されるまで除去すること、とを含む。
（もっと読む）

【課題】多孔質低誘電率層を形成する方法が、記載されている。
【解決手段】ＣＶＤプロセスは、基板に導入され、ここで、枠体前駆体及びポロゲン前駆体は供給される。枠体前駆体の供給の終了期間において、ＣＶＤプロセスの生成物の密度と否定的に相関している少なくとも一つの堆積パラメータの値は、減少する。 （もっと読む）