【課題】 銅配線上に銅ワイヤがワイヤボンディングされて構成される半導体装置において、配線剥がれや銅ワイヤ下の絶縁膜にクラックが入るといった不具合を抑止する。
【解決手段】 本発明の半導体装置は、半導体基板１上に形成された銅配線８と、前記銅配線８の表面及び側面を覆うように形成されたメッキ層１０と、前記メッキ層１０を介して前記銅配線８上にワイヤボンディングされた銅ワイヤ１１とを具備することを特徴とする。 （もっと読む）

【課題】プロセスの自由度が大きい配線の形成方法を提供する。
【解決手段】配線層２５上に絶縁層３１を形成する工程と、絶縁層３１上に第１マスク層３２と第２マスク層３３とを形成する工程と、第２マスク層３３上にレジスト層４２を形成する工程と、レジスト層４２をパターニングする工程と、レジスト層４２をマスクとして第２マスク層３３をパターニングする工程と、レジスト層４２及び第２マスク層３３をマスクとして第１マスク層３２を途中までエッチングする工程と、レジスト層４２を取り除く工程と、第２マスク層３２をマスクとして第１マスク層３２の残りをエッチングして第１マスク層３２をパターニングする工程と、パターニングされた第１マスク層３３をマスクとして絶縁層３１をエッチングして配線溝３６を形成する工程と、配線溝３６に導電体３７を埋め込んで、配線層２５に接続する埋め込み配線層３８を形成する工程と、を有する。 （もっと読む）

【課題】 相互接続構造内にガウジング・フィーチャを導入することなくエレクトロマイグレーション耐性を向上させる相互接続構造を提供する。
【解決手段】 この構造は、バイア開口の底部に存在する金属界面層（または金属合金層）を含む。バイア開口は、第１の導電材料が埋め込まれた第１の誘電材料の上に位置する第２の誘電材料内に位置する。バイア開口の底部に存在する金属界面層（または金属合金層）は、第１の誘電体内に埋め込まれた下にある第１の導電材料と第２の誘電材料内に埋め込まれた第２の導電材料との間に位置する。また、エレクトロマイグレーション耐性が向上した相互接続構造を製造する方法も提供する。 （もっと読む）

【課題】デュアルダマシン法による解像限界以下の溝（トレンチ）及び凹部（孔又はビア）のパターンをＣＤ値を高精度に形成することができる半導体装置の製造方法を提供する。
【解決手段】被エッチング層上に、第１のハードマスク膜と、第２のハードマスク膜とを成膜する成膜工程Ｓ１１と、第１のピッチを有し、第２のハードマスク膜よりなるパターンであって、溝のパターンを形成する際のエッチングマスクとなる溝形成用マスクパターンを形成するための第１の溝形成用マスクパターン形成工程Ｓ１２〜Ｓ１４と、第４のピッチで設けられた開口部を有する第２のレジスト膜と、第２のレジスト膜の開口部と連通し、第２のレジスト膜の開口部の寸法より小さい寸法の開口部を有する第１の有機膜とよりなる第２レジストパターンを用いて、第１のハードマスク膜をエッチングする第１の凹部形成用マスクパターン形成工程Ｓ１５〜Ｓ１８とを有することを特徴とする。 （もっと読む）

【課題】隣接する配線間及び配線と隣接するコンタクトプラグとの間に発生するリーク電流の低減、及びこれらの間の耐圧を向上させることができる半導体装置を提供する。
【解決手段】半導体基板１１上には層間絶縁膜１２が形成され、層間絶縁膜１２内にはコンタクトプラグ１３が埋め込まれている。層間絶縁膜１２上には層間絶縁膜１４が形成されている。コンタクトプラグ１３上の層間絶縁膜１４に形成された溝内には、銅を含む配線層１５が形成されている。配線層１５間の層間絶縁膜１４内には、絶縁膜１６が形成されている。コンタクトプラグ１３は上面の一部に窪みを有し、絶縁膜１６は層間絶縁膜１４の上面からコンタクトプラグ１３が有する窪みまで形成されている。 （もっと読む）

【課題】複数のライン状のパターンの端部におけるレジストパターン倒れ等の加工プロセスの問題を回避する。
【解決手段】 半導体基板上に被パターニング部材を形成した後に、被パターニング部材をパターニングして、複数のライン状のパターンを並列に形成するとともにライン状のパターンの端部から所定間隔をもってライン状のパターンの長手方向と垂直な方向にダミーパターンを形成する。 （もっと読む）

【課題】 配線の引き回しに制約を受けにくいようにする。
【解決手段】 第１の保護膜５上には複数の配線７が設けられている。配線７を含む第１の保護膜５上には、配線７の接続パッド部７ｃに対応する部分に開口部１１を有する第２の保護膜１０が設けられている。第２の保護膜１０の開口部１１を介して露出された配線７の接続パッド部７ｃ上面およびその周囲における第２の保護膜１０上には柱状電極１３が設けられている。これにより、配線７の接続パッド部７ｃの平面サイズが柱状電極１３の平面サイズよりも小さくなり、配線７の接続パッド部７ｃ間の間隔を広くすることができ、ひいては配線７の引き回しに制約を受けにくいようにすることができる。 （もっと読む）

【解決手段】
進歩的なメタライゼーションシステムを製造する間、敏感な誘電体材質上に形成される誘電体キャップ層が、過剰な金属を除去するためのＣＭＰプロセスの間に部分的に維持されてよく、それにより、ＣＭＰプロセスの間に誘電体キャップ材質を実質的に完全に消耗する場合に従来の手法で必要であろうような専用のエッチング停止層を堆積させる必要性が回避され得る。従って、低減されたプロセスの複雑性及び／又は高い柔軟性が低ｋ誘電体材質の高い完全性との組み合わせにおいて達成され得る。 （もっと読む）

【課題】簡単な工程で画素電極とコンタクトホールとを形成するＴＦＴアレイ基板の製造方法を提供する。
【解決手段】絶縁膜を成膜する工程と、絶縁膜の上に導電膜を成膜する工程と、導電膜をパターニングして開口が設けられた画素電極を形成する工程と、開口が設けられた画素電極をエッチングマスクとしてエッチング法により絶縁膜に開口と連通するコンタクトホールを形成する工程と、を有することを特徴とするＴＦＴアレイ基板の製造方法。 （もっと読む）

【課題】有機絶縁膜を被覆した無機絶縁膜のエッチング時にエッチング残渣が生成せず、金属配線や金属層などの銅及び銅合金の腐食を抑制する半導体装置及びその製造方法、感光性樹脂組成物並びに電子部品を提供する。
【解決手段】半導体装置は、パッド電極２が形成された半導体基板１と、少なくとも前記パッド電極２上に形成された無機絶縁膜３と、無機絶縁膜３上に形成された第１の有機絶縁膜４とを備える。第１の有機絶縁膜４は、樹脂構造にフッ素を含まないポリイミド系樹脂と、複素環状化合物、チオ尿素類及びメルカプト基を有する化合物から選択される少なくとも１種の化合物とを含有する樹脂組成物から形成される。 （もっと読む）

基板中に狭いビアを形成するための方法および装置を提供する。従来型のリソグラフィによって、パターンリセスを基板中にエッチングする。パターンリセスの側壁および底部を含んでいる基板の表面の上方に薄いコンフォーマル層を形成する。コンフォーマル層の厚さは、パターンリセスの実効的な幅を縮小する。下方にある基板を暴露させるために、異方性エッチングによってパターンリセスの底からコンフォーマル層を除去する。次に、マスクとしてパターンリセスの側壁を覆っているコンフォーマル層を使用して基板をエッチングする。次に、ウェットエッチャントを使用してコンフォーマル層を除去する。
（もっと読む）

【課題】生産性が向上し、かつ寸法精度が良い金属配線の製造方法、ＴＦＴの製造方法、及びそれを用いて製造されたＴＦＴを提供すること。
【解決手段】本発明にかかる金属配線の製造方法では、まず、主成分金属に、主成分金属より酸化物の生成エネルギーが低い添加金属が添加された第２の金属膜３０を成膜する。そして、第２の金属膜３０を酸化させて金属酸化物を形成し、第２の金属膜３０の表面に酸化層３２を形成する。次に、酸化層３２上にフォトレジスト３１を形成して、第１のドライエッチング条件により、酸化層３２をエッチングする。そして、第１のドライエッチング条件の場合と比較して、主成分金属の金属酸化物に対する選択比が高い第２のドライエッチング条件により、下層の第２の金属膜３０をエッチングする。 （もっと読む）

【課題】本発明は、下層配線層を損傷させず、その上部にデュアルダマシン構造の配線要素を形成する半導体デバイスの製造方法を提供することを目的とする。
【解決手段】下層配線上に絶縁物で構成され該下層配線の金属材料の拡散を防止する拡散防止膜を形成し、該拡散防止膜の上部に第１絶縁膜を形成し、該第１絶縁膜の上部にエッチングストッパ膜を形成し、該エッチングストッパ膜の上部に第２絶縁膜を形成し、該下層配線の上部に、該第２絶縁膜、該エッチングストッパ膜、および、該第１絶縁膜を貫通して該拡散防止膜を露出するビアホールを形成し、該ビアホールの内部に、そのビアホールの内壁を覆う有機層を形成し、該第２絶縁膜の所定部位をエッチングにより除去して配線溝を形成し、該配線溝底に露出した該エッチングストッパ膜および該ビアホール底に露出した該拡散防止膜を同時に除去する。 （もっと読む）

【課題】本発明の目的は、金属微粒子分散体の基板への塗布と加熱処理による焼結により基板上に形成される金属膜の基板との密着性の向上を図り、耐環境性を向上させると共にメッキ下地膜などにも利用出来る金属膜積層体、及びその製造方法、並びにそれを用いた金属配線基板を提供する。
【解決手段】本発明の金属膜積層体は、有機金属化合物から形成される金属酸化物膜と金属微粒子分散体から形成される金属膜とを基板上に複数層積層し、基板上に形成される最初の膜は金属酸化物膜であることを特徴とする。 （もっと読む）

【課題】欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板２０上に設けられ凹部を有する絶縁膜の上に、溶剤と有機成分とを含む溶液を塗布して塗膜を形成する工程と、前記塗膜を、前記有機成分の架橋が終了しない第１の温度でベークして有機膜１１前駆体を得る工程と、前記有機膜前駆体を、第１の樹脂粒子および水溶性高分子を含有する第１のスラリーを用いて研磨して、表面を平坦化する工程と、前記表面が平坦化された有機膜前駆体を、前記第１の樹脂粒子より平均粒子径の小さな第２の樹脂粒子および水溶性高分子を含有する第２のスラリーを用いて研磨して前記凹部内に残置し、前記絶縁膜を露出する工程とを具備することを特徴とする。 （もっと読む）

【課題】ＬＤＤサイドウォール形成時に、ＮＭＯＳ／ＰＭＯＳ境界領域の２重エッチングによる不具合を克服する。
【解決手段】ＮＭＯＳ／ＰＭＯＳ境界領域にゲートレベル配線を形成し、ＬＤＤサイドウォール形成時に２重エッチングされるゲートレベル配線の最上層に、サイドウォール絶縁膜層とエッチング選択比のとれる膜１０７をハードマスクとして形成しておくことで、ゲートレベル配線に接続するプラグコンタクト１１２形成時にゲート電極のオーバーエッチによる堆積物の付着を防止する。 （もっと読む）

銅系のメタライゼーション系を有する高度な半導体デバイス（２００）において、デバイス領域（２５０Ｄ）における実質的にアルミニウムフリーのバンプ構造（２１２Ｄ）と、テスト領域（２５０Ｔ）における実質的にアルミニウムフリーのワイヤボンド構造（２１２Ｔ）とが、製造プロセスに基づいて形成され、これらのデバイス領域内に同一の最終誘電層スタック（２０３）が形成されうる。基板を、製品基板とするか、実際の半導体デバイス（２０２Ｄ）の信頼性を推定するテスト基板とするかを判断することによって、プロセス工程数を削減することができる。例えば、銅系のコンタクト領域（２０７Ｄ，２０７Ｔ）の上にニッケルのコンタクト素子が形成され、このニッケル（２１３）は、その上にワイヤボンディングを行うか、またはバンプ材料を形成するためのベースとなりうる。
（もっと読む）

【課題】ヒューズ配線部の開口工程において、ヒューズ配線にダメージを与えて誤切断してしまうことを防ぐ。
【解決手段】ヒューズ配線６上の開口部１７下にて、ＳｉＣＮ膜からなる保護膜１１とプラズマＣＶＤ法によって成膜された窒化シリコン膜または酸化シリコン膜からなる保護膜１８とが積層された構造を形成することにより、ヒューズ配線６上のシード膜２３およびバリア導電膜２２をウエットエッチングする際の洗浄液のヒューズ配線６への浸入を保護膜１８にて防ぐ。 （もっと読む）

【課題】ＦｉｎＦＥＴにおいて、従来のＦｉｎＦＥＴの構造に比してさらにチャネルに応力を印加することができる半導体装置を提供すること。
【解決手段】Ｓｉ基板１と、フィン１１、フィン１１の延在方向に平行な面上にゲート絶縁膜１３を介して形成される所定の幅のゲート電極１４、およびフィン１１の延在方向に平行な面上のゲート電極１４の両側に形成されるソース／ドレイン領域を含むＦｉｎＦＥＴ１０ｎ，１０ｐと、を備え、ゲート電極１４上に形成され、応力印加層３１，３２の形成温度と室温での線膨張係数の差が、フィン１１の形成温度と室温での線膨張係数の差と異なる導電性材料によって形成される応力印加層３１，３２と、応力印加層３１，３２上に形成され、フィン１１よりもヤング率の大きい導電性材料からなるプラグ層３３，３４と、を備える。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、微細な開口部内に柱状電極を良好に形成する。
【解決手段】 まず、半導体ウエハ２１上に形成された保護膜５の上面に配線７を形成する。次に、配線７を含む保護膜５の上面に例えば感光性ポジ型のポリイミド系樹脂からなるオーバーコート膜１０を形成する。次に、配線７の接続パッド部に対応する部分におけるオーバーコート膜１０に、フォトリソグラフィ法により、円形状の開口部１１を形成する。ここで、配線７上におけるオーバーコート膜１０の厚さは１０μｍ程度であり、開口部１１の直径は１０μｍ程度である。次に、オーバーコート膜１０の開口部１１内の配線７の接続パッド部上面に、塩化金属還元気相成長（ＭＣＲ−ＣＶＤ：Metal Clloride Reduction Chemical Vapor Deposition）法と呼ばれる金属成膜法により、銅からなる柱状電極１２を形成する。 （もっと読む）