半導体デバイスのメタライゼーションシステムにおけるキャップ層のＣＭＰ及びエッチング停止層としての使用
【解決手段】
進歩的なメタライゼーションシステムを製造する間、敏感な誘電体材質上に形成される誘電体キャップ層が、過剰な金属を除去するためのＣＭＰプロセスの間に部分的に維持されてよく、それにより、ＣＭＰプロセスの間に誘電体キャップ材質を実質的に完全に消耗する場合に従来の手法で必要であろうような専用のエッチング停止層を堆積させる必要性が回避され得る。従って、低減されたプロセスの複雑性及び／又は高い柔軟性が低ｋ誘電体材質の高い完全性との組み合わせにおいて達成され得る。
進歩的なメタライゼーションシステムを製造する間、敏感な誘電体材質上に形成される誘電体キャップ層が、過剰な金属を除去するためのＣＭＰプロセスの間に部分的に維持されてよく、それにより、ＣＭＰプロセスの間に誘電体キャップ材質を実質的に完全に消耗する場合に従来の手法で必要であろうような専用のエッチング停止層を堆積させる必要性が回避され得る。従って、低減されたプロセスの複雑性及び／又は高い柔軟性が低ｋ誘電体材質の高い完全性との組み合わせにおいて達成され得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して半導体デバイス製造の分野に関し、更に特定的には低ｋ誘電体材質を含むメタライゼーションシステムに関する。
【背景技術】
【０００２】
今日における世界市場は、高品質な製品を低価格で提供することを大量生産の製造業者に余儀なくさせている。従って製造コストを最小化するためには、歩留まり及び製造効率を向上させることが重要である。このことは、最先端技術を量産技術と組み合わせることが必須である半導体製造の分野に特にあてはまる。上述の戦略を実現する上での１つの重要な側面は、性能及び信頼性に関してデバイス品質を継続的に向上させる一方で半導体デバイスの機能の多様性(diversity)についても高めることにおいて見出される。これらの進歩は典型的には、トランジスタのような個々の回路要素の寸法の減少等に関連している。臨界的形状サイズ(critical feature sizes)の継続的な縮小に起因して、全体的な製造プロセスの少なくとも幾つかの段階において、減少した形状サイズにデバイス特性を適合させるような新たな材質がしばしば導入される必要があろう。この点において１つの顕著な例は、半導体デバイスの洗練されたメタライゼーションシステムの製造であり、メタライゼーションシステムにおいては、銅、銅合金等の進歩した金属材質が低ｋ誘電体材質との組み合わせにおいて用いられ、低ｋ誘電体材質は、概ね３．０、そしてそれより著しく小さい誘電定数を有する誘電体材質として理解されるべきであり、誘電定数が３．０より著しく小さい場合には、これらの材質は超低ｋ誘電体（ＵＬＫ）とも称されることがある。銅のような高伝導性金属を用いることで、金属線及びビア(vias)の断面積の減少は、洗練された集積回路デバイスに対してさえも過去１０年以上にわたって好適な金属であった例えばアルミニウムと比較して高い銅の伝導度によって、少なくとも部分的に補償され得る。
【０００３】
一方、半導体製造戦略への銅の導入は多くの問題を伴う可能性があり、例えば、露出させられた銅表面の酸素、フッ素等のような反応性成分に対する感受性や、シリコン、二酸化シリコン、多くの低ｋ誘電体材質等のような半導体デバイスにおいて典型的に用いられる多くの材質内での銅の拡散活性度の増大や、典型的に用いられるプラズマ強化エッチングプロセス等に基いて実質的に不揮発性の副産物を生成する銅の特性のような問題がある。これらの理由により、洗練されたインレイド又はダマシン(inlaid or damascene)処理技術が開発されてきており、この場合、溝及びビア開口を生成するために典型的には誘電体材質が最初にパターニングされる必要があろうし、溝及び開口は次いで適切なバリア材質で被覆された後に銅材質が堆積させられるであろう。その結果、多くの高度に複雑なプロセス、例えば低ｋ誘電体材質を含む層間誘電体材質を形成するための洗練された材質積層物の堆積や、誘電体材質をパターニングすることや、適切なバリア及び種材質を設けることや、銅材質で充填することや、任意の過剰な材質を除去すること等が、洗練されたメタライゼーションシステムを形成するために必要になるであろうし、特に半導体デバイスの総合的性能の更なる強化を考慮して材質組成及びプロセス戦略はしばしば変わるであろうから、これらのプロセスの相互作用を評価することは困難であろう。
【０００４】
例えば臨界的寸法の継続的な縮小化はまた、洗練された半導体デバイスのメタライゼーションシステム内に形成される金属線及びビアの寸法の減少を必要とするであろうから、大きなＲＣ（抵抗容量性）時定数の原因となり得る狭い間隔の金属線がもたらされるであろう。高度に縮小化されたトランジスタ要素がデバイスレベルで用いられ得る一方で、これらの寄生ＲＣ時定数は、著しい信号伝搬遅延をもたらすことがあり、半導体デバイスの総合的な性能が制限されてしまう。この理由により、前述したようにＵＬＫ材質とも称される極めて小さい誘電率の誘電体材質との組み合わせにおいて銅のような高伝導性金属を用いることによって、寄生ＲＣ時定数が小さくされるかもしれない。一方、これらの材質は、例えばエッチングプロセス、レジスト除去、ＣＭＰ（化学的機械的研磨）による過剰な金属の除去等の間において例えば種々の反応性エッチング雰囲気及び機械的ストレスにさらされたときに、著しく低い機械的及び化学的な安定性を呈するかもしれない。
【０００５】
一般的に低ｋ誘電体材質の、特にＵＬＫ材質の低い機械的安定性に起因して、低ｋ誘電体材質上には典型的には誘電体キャップ層が形成されることがあり、低ｋ誘電体材質のパターニングの間、特に銅のような伝導性金属を充填した後に過剰な材質を除去するプロセスの間、誘電体層堆積物の全体的な特性が高められる。しかし、特定の誘電体キャップ層を設けることは全体的なプロセス複雑性の一因となることがあり、図１ａ及び１ｂを参照してこれを更に詳細に説明する。
【０００６】
図１ａはメタライゼーションシステム１２０が基板１０１上に形成されるであろう製造段階における半導体デバイス１００の断面図を模式的に示している。基板１０１は任意の適切なキャリア材質を代表することができ、キャリア材質はその内部又はその上方にそれぞれのデバイスレベルを形成するためのものであり、デバイスレベルの例としては、トランジスタ、キャパシタ、抵抗等の形態にある回路要素をその内部に形成するための半導体材質がある。更に、基板１０１はまた、回路要素、即ちドレイン及びソース区域、ゲート電極、キャパシタ電極等の対応するコンタクト区域をメタライゼーションシステム１２０と接続するための適切なコンタクト構造を備えているであろう。便宜上、そのような任意のコンタクト構造は図１ａには図示されていない。図１ａに示される例では、メタライゼーションシステム１２０は、適切な低ｋ誘電体材質１１１を含む第１のメタライゼーション層１１０を備えているであろうし、低ｋ誘電体材質１１１内には複数の金属線１１２が組み込まれているであろう。金属線は典型的には、伝導性バリア材質１１２ａ、例えばタンタル層、窒化タンタル層、又はこれらの任意の組み合わせを備えているであろう。また、銅、銅合金等の形態にある高伝導性金属１１２ｂが前述したように電気的な性能の強化を確実にしているであろう。更にエッチング停止層１１３が誘電体材質１１１上に形成されるであろうし、また、エッチング停止層１１３は、場合によっては、特定のエレクトロマイグレーション性能(electromigration behavior)等を達成するために高伝導性金属１１２ｂとの適切な界面を形成する金属領域１１２ｂの閉じ込めのような他の特性との組み合わせにおいて、所望のエッチング停止能力を提供するような任意の適切な材質から構成されるであろう。例えば、エッチング停止層１１３のための適切な材質として、窒化シリコン、炭化シリコン、窒素含有炭化シリコン等の多くの誘電体材質がしばしば用いられる。層１１３のエッチング停止能力に起因して、そこに含まれる材質は、概ね３．０以下の比誘電率を有する誘電体材質として理解される低ｋ誘電体１１１と比較して、大きな誘電定数を典型的には有しているであろう。このために、シリコン、炭素、酸素、水素を含む材質又は種々のポリマー材質のような十分に確立された多くの低ｋ誘電体材質が利用可能である。
【０００７】
メタライゼーションシステム１２０は、図１ａに示される製造段階では低ｋ誘電体材質１３１からなるであろう第２のメタライゼーション層１３０を更に備えているであろうし、低ｋ誘電体材質１３１は、メタライゼーションシステム１２０の全体的な機械的及び電気的な性能要求に応じて、材質１１１と同様であるかもしれないし、あるいは異なる材質組成を有しているかもしれない。また、更なる処理の間、即ち材質１３１のパターニング及び後続の金属含有領域の形成の間に材質１３１の全体的な特性を強化するように、誘電体キャップ層１３５が低ｋ誘電体材質１３１上に形成される。例えば、キャップ層１３５は２０〜１００ｎｍの厚みを有する二酸化シリコン材質の形態で設けることができる。
【０００８】
図１ａに示される半導体デバイス１００は以下の従来のプロセス技術に基いて形成することができる。まず、半導体デバイス１００の設計要求に従い、十分に確立されたプロセス技術を用いることによって、任意の回路要素及び他のデバイス形状が基板１０１の内部及び上方に形成されるであろう。次いで、例えば二酸化シリコン等の適切な誘電体材質を堆積させ、そして開口を受け入れるように誘電体材質をパターニングすることによって、適切なコンタクト構造（図示せず）を形成することができ、開口はタングステン等の金属含有材質によって充填されるであろう。その後、例えばメタライゼーション層１１０に対する誘電体材質１１１を堆積させることによって、メタライゼーションシステム１２０を形成することができる。この目的のため、スピンオン(spin-on)技術、熱活性化ＣＶＤ（化学的気相堆積）、プラズマ強化ＣＶＤ等の適切な堆積技術を用いることができる。前述したように誘電体材質１１１が機械的な安定性等に関して臨界的な材質を代表する場合には、次いで適切なキャップ材質が設けられるであろう。例えば、誘電体材質１１１の強化された全体的な機械的及び化学的特性を提供するために、例えばプラズマ支援ＣＶＤのような任意の適切な堆積技術によって、層１３５と同様な材質を形成することができる。その後、例えば所望に応じてキャップ材質をハードマスクとして用い、そして金属線１１２のための対応する開口を形成するように、十分に確立された異方性エッチングプロセスを実行することによって、誘電体材質１１１をパターニングすることができる。次いで、例えばスパッタ堆積等によって伝導性バリア材質１１２ａを堆積させることができ、それに続いて領域１１２ｂの銅材質を電気化学的に堆積させることができる。既に論じられたように、対応する電気化学的な堆積の間、金属線１１２のための種々の開口に対する信頼性のある充填を確実にするように、多量の過剰材質が設けられる必要があるかもしれない。次に、過剰な材質をＣＭＰ（化学的機械的研磨）によって除去することができ、ここで対応するキャップ層は強化された機械的安定性を提供することができる。ＣＭＰプロセスの間、過剰な材質及びバリア材質１１２ａが除去され得る一方で、対応するキャップ層もまた消耗されて、電気的に分離された金属領域１１２及び実質的に露出させられた誘電体材質１１１が得られる。その後、例えばプラズマ強化ＣＶＤによってエッチング停止層１１３を形成することができ、デバイス１００の更なる処理のために必要であろうような任意の適切な材質又は材質組成を堆積させることができる。例えば、エッチング停止層１１３はまた、銅材質１１２ｂの露出させられた上面１１２ｓを不動態化するための閉じ込め層としても作用することができる。例えば、誘電体材質１１１内への銅原子のマイグレーションを効果的に抑制することができ、またフッ素、酸素等の反応性成分の銅領域１１２ｂ内への組み込みを効果的に抑制することができるものとしては、窒化シリコン、炭化シリコン及び窒素含有炭化シリコンが適切な材質ではあるが、別の面では金属線１１２の機械的及び電気的な性能の低下をもたらしてしまうかもしれない。次いで、既に誘電体材質１１１を参照して説明したように、例えばスピンオン技術、ＣＶＤ等によってメタライゼーション層１３０の低ｋ誘電体材質１３１を堆積させることができる。その後、既に誘電体材質１１１を参照して説明したように、低ｋ誘電体材質１３１の後続のパターニングに対する望ましい特性を提供するように、キャップ層１３５を形成することができる。
【０００９】
図１ｂは金属線１３２ｌ及びビア１３２ｖの形態にある金属領域１３２が誘電体材質１３１内に形成される更に進んだ製造段階における半導体デバイス１００を模式的に示している。この目的のために、メタライゼーション層１１０を参照して既に説明したのと同様のプロセス技術を用いることができる。即ち、キャップ層１３５及び誘電体材質１３１が十分に確立されたプロセス技術によってパターニングされた後に、伝導性バリア材質１３２ａが高伝導性銅材質と組み合わせられて対応する開口内に充填されるであろうし、次いで任意の過剰な材質がＣＭＰプロセス１０２によって除去されて、金属線１３２ｌ及びビア１３２ｖが形成されるであろう。ＣＭＰプロセス１０２の間、当初は強化された機械的安定性を提供していたであろうキャップ層１３５は、次第に消耗して最終的には図１ｂに示されるように実質的に完全に除去されるであろう。その後、露出させられた金属領域１３２を閉じ込め且つメタライゼーション層１３０の上方に形成されるべき更なる誘電体材質をパターニングするための対応するエッチング停止能力を提供するように、更なるエッチング停止層が設けられるであろう。
【００１０】
上で論じられたように、メタライゼーション層１１０及び１３０を形成することは、洗練されたメタライゼーションシステムの低ｋ誘電体材質をパターニングするときに所望のエッチング能力並びに機械的及び化学的な特性を提供するために例えばエッチング停止層１１３及びキャップ層１３５を形成するための複数の堆積プロセスを含むであろう。典型的には複数のメタライゼーション層が必要であろうから、各メタライゼーション層に対して必要となるプロセスステップの数は、全体的なサイクル時間及びこれに伴う洗練された半導体デバイスの製造コストの大きな要因となるであろう。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述した事情に鑑み、本開示は、処理に関する所望の特性及びメタライゼーション層の電気的な性能を、低減されたプロセスの複雑性と共に提供することで、上で特定された問題の１つ以上を回避し又は少なくとも低減することができるプロセス技術及び半導体デバイスに関連している。
【課題を解決するための手段】
【００１２】
概して本開示は、誘電体材質のパターニングの間における機械的及び化学的な特性を高めるための誘電体キャップ層を設けることによって敏感な誘電体材質に基きメタライゼーション層を形成することができる一方で、プロセスステップ数を減らすことができ且つ／又は考慮されているメタライゼーション層のための適切な材質を選択する上での柔軟性の程度を高めることができる技術及び半導体デバイスに関連している。この目的のために、少なくとも任意の過剰な金属を除去するための平坦化プロセスの間に対応するキャップ層が用いられてよく、少なくともその一部分は、更なる処理の間に敏感な誘電体材質を不動態化するための材質として作用するように維持されてよい。例えば、誘電体キャップ材質の残留している部分は、後続のメタライゼーション層の金属線及びビアを形成するための更なるパターニングシーケンスの間に下層の誘電体材質を保護するように、エッチング停止層として用いることができる。その結果、従来の手法では用いられるであろう専用のエッチング停止材質の堆積を避けることができ、それにより全体的なプロセスの複雑性を低減することができる。ここに開示される幾つかの例示的な側面においては、敏感な誘電体材質は誘電体キャップ層によって確実に覆われ得る一方、金属領域の表面区域は先行するＣＭＰプロセスにより露出させられ得るから、誘電体キャップ層は、敏感な誘電体材質内に形成される金属領域の表面区域を不動態化する上での高い柔軟性を提供する。従って、ここに開示される幾つかの例示的な実施形態では、露出させられた金属領域上に伝導性キャップ層が形成されてよい一方、従来の手法では必要であろうエッチング停止層を形成するための追加的な堆積ステップを必要とすることなしに、敏感な誘電体材質を確実に保護することができる。
【００１３】
ここに開示される１つの例示的な方法は、半導体デバイスのメタライゼーション層の第１の低ｋ誘電体材質上にキャップ材質を形成することを備えている。方法は更に、キャップ材質及び第１の低ｋ誘電体材質に開口を形成することと、開口を金属で充填することとを備えている。更に、平坦化プロセスを実行することによってキャップ材質の一部分及び金属の過剰材質が除去され、金属領域が形成される。方法は更に、キャップ材質の残りからなる残留層上に第２の低ｋ誘電体材質を形成することと、残留層をエッチング停止材質として用いることによって第２の低ｋ誘電体材質をパターニングすることとを備えている。
【００１４】
ここに開示される更なる例示的な方法は、半導体デバイスのメタライゼーション層の誘電体層積層物に開口を形成することを備えており、誘電体層積層物は、第１の誘電体材質及び第１の誘電体材質上に形成される誘電体キャップ層を備えている。方法は更に、開口を伝導性材質で充填することと、平坦化プロセスを実行することによって第１の誘電体材質の上方から過剰材質を除去して金属領域を形成する一方で誘電体キャップ材質の少なくとも一部分を維持することとを備えている。最後に方法は、金属領域の上面上に伝導性キャップ層を形成することとを備えている。
【００１５】
ここに開示される１つの例示的な半導体デバイスは、基板の上方に形成されるメタライゼーションシステムを備えている。メタライゼーションシステムは、第１の低ｋ誘電体材質と、第１の低ｋ誘電体材質上に形成される第１の誘電体キャップ材質と、第１の低ｋ誘電体材質内及び第１の誘電体キャップ材質内に形成される金属線とを備えた第１のメタライゼーション層を備えており、第１の誘電体キャップ材質は金属線の側壁の一部分を形成するように金属線と横方向に接続されている。メタライゼーションシステムは更に、第１の誘電体キャップ材質及び金属線の上方に形成される第２の低ｋ誘電体材質を備えた第２のメタライゼーション層を備えており、第２のメタライゼーション層は金属線と接続するビアを備えている。
【図面の簡単な説明】
【００１６】
本開示の更なる実施形態は、添付の特許請求の範囲において画定されており、また添付の図面を参照したときに以下の詳細な説明と共に更に明らかになろう。
【００１７】
【図１ａ】図１ａは低ｋ誘電体材質を含むメタライゼーション層の個々のエッチング停止層及び誘電体キャップ材質に基いてメタライゼーションシステムを形成する種々の製造段階の間における従来の半導体デバイスの模式的な断面図（その１）である。
【図１ｂ】図１ｂは低ｋ誘電体材質を含むメタライゼーション層の個々のエッチング停止層及び誘電体キャップ材質に基いてメタライゼーションシステムを形成する種々の製造段階の間における従来の半導体デバイスの模式的な断面図（その２）である。
【図２ａ】図２ａは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その１）である。
【図２ｂ】図２ｂは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その２）である。
【図２ｃ】図２ｃは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その３）である。
【図２ｄ】図２ｄは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その４）である。
【図２ｅ】図２ｅは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その５）である。
【図２ｆ】図２ｆは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その６）である。
【図２ｇ】図２ｇは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その７）である。
【図２ｈ】図２ｈは誘電体キャップ材質の残留部分に基いて伝導性キャップ材質が選択的に形成されそれにより露出金属領域の強化された不動態化を提供することができる更なる例示的な実施形態に従う半導体デバイスの模式的な断面図である。
【図２ｉ】図２ｉは更なる実施形態に従い比較的下層の敏感な誘電体材質の全体的な機械的完全性を高めるような特定の内部圧縮応力レベルを呈することができる誘電体キャップ層の一部分を維持しながら過剰な材質を除去するためのＣＭＰプロセスの間における半導体デバイスの模式的な断面図である。
【図２ｊ】図２ｊは更なる処理の間の全体的な特性を適切に調節するように誘電体キャップ層が１つ以上のサブ層の形態で設けられ得る更なる例示的な実施形態に従う半導体デバイスの模式的な断面図である。
【図２ｋ】図２ｋは金属領域の露出させられた表面部分が誘電体キャップ層の残留部分に基いて不動態化され得る製造段階での半導体デバイスの模式的な断面図である。
【発明を実施するための形態】
【００１８】
以下の詳細な説明に示される実施形態を参照して本開示が説明されるが、詳細な説明はここに開示されている特定の実施形態に本開示を限定することを意図するものではなく、むしろ説明されている実施形態は単に本開示の種々の側面を例証しているにすぎず、本開示の範囲は添付の特許請求の範囲によって画定されることを記しておく。
【００１９】
概して本開示は半導体デバイス及びそれを形成するための技術に関連し、ここでは、特にＣＭＰプロセスの間における敏感な誘電体材質の機械的及び他の特性を高めるための誘電体キャップ材質を用いることによる洗練されたメタライゼーションシステムの製造により、高い柔軟性及び／又は低減された全体的なプロセスの複雑性を達成することができ、誘電体キャップ材質の一部分は、ＣＭＰプロセスの間に除去されなくてよく、また例えばエッチング停止材質等の形態で更なる処理の間に用いられてよい。その結果、敏感な誘電体材質は、先行して堆積させられた金属含有材質の任意の過剰な材質を除去するように実行される対応する平坦化プロセスの間又はその後に露出させられなくてよいので、低ｋ誘電体材質又は２．７以下の誘電定数を有するＵＬＫ（超低ｋ）誘電体材質の形態で提供され得る敏感な誘電体材質の高い全体的な完全性を達成することができる。また、従来の手法では典型的に設けられる更なるエッチング停止材質の堆積が回避され得るので、全体的なプロセス効率を高めることに寄与する。幾つかの実施形態では、誘電体キャップ層の維持された部分は、敏感な誘電体材質及びキャップ層の残留部分内に形成される金属領域の露出させられた表面区域の適切な不動態化の間における保護材質として用いることができる。例えば、選択的な電気化学的堆積プロセスが、誘電体キャップ材質の存在に起因して、敏感な誘電体材質に実質的に影響を与えることなしに実行され得る。他の場合には、露出させられた金属領域上に対応する不動態層を形成するために、非選択的な電気化学的堆積プロセス又は任意の他の堆積プロセスが場合によっては対応するリソグラフィ的なパターニングステップと組み合わされて用いられてよい一方で、キャップ材質の残留部分は効果的なエッチング停止又は保護材質として作用することができる。従って、金属領域の上面のエレクトロマイグレーション特性を適切に「設計する」上での高度な柔軟性を、敏感な誘電体材質の特性を損なうことなしに達成することができる。更に他の例示的な実施形態においては、誘電体キャップ材質は圧縮的に応力を与えられた材質として設けられてよく、それにより特に対応するＣＭＰプロセスの間に下層の誘電体材質の全体的な機械的安定性を更に高めることができる。更に他の例示的な実施形態では、ＣＭＰプロセス、エッチングプロセス、リソグラフィ的なパターニング等の間における挙動に関する全体的な特性を適切に調節するように、誘電体キャップ層は２つ以上のサブ層の形態で設けられてよい。
【００２０】
図２ａ〜２ｋを参照して、以下に更なる例示的な実施形態をより詳細に説明し、適切である場合には図１ａ及び１ｂも参照することがある。
【００２１】
図２ａはメタライゼーションシステム２２０が基板２０１の上方に形成されることになる製造段階における半導体デバイス２００の断面図を模式的に示している。基板２０１は、半導体デバイス２００の望ましい構造及び性能を得るのに必要であろう回路要素、コンタクト要素等をその内部及びその上方に形成するための任意の適切なキャリア材質を代表することが理解されるべきである。便宜上、そのような任意の更なるデバイスレベルは図２には示されていない。基板２０１は１つ以上の半導体層との組み合わせにおいて適切なキャリア材質を備えていてよく、１つ以上の半導体層の内部及び上方には、半導体デバイス１００を参照しても説明されたであろうように、トランジスタ、キャパシタ、抵抗等の回路要素が形成されてよい。洗練された応用においては、対応する回路要素の臨界的な寸法、例えば電界効果トランジスタのゲート長は概ね５０ｎｍ以下であろうから、メタライゼーションシステム２２０においては進歩したメタライゼーション層が典型的には必要とされ、このことは例えば、既に論じられもしたように、低ｋ誘電体材質のような敏感な誘電体材質を銅、銅合金、銀等の高伝導性金属との組み合わせにおいて用いることによって達成され得る。半導体デバイス１００を参照してこれも既に説明したように、基板２０１はまた、対応する回路要素をメタライゼーションシステム２２０と接続するための適切なコンタクト構造を含んでいてよい。他の場合には、対応するコンタクト構造はメタライゼーションシステム２２０の一部分を代表してよい。図示された製造段階においては、メタライゼーションシステム２２０は第１のメタライゼーション層２１０を初期の製造段階において備えていてよい。即ち、メタライゼーション層２１０は誘電体材質２１１を備えていてよく、誘電体材質２１１は、上述したように低い機械的な完全性(integrity)を有する低ｋ誘電体材質を代表してよい。例えば材質２１１の誘電定数は概ね３．０以下であってよく、例えばＵＬＫ材質が考慮されている場合には２．０以下であってよい。この目的のために多くの十分に確立された低ｋ誘電体材質を利用可能であり、それらは、更に低い機械的な安定性を典型的にはもたらし得る明白な多孔質状態を多かれ少なかれ有しているであろう。また、誘電体キャップ材質２１５が誘電体材質２１１上に形成されてよく、誘電体キャップ材質２１５は、更なる処理の間における材質２１１の全体的な完全性を高めるような任意の適切な材質組成を有していてよく、また層２１０の上方に更なるメタライゼーション層を形成するためのパターニングプロセスの間に望ましい性質を提供するものであってよく、これについては後で更に詳細に説明する。従って誘電体キャップ材質２１５は、後続の製造段階において任意の過剰な金属を除去するためのＣＭＰプロセスの間に少なくともその一部分が維持され得るような任意の適切な材質組成及び層厚を有するように設けられてよい。例えば誘電体キャップ材質２１５は、全体的なプロセス要求に応じて、概ね１０〜１００ｎｍの厚みを有する二酸化シリコン、窒化シリコン、炭化シリコン、窒素含有炭化シリコン、オキシ窒化シリコン(silicon oxynitride)、又は任意の組み合わせから構成されてよい。
【００２２】
図２ａに示される半導体デバイス２００は次のようなプロセスに基いて形成することができる。半導体デバイス１００を参照して既に論じられもしたように、それぞれの回路要素及び、コンタクト要素等の他の形状を基板２０１の内部及び上方に形成した後、メタライゼーション層２１０の誘電体材質２１１が堆積させられてよい。この目的のために、上述したような任意の適切な堆積技術が用いられてよい。次いで、所望に応じて望ましい構造及び厚みを有する１つ以上の材質を堆積させることによって、誘電体キャップ材質２１５が形成されてよい。例えば幾つかの例示的な実施形態では、誘電体キャップ層２１５は、誘電体材質２１１の後続のパターニングのためのハードマスクとして用いられてもよい。この場合、層２１５は、誘電体材質２１１をパターニングするための後続の実質的異方性エッチングの間に少なくとも層２１５の表面部分が望ましいエッチング停止能力を提供し得るように形成されてよい。他の場合には、任意の適切な材質組成を用いることによって対応する光学的特性、例えば屈折率、消光係数等が適切に選択され得るように、層２１５又は少なくともその上部はリソグラフィプロセスの間にＡＲＣ（反射防止膜）として機能することができる。例えば、二酸化シリコンの光学的特性は、リソグラフィでレジストマスクを形成するために用いられる対応する照射波長に関して望ましい光学的応答を有するオキシ窒化シリコン材質を形成するように二酸化シリコン内に組み込まれる窒素の程度を変化させることによって、適切に調節することができる。他の場合には、層２１５の反射及び吸収特性を調節するように異なる材質組成を設けることによって、それぞれの光学関連界面が誘電体キャップ層２１５内に画定されてよい。この目的のために、十分に確立されたプラズマ支援堆積技術が利用可能であり、また用いられるであろう。
【００２３】
図２ｂは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、誘電体材質２１１の後続のエッチングのためのエッチングマスクを提供するように誘電体キャップ層２１５がパターニングされてよい。この目的のために、十分に確立されたプロセス技術に従ってレジスト材質がリソグラフィによってパターニングされてよい。その後、対応するレジストマスクに基いて層２１５がパターニングされてよく、誘電体材質２１１に実際に到達する前にレジストマスクは除去されてよい。他の例示的な実施形態では、層２１５及び誘電体材質２１１は対応するエッチングマスク（図示せず）に基いて共通のエッチングプロセスにおいてエッチングされてよい。その後、メタライゼーション層２１０内の対応する金属領域に対して必要になるであろう溝等の対応する開口を形成するように、十分に確立された異方性エッチング技術に基いて誘電体材質２１１がエッチングされてよい。対応するエッチングプロセスを適切に制御するように、基板２０１の上方に適切な材質が設けられてよいことが理解されるべきである。
【００２４】
図２ｃは更に進んだ製造段階における半導体デバイス２００を模式的に示している。即ち、例えば金属線の形態にある金属領域２１２が誘電体材質２１１及び誘電体キャップ層２１５内に形成されてよく、金属領域２１２は、伝導性バリア層２１２ａと、伝導性及びマイグレーション性能に関する全体的な要求に応じる銅、銅合金、銀、アルミニウム等の高伝導性金属２１２ｂとを備えていてよい。図示される製造段階においては、誘電体材質２１１における対応する開口２１１ｏを確実に充填するように、高伝導性金属２１２ｂはある程度の量の過剰な厚みで設けられてよい。前述したように、開口２１１ｏは適切なエッチングマスク、例えばパターニングされた誘電体キャップ層２１５（図２ｂ参照）又は任意の他の適切なエッチングマスクに基いて形成することができる。その後、半導体デバイス２００の全体的な構造に応じて、例えばスパッタ堆積、電気化学的堆積、ＣＶＤ（化学的気相堆積）、自己制御式(self-limiting)ＣＶＤ技術等によって伝導性バリア材質２１２ａが形成されてよい。例えばタンタル及び窒化タンタルが銅ベースの金属に対するバリア材質としてよく用いられるであろう。その後、例えば電気メッキ、無電解メッキ等の電気化学的堆積技術によって、高伝導性金属２１２ｂが充填されてよい。その後、高伝導性金属２１２ｂ及びバリア材質２１２ａの過剰材質が、典型的にはＣＭＰプロセスを備えていてよい平坦化プロセスによって除去されてよい。
【００２５】
図２ｄは対応するＣＭＰプロセス２０２の最終段階における半導体デバイス２００を模式的に示している。図示されるように、高伝導性金属２１２ｂの任意の過剰な材質が除去されてよく、そしてバリア層２１２ａもまた水平デバイス部分から除去されてよく、それにより電気的に分離された複数の金属領域として金属領域２１２が提供される。また、ＣＭＰプロセス２０２の間、層２１５の材質も除去されるが、最初に選択された層厚及び／又は材質組成に起因して、層２１５の一部分は維持されていてよく、それにより適切な厚み２１５ｔを有する残留層２１５ｒが形成され、厚み２１５ｔは、例えば更なるメタライゼーションレベルの形成の間に材質２１１のエッチング停止又は保護層として作用するためにデバイス２００の更なる処理に対しても適切であり得る。例えば層厚２１５ｔは、初期層２１５の材質組成及び初期層厚に応じて概ね１０〜５０ｎｍの範囲内であってよい。従って、敏感な誘電体材質２１１はＣＭＰプロセス２０２の間に除去されなくてよく、デバイス２００の後続の処理の間に信頼性のある被覆を引き続き維持することができる。ウエット化学的洗浄プロセス等の任意の反応性環境への露出は、ＵＬＫ材質のような敏感な誘電体材質の深刻な損傷をもたらすことがあり、洗練された応用においてはこれらの材質の損傷した表面ゾーンの除去が更に必要になるかもしれないことが理解されるべきである。従って、残留層２１５ｒを維持することによって、敏感な誘電体材質２１１の強化された全体的な完全性を達成することができる。幾つかの例示的な実施形態では、金属領域２１２の露出させられた表面部分２１２ｓは更なる製造ステップを実行するのに先立ち不動態化させられてよいことが理解されるべきであり、これについては後で更に詳細に説明する。
【００２６】
図２ｅは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、更なるメタライゼーション層２３０の誘電体材質２３１及び対応するキャップ材質２３５が設けられてよい。そのために、残留層２１５ｒ上及び金属領域２１２上に誘電体材質２３１が低ｋ誘電体材質の形態で堆積させられてよく、誘電体材質２３１の直接的な接触が不適切であると考えられる場合には、適切な不動態層又はキャップ層（図示せず）が金属領域２１２上にすでに形成されていてよい。誘電体材質２３１の全体的な特性に応じて誘電体材質２３１は２つ以上の異なる材質組成を含んでいてよいことが理解されるべきである。例えば、ＵＫＬ材質の残留層２１５ｒ及び金属領域２１２への全体的な密着性を高めるように、１つ以上の転移層(transition layers)が層２３１内に設けられてよい。他の場合には、低ｋ誘電体材質が層２１５ｒ上に直接的に堆積させられてよい。次いで、キャップ層２１５（図２ａ及び２ｂ参照）を参照して既に説明したのと同様の材質組成及び技術に基いて誘電体キャップ層２３５が形成されてよい。誘電体キャップ層２３５もまた材質２３１の全体的な完全性を高めるように適切な初期層厚及び材質組成を有するように設けられてよい一方で、更なる処理に対して、即ち更なるメタライゼーションレベルの形成に対して材質２３５の一部分を維持することが可能になることが理解されるべきである。
【００２７】
図２ｆは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、複数の開口２３５ｏが誘電体材質２３１及び誘電体キャップ層２３５内に形成される。開口２３５ｏは任意の適切な形態で設けられてよく、開口２３５ｏの少なくとも一部は１つ以上の金属領域２１２にまで延在してよい。例えば開口２３５ｏはメタライゼーション層２３０の溝及びビア開口を代表してよい。開口２３５ｏはデュアルダマシン技術等のような任意の適切なパターニングレジームに基いて形成することができ、キャップ材質２３５は前述したようにホットマスク層として作用するようにパターニングされてよい一方で、他の場合には材質２３５及び２３１は共通の又は通常のエッチングプロセスにおいてパターニングされてよい。十分に確立されたエッチング薬品に基いて実行され得る対応する異方性エッチングプロセスの間、残留層２１５ｒはデバイス領域におけるエッチング停止材質として作用することができ、デバイス領域においては、開口２３５ｏ又はその部分は下層の金属領域２１２までは拡張されなくてよい。例えば、開口２３５ｏをリソグラフィで画定するときの位置合わせ手順の特定の不完全性によって、臨界区域２１５ｃが生成され得る。また、異方性エッチングプロセスの間、ある程度の低いエッチング忠実性が金属領域２１２に対する開口２３５ｏの「ずれ(misalignment)」をもたらし得る。この場合、残留層２１５ｒが対応するエッチングプロセスを確実に停止させることができるので、下層の材質２１１の完全性を維持することができる。一方、エッチングプロセスは金属領域２１２上又はその内部で停止させられてよく、金属領域２１２は必要に応じてそれぞれの不動態材質又は伝導性キャップ層を備えていてよく、これについては後でも更に詳細に説明する。このように誘電体材質２３１及びキャップ層２３５は、残留層２１５ｒに基いて確実にパターニングすることができる。その後、例えば伝導性バリア材質を堆積させまた銅等のような伝導性金属を充填することによって、更なる処理が継続されてよい。次いで、ＣＭＰプロセス２０２を参照して図２ｄで前述したように、過剰な材質が除去されてよい。
【００２８】
図２ｇは上述したプロセスシーケンスの後の半導体デバイス２００を模式的に示している。即ち、メタライゼーション層２３０は、伝導性バリア材質２３２ａ及び高伝導性金属２３２ｂを含む金属領域２３２を備えていてよい。また、符号２３５ｒで示される誘電体キャップ層２３５の残留部分が誘電体材質２３１を覆うように形成されてよい。残留層２１５ｒと同様にして、残留層２３５ｒもまた、対応する金属領域２３２と横方向に接続してその側壁２３２ｗの一部を形成してよい。層２３５ｒによって規定される側壁２３２ｗのそれぞれの部分の対応する高さは、残留層２３５ｒの厚み２３５ｔによって決定される。前述したように、例えば残留層２３５ｒ及び金属領域２３２上に更なる誘電体材質を、層２１５ｒを参照して説明したように形成することによって、更なる処理の間の高い完全性が得られるように、厚み２３５ｔと層２３５ｒの対応する材質組成との組み合わせが選択されてよい。従って、層２３５の堆積の後の敏感な誘電体材質２３１の過度の露出を回避することができる一方でまた、対応するキャップ材質を実質的に完全に消耗してしまう従来の手法では典型的に用いられるような更なるエッチング停止層の堆積を必要としない。
【００２９】
図２ｈは伝導性材質２１２ｂの露出させられた表面部分２１２ｓ上に伝導性キャップ層２１２ｃが形成されてよい更なる例示的な実施形態に従う半導体デバイス２００を模式的に示している。このために、１つの例示的な実施形態では、コバルト、タングステン、リンを含む合金、コバルト、タングステン、ホウ素を含む合金、ニッケル、モリブデン、ホウ素を含む合金等のような適切なキャップ材質を堆積させるように、選択的な電気化学的堆積プロセス２０３が実行されてよい。電気化学的堆積プロセス２０３の間、露出させられた表面部分２１２ｓは触媒材質として作用してよく、それにより、対応する金属種の堆積が開始される一方、残留層２１５ｒ上への顕著な堆積は回避される。従ってプロセス２０３の間、プロセス２０３の堆積環境との誘電体材質２１１の過度の接触が確実に回避され得る。また、堆積プロセス２０３に先立ち、フッ化水素酸、ＡＰＭ（アンモニア過酸化水素混合物）に基くウエット化学的洗浄技術のような任意の適切な洗浄プロセスが、誘電体材質２１１に実質的にネガティブな影響を及ぼすことなしに実行され得る。その結果、伝導性キャップ層２１２ｃによって、金属２１２ｂのエレクトロマイグレーション性能及び閉じ込めを上面２１２ｓにて調節することができる一方で、更なる処理の間、例えば材質２３１（図２ｅ参照）のような誘電体材質の堆積の間における伝導性金属２１２ｂの高い完全性をも提供することができる。更に、開口２３５ｏ（図２ｆ参照）のようなそれぞれの開口を形成する場合、対応する誘電体材質のパターニングの間に、伝導性キャップ層２１２ｃはエッチング停止材質として作用することができる。
【００３０】
図２ｉは図２ｄを参照して既に論じられたようにメタライゼーション層２１０の過剰な材質を除去する場合においてＣＭＰプロセス２０２の最終段階の間における半導体デバイス２００を模式的に示している。ＣＭＰプロセス２０２の間、典型的には対応する微小亀裂(micro cracks)２１５ｃが生成されて誘電体材質２１１内にまで伝播することがあり、それにより誘電体材質２１１の全体的な機械的安定性が過度に低下し得る。幾つかの例示的な実施形態では、誘電体キャップ層２１５は、符号２１５ｓで示されるように適度に高い内部圧縮応力レベルを有するように設けられてよく、これにより微小亀裂２１５ｃの拡がり及び増殖を抑えるように適切な「逆向きの力(counter force)」がもたらされ、敏感な誘電体材質２１１内への伝播を抑制し又は少なくとも低減することができる。例えば誘電体キャップ層２１５は、全体的なプロセス及びデバイスの要求に応じて、概ね２００ＭＰａ乃至数百ＭＰａ又はそれ以上の内部応力レベルを有するように形成されてよい。例えば、二酸化シリコン、窒化シリコン、窒素含有炭化シリコン等が、プラズマ強化ＣＶＤ技術に基いて、堆積の間におけるイオン照射、ガス流量、温度、圧力等のプロセスパラメータを適切に選択することにより高い内部応力レベルを有するように効果的に堆積させられ得る。圧縮的に応力を与えられた誘電体材質を形成するための対応するプロセスレシピが当該分野において十分に確立されており、層２１５を形成するために用いられ得る。ＣＭＰプロセス２０２の後、上述したように層２１５の所望の厚みが維持されてよい。
【００３１】
図２ｊは更なる例示的な実施形態に従う半導体デバイス２００を模式的に示しており、その実施形態においては、例えばＣＭＰ性能、エッチング停止能力、ＡＲＣ特性等に関する全体的な特性を適切に調節するために、誘電体キャップ層２１５は２つ以上のサブ層２１５ａ、２１５ｂ及び２１５ｄの形態で設けられていてよい。図示される実施形態では、第１のサブ層２１５ａが層２１５の残留部分を実質的に代表してよい場合には、第１のサブ層２１５ａは、材質２１１の望ましい完全性を提供するように、敏感な誘電体材質２１１上に堆積させられてよい。その後、層２１５ｂ、２１５ｄのような１つ以上の更なるサブ層が形成されてよい。例えば層２１５ｂは、先駆体材質のガス流量等のプロセスパラメータを適切に調節することによって、例えばその場の(in situ)堆積プロセスの間に堆積させられてよい。その後、望ましい全体的な材質特性に従って、例えば堆積、表面処理等によって層２１５ｄが形成されてよい。例えば層２１５ａ、２１５ｂは、対応するＣＭＰプロセスの強化された制御を可能にするように異なる材質組成を有するように設けられてよく、それにより、初期材質２１５の望ましい残留層を維持する上での高いプロセス均一性がもたらされ得る。例えば層２１５ａは二酸化シリコン材質の形態で設けられてよい一方、層２１５ｂはオキシ窒化シリコン材質、窒化シリコン材質、炭化シリコン材質等として設けられてよい。例えば層２１５ｂのその後に堆積されるレジスト材質との直接の接触を避ける必要がある場合には、敏感なレジスト材質との直接の接触を可能にし得る層２１５ｄが、例えば二酸化シリコン又は任意の他の種類の材質の形態で設けられてよい。例えば、窒素のレジスト材質との又は後続の電気的な材質との接触が回避されるべきである場合には、対応する窒素含有材質が層２１５ｂに対して用いられるであろうから、これを層２１５ａ、２１５ｄで取り囲むことによって、敏感な材質の窒素種に対する過度の露出を抑制することができる。しかし、層２１５の材質組成は、全体的なプロセス及びデバイスの要求に応じて任意の他の適切な基準に従って選択されてよいことが理解されるべきである。層２１５を形成した後、前述したように層２１５及び２１１内にそれぞれの開口を画定するように、適切なパターニングプロセスが実行されてよい。リソグラフィプロセスの間、層２１５のサブ層が窒素種を含んでいるかもしれないとしても、必要であればレジスト材質の窒素との直接の接触が回避されてよい。その後、前述したように更なる処理が継続されてよく、そして最終的にはプロセス２０２（図２ｄ及び２ｉ参照）のようなＣＭＰプロセスが実行されてよく、それにより層２１５ｄ、２１５ｂが除去され、この場合、層２１５ｂ及び２１５ａの材質組成の違いは強化された全体的なプロセス制御を提供することができ、残留厚みを特定の値の範囲内に確実に調節することが可能になる。その後、上述したように更なる処理が継続されてよく、そこでは高い全体的なプロセス均一性を達成することができる。例えば低ｋ誘電体材質が堆積させられてよく、この場合、層２１５の残留部分が実質的に窒素種を含んでいなければ、窒素種の直接的な接触を回避することができる。
【００３２】
図２ｋは更なる例示的な実施形態に従う半導体デバイス２００を模式的に示しており、その実施形態においては、少なくとも露出させられた表面部分２１２ｓ上に不動態層又はキャップ層２１２ｃを形成するために、残留層２１５ｒがエッチング停止又は保護層として効果的に用いられ得る。例えば適切な材質を堆積させることによってキャップ層２１２ｃを設けるように、例えば非選択性プロセス２０４が実行されてよく、幾つかの場合には、材質２１２ｄが残留層２１５ｒ上に堆積させられてよい。この目的のために、任意の適切な物理的又は化学的な気相堆積技術、電気メッキプロセス等が用いられてよい。その後、少なくとも金属領域２１２を覆い不所望な部分２１２ｄを露出させるように適切なマスク（図示せず）を設けることによって、不所望な部分２１２ｄが少なくとも部分的に除去されてよい。この目的のために、誘電体材質２１１内の金属領域２１２を画定するために採用されたのと同一ではあるがネガティブレジストに基づくリソグラフィマスクが用いられてよく、この場合、材質２１２ｄの露出させられた部分を除去するための後続のエッチングプロセスによって隣り合う金属領域２１２間の伝導性パスが切断され得る限りにおいて、対応する位置合わせ精度は臨界的でなくてよい。対応するエッチングプロセスの間、残留層２１５ｒは確実なエッチング停止材質として作用することができ、誘電体材質２１１の完全性を維持することができる。
【００３３】
他の例示的な実施形態においては、プロセス２０４は、例えば不動態層等の形態にあるキャップ層２１２ｃを形成するための表面処理を含んでいてよい一方で、材質２１１の完全性は残留層２１５ｒによって維持され得る。例えば、腐食防止剤等を含んでいるであろう適切なウエット化学的エッチング薬品によって、露出させられた銅表面区域上には薄い不動態層が形成されるであろうし、腐食防止剤等は、更なる処理の間、例えば更なる誘電体材質の堆積の間に金属領域２１２を保護し得る薄い実質的に自己制御型(self-limiting)の不動態層をもたらすであろう。
【００３４】
結果として、本開示は、金属の過剰な材質及びバリア材質を除去するための平坦化プロセスの間に誘電体キャップ層が部分的に維持されて、それにより対応する金属領域の上側壁区域の一部を形成することができる技術及び半導体デバイスを提供する。残留している誘電体キャップ層は、更なる処理の間、例えば後続のメタライゼーション層のための更なる低ｋ誘電体材質の堆積の間における敏感な誘電体材質の完全性を更に確実にすることができ、従来の手法では必要であった専用のエッチング停止材質が不要になるであろうから、全体的なプロセスの複雑性を低減することができる。また、伝導性キャップ層を選択的に形成する場合には、残留誘電体キャップ層は下層の誘電体材質の完全性を提供することができ、それにより高い全体的なプロセス柔軟性を提供することができる。
【００３５】
本開示の更なる修正及び変更は、この明細書を考慮することによって当業者には明白になろう。従って、明細書は、例示的なものとしてのみ解釈されるべきであり、またここに開示される原理を実施する一般的な手法を当業者に教示することを目的としている。ここに示されまた説明される形態は目下のところ望ましい実施形態として解釈されるべきことが理解されるべきである。
【技術分野】
【０００１】
本開示は、概して半導体デバイス製造の分野に関し、更に特定的には低ｋ誘電体材質を含むメタライゼーションシステムに関する。
【背景技術】
【０００２】
今日における世界市場は、高品質な製品を低価格で提供することを大量生産の製造業者に余儀なくさせている。従って製造コストを最小化するためには、歩留まり及び製造効率を向上させることが重要である。このことは、最先端技術を量産技術と組み合わせることが必須である半導体製造の分野に特にあてはまる。上述の戦略を実現する上での１つの重要な側面は、性能及び信頼性に関してデバイス品質を継続的に向上させる一方で半導体デバイスの機能の多様性(diversity)についても高めることにおいて見出される。これらの進歩は典型的には、トランジスタのような個々の回路要素の寸法の減少等に関連している。臨界的形状サイズ(critical feature sizes)の継続的な縮小に起因して、全体的な製造プロセスの少なくとも幾つかの段階において、減少した形状サイズにデバイス特性を適合させるような新たな材質がしばしば導入される必要があろう。この点において１つの顕著な例は、半導体デバイスの洗練されたメタライゼーションシステムの製造であり、メタライゼーションシステムにおいては、銅、銅合金等の進歩した金属材質が低ｋ誘電体材質との組み合わせにおいて用いられ、低ｋ誘電体材質は、概ね３．０、そしてそれより著しく小さい誘電定数を有する誘電体材質として理解されるべきであり、誘電定数が３．０より著しく小さい場合には、これらの材質は超低ｋ誘電体（ＵＬＫ）とも称されることがある。銅のような高伝導性金属を用いることで、金属線及びビア(vias)の断面積の減少は、洗練された集積回路デバイスに対してさえも過去１０年以上にわたって好適な金属であった例えばアルミニウムと比較して高い銅の伝導度によって、少なくとも部分的に補償され得る。
【０００３】
一方、半導体製造戦略への銅の導入は多くの問題を伴う可能性があり、例えば、露出させられた銅表面の酸素、フッ素等のような反応性成分に対する感受性や、シリコン、二酸化シリコン、多くの低ｋ誘電体材質等のような半導体デバイスにおいて典型的に用いられる多くの材質内での銅の拡散活性度の増大や、典型的に用いられるプラズマ強化エッチングプロセス等に基いて実質的に不揮発性の副産物を生成する銅の特性のような問題がある。これらの理由により、洗練されたインレイド又はダマシン(inlaid or damascene)処理技術が開発されてきており、この場合、溝及びビア開口を生成するために典型的には誘電体材質が最初にパターニングされる必要があろうし、溝及び開口は次いで適切なバリア材質で被覆された後に銅材質が堆積させられるであろう。その結果、多くの高度に複雑なプロセス、例えば低ｋ誘電体材質を含む層間誘電体材質を形成するための洗練された材質積層物の堆積や、誘電体材質をパターニングすることや、適切なバリア及び種材質を設けることや、銅材質で充填することや、任意の過剰な材質を除去すること等が、洗練されたメタライゼーションシステムを形成するために必要になるであろうし、特に半導体デバイスの総合的性能の更なる強化を考慮して材質組成及びプロセス戦略はしばしば変わるであろうから、これらのプロセスの相互作用を評価することは困難であろう。
【０００４】
例えば臨界的寸法の継続的な縮小化はまた、洗練された半導体デバイスのメタライゼーションシステム内に形成される金属線及びビアの寸法の減少を必要とするであろうから、大きなＲＣ（抵抗容量性）時定数の原因となり得る狭い間隔の金属線がもたらされるであろう。高度に縮小化されたトランジスタ要素がデバイスレベルで用いられ得る一方で、これらの寄生ＲＣ時定数は、著しい信号伝搬遅延をもたらすことがあり、半導体デバイスの総合的な性能が制限されてしまう。この理由により、前述したようにＵＬＫ材質とも称される極めて小さい誘電率の誘電体材質との組み合わせにおいて銅のような高伝導性金属を用いることによって、寄生ＲＣ時定数が小さくされるかもしれない。一方、これらの材質は、例えばエッチングプロセス、レジスト除去、ＣＭＰ（化学的機械的研磨）による過剰な金属の除去等の間において例えば種々の反応性エッチング雰囲気及び機械的ストレスにさらされたときに、著しく低い機械的及び化学的な安定性を呈するかもしれない。
【０００５】
一般的に低ｋ誘電体材質の、特にＵＬＫ材質の低い機械的安定性に起因して、低ｋ誘電体材質上には典型的には誘電体キャップ層が形成されることがあり、低ｋ誘電体材質のパターニングの間、特に銅のような伝導性金属を充填した後に過剰な材質を除去するプロセスの間、誘電体層堆積物の全体的な特性が高められる。しかし、特定の誘電体キャップ層を設けることは全体的なプロセス複雑性の一因となることがあり、図１ａ及び１ｂを参照してこれを更に詳細に説明する。
【０００６】
図１ａはメタライゼーションシステム１２０が基板１０１上に形成されるであろう製造段階における半導体デバイス１００の断面図を模式的に示している。基板１０１は任意の適切なキャリア材質を代表することができ、キャリア材質はその内部又はその上方にそれぞれのデバイスレベルを形成するためのものであり、デバイスレベルの例としては、トランジスタ、キャパシタ、抵抗等の形態にある回路要素をその内部に形成するための半導体材質がある。更に、基板１０１はまた、回路要素、即ちドレイン及びソース区域、ゲート電極、キャパシタ電極等の対応するコンタクト区域をメタライゼーションシステム１２０と接続するための適切なコンタクト構造を備えているであろう。便宜上、そのような任意のコンタクト構造は図１ａには図示されていない。図１ａに示される例では、メタライゼーションシステム１２０は、適切な低ｋ誘電体材質１１１を含む第１のメタライゼーション層１１０を備えているであろうし、低ｋ誘電体材質１１１内には複数の金属線１１２が組み込まれているであろう。金属線は典型的には、伝導性バリア材質１１２ａ、例えばタンタル層、窒化タンタル層、又はこれらの任意の組み合わせを備えているであろう。また、銅、銅合金等の形態にある高伝導性金属１１２ｂが前述したように電気的な性能の強化を確実にしているであろう。更にエッチング停止層１１３が誘電体材質１１１上に形成されるであろうし、また、エッチング停止層１１３は、場合によっては、特定のエレクトロマイグレーション性能(electromigration behavior)等を達成するために高伝導性金属１１２ｂとの適切な界面を形成する金属領域１１２ｂの閉じ込めのような他の特性との組み合わせにおいて、所望のエッチング停止能力を提供するような任意の適切な材質から構成されるであろう。例えば、エッチング停止層１１３のための適切な材質として、窒化シリコン、炭化シリコン、窒素含有炭化シリコン等の多くの誘電体材質がしばしば用いられる。層１１３のエッチング停止能力に起因して、そこに含まれる材質は、概ね３．０以下の比誘電率を有する誘電体材質として理解される低ｋ誘電体１１１と比較して、大きな誘電定数を典型的には有しているであろう。このために、シリコン、炭素、酸素、水素を含む材質又は種々のポリマー材質のような十分に確立された多くの低ｋ誘電体材質が利用可能である。
【０００７】
メタライゼーションシステム１２０は、図１ａに示される製造段階では低ｋ誘電体材質１３１からなるであろう第２のメタライゼーション層１３０を更に備えているであろうし、低ｋ誘電体材質１３１は、メタライゼーションシステム１２０の全体的な機械的及び電気的な性能要求に応じて、材質１１１と同様であるかもしれないし、あるいは異なる材質組成を有しているかもしれない。また、更なる処理の間、即ち材質１３１のパターニング及び後続の金属含有領域の形成の間に材質１３１の全体的な特性を強化するように、誘電体キャップ層１３５が低ｋ誘電体材質１３１上に形成される。例えば、キャップ層１３５は２０〜１００ｎｍの厚みを有する二酸化シリコン材質の形態で設けることができる。
【０００８】
図１ａに示される半導体デバイス１００は以下の従来のプロセス技術に基いて形成することができる。まず、半導体デバイス１００の設計要求に従い、十分に確立されたプロセス技術を用いることによって、任意の回路要素及び他のデバイス形状が基板１０１の内部及び上方に形成されるであろう。次いで、例えば二酸化シリコン等の適切な誘電体材質を堆積させ、そして開口を受け入れるように誘電体材質をパターニングすることによって、適切なコンタクト構造（図示せず）を形成することができ、開口はタングステン等の金属含有材質によって充填されるであろう。その後、例えばメタライゼーション層１１０に対する誘電体材質１１１を堆積させることによって、メタライゼーションシステム１２０を形成することができる。この目的のため、スピンオン(spin-on)技術、熱活性化ＣＶＤ（化学的気相堆積）、プラズマ強化ＣＶＤ等の適切な堆積技術を用いることができる。前述したように誘電体材質１１１が機械的な安定性等に関して臨界的な材質を代表する場合には、次いで適切なキャップ材質が設けられるであろう。例えば、誘電体材質１１１の強化された全体的な機械的及び化学的特性を提供するために、例えばプラズマ支援ＣＶＤのような任意の適切な堆積技術によって、層１３５と同様な材質を形成することができる。その後、例えば所望に応じてキャップ材質をハードマスクとして用い、そして金属線１１２のための対応する開口を形成するように、十分に確立された異方性エッチングプロセスを実行することによって、誘電体材質１１１をパターニングすることができる。次いで、例えばスパッタ堆積等によって伝導性バリア材質１１２ａを堆積させることができ、それに続いて領域１１２ｂの銅材質を電気化学的に堆積させることができる。既に論じられたように、対応する電気化学的な堆積の間、金属線１１２のための種々の開口に対する信頼性のある充填を確実にするように、多量の過剰材質が設けられる必要があるかもしれない。次に、過剰な材質をＣＭＰ（化学的機械的研磨）によって除去することができ、ここで対応するキャップ層は強化された機械的安定性を提供することができる。ＣＭＰプロセスの間、過剰な材質及びバリア材質１１２ａが除去され得る一方で、対応するキャップ層もまた消耗されて、電気的に分離された金属領域１１２及び実質的に露出させられた誘電体材質１１１が得られる。その後、例えばプラズマ強化ＣＶＤによってエッチング停止層１１３を形成することができ、デバイス１００の更なる処理のために必要であろうような任意の適切な材質又は材質組成を堆積させることができる。例えば、エッチング停止層１１３はまた、銅材質１１２ｂの露出させられた上面１１２ｓを不動態化するための閉じ込め層としても作用することができる。例えば、誘電体材質１１１内への銅原子のマイグレーションを効果的に抑制することができ、またフッ素、酸素等の反応性成分の銅領域１１２ｂ内への組み込みを効果的に抑制することができるものとしては、窒化シリコン、炭化シリコン及び窒素含有炭化シリコンが適切な材質ではあるが、別の面では金属線１１２の機械的及び電気的な性能の低下をもたらしてしまうかもしれない。次いで、既に誘電体材質１１１を参照して説明したように、例えばスピンオン技術、ＣＶＤ等によってメタライゼーション層１３０の低ｋ誘電体材質１３１を堆積させることができる。その後、既に誘電体材質１１１を参照して説明したように、低ｋ誘電体材質１３１の後続のパターニングに対する望ましい特性を提供するように、キャップ層１３５を形成することができる。
【０００９】
図１ｂは金属線１３２ｌ及びビア１３２ｖの形態にある金属領域１３２が誘電体材質１３１内に形成される更に進んだ製造段階における半導体デバイス１００を模式的に示している。この目的のために、メタライゼーション層１１０を参照して既に説明したのと同様のプロセス技術を用いることができる。即ち、キャップ層１３５及び誘電体材質１３１が十分に確立されたプロセス技術によってパターニングされた後に、伝導性バリア材質１３２ａが高伝導性銅材質と組み合わせられて対応する開口内に充填されるであろうし、次いで任意の過剰な材質がＣＭＰプロセス１０２によって除去されて、金属線１３２ｌ及びビア１３２ｖが形成されるであろう。ＣＭＰプロセス１０２の間、当初は強化された機械的安定性を提供していたであろうキャップ層１３５は、次第に消耗して最終的には図１ｂに示されるように実質的に完全に除去されるであろう。その後、露出させられた金属領域１３２を閉じ込め且つメタライゼーション層１３０の上方に形成されるべき更なる誘電体材質をパターニングするための対応するエッチング停止能力を提供するように、更なるエッチング停止層が設けられるであろう。
【００１０】
上で論じられたように、メタライゼーション層１１０及び１３０を形成することは、洗練されたメタライゼーションシステムの低ｋ誘電体材質をパターニングするときに所望のエッチング能力並びに機械的及び化学的な特性を提供するために例えばエッチング停止層１１３及びキャップ層１３５を形成するための複数の堆積プロセスを含むであろう。典型的には複数のメタライゼーション層が必要であろうから、各メタライゼーション層に対して必要となるプロセスステップの数は、全体的なサイクル時間及びこれに伴う洗練された半導体デバイスの製造コストの大きな要因となるであろう。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述した事情に鑑み、本開示は、処理に関する所望の特性及びメタライゼーション層の電気的な性能を、低減されたプロセスの複雑性と共に提供することで、上で特定された問題の１つ以上を回避し又は少なくとも低減することができるプロセス技術及び半導体デバイスに関連している。
【課題を解決するための手段】
【００１２】
概して本開示は、誘電体材質のパターニングの間における機械的及び化学的な特性を高めるための誘電体キャップ層を設けることによって敏感な誘電体材質に基きメタライゼーション層を形成することができる一方で、プロセスステップ数を減らすことができ且つ／又は考慮されているメタライゼーション層のための適切な材質を選択する上での柔軟性の程度を高めることができる技術及び半導体デバイスに関連している。この目的のために、少なくとも任意の過剰な金属を除去するための平坦化プロセスの間に対応するキャップ層が用いられてよく、少なくともその一部分は、更なる処理の間に敏感な誘電体材質を不動態化するための材質として作用するように維持されてよい。例えば、誘電体キャップ材質の残留している部分は、後続のメタライゼーション層の金属線及びビアを形成するための更なるパターニングシーケンスの間に下層の誘電体材質を保護するように、エッチング停止層として用いることができる。その結果、従来の手法では用いられるであろう専用のエッチング停止材質の堆積を避けることができ、それにより全体的なプロセスの複雑性を低減することができる。ここに開示される幾つかの例示的な側面においては、敏感な誘電体材質は誘電体キャップ層によって確実に覆われ得る一方、金属領域の表面区域は先行するＣＭＰプロセスにより露出させられ得るから、誘電体キャップ層は、敏感な誘電体材質内に形成される金属領域の表面区域を不動態化する上での高い柔軟性を提供する。従って、ここに開示される幾つかの例示的な実施形態では、露出させられた金属領域上に伝導性キャップ層が形成されてよい一方、従来の手法では必要であろうエッチング停止層を形成するための追加的な堆積ステップを必要とすることなしに、敏感な誘電体材質を確実に保護することができる。
【００１３】
ここに開示される１つの例示的な方法は、半導体デバイスのメタライゼーション層の第１の低ｋ誘電体材質上にキャップ材質を形成することを備えている。方法は更に、キャップ材質及び第１の低ｋ誘電体材質に開口を形成することと、開口を金属で充填することとを備えている。更に、平坦化プロセスを実行することによってキャップ材質の一部分及び金属の過剰材質が除去され、金属領域が形成される。方法は更に、キャップ材質の残りからなる残留層上に第２の低ｋ誘電体材質を形成することと、残留層をエッチング停止材質として用いることによって第２の低ｋ誘電体材質をパターニングすることとを備えている。
【００１４】
ここに開示される更なる例示的な方法は、半導体デバイスのメタライゼーション層の誘電体層積層物に開口を形成することを備えており、誘電体層積層物は、第１の誘電体材質及び第１の誘電体材質上に形成される誘電体キャップ層を備えている。方法は更に、開口を伝導性材質で充填することと、平坦化プロセスを実行することによって第１の誘電体材質の上方から過剰材質を除去して金属領域を形成する一方で誘電体キャップ材質の少なくとも一部分を維持することとを備えている。最後に方法は、金属領域の上面上に伝導性キャップ層を形成することとを備えている。
【００１５】
ここに開示される１つの例示的な半導体デバイスは、基板の上方に形成されるメタライゼーションシステムを備えている。メタライゼーションシステムは、第１の低ｋ誘電体材質と、第１の低ｋ誘電体材質上に形成される第１の誘電体キャップ材質と、第１の低ｋ誘電体材質内及び第１の誘電体キャップ材質内に形成される金属線とを備えた第１のメタライゼーション層を備えており、第１の誘電体キャップ材質は金属線の側壁の一部分を形成するように金属線と横方向に接続されている。メタライゼーションシステムは更に、第１の誘電体キャップ材質及び金属線の上方に形成される第２の低ｋ誘電体材質を備えた第２のメタライゼーション層を備えており、第２のメタライゼーション層は金属線と接続するビアを備えている。
【図面の簡単な説明】
【００１６】
本開示の更なる実施形態は、添付の特許請求の範囲において画定されており、また添付の図面を参照したときに以下の詳細な説明と共に更に明らかになろう。
【００１７】
【図１ａ】図１ａは低ｋ誘電体材質を含むメタライゼーション層の個々のエッチング停止層及び誘電体キャップ材質に基いてメタライゼーションシステムを形成する種々の製造段階の間における従来の半導体デバイスの模式的な断面図（その１）である。
【図１ｂ】図１ｂは低ｋ誘電体材質を含むメタライゼーション層の個々のエッチング停止層及び誘電体キャップ材質に基いてメタライゼーションシステムを形成する種々の製造段階の間における従来の半導体デバイスの模式的な断面図（その２）である。
【図２ａ】図２ａは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その１）である。
【図２ｂ】図２ｂは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その２）である。
【図２ｃ】図２ｃは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その３）である。
【図２ｄ】図２ｄは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その４）である。
【図２ｅ】図２ｅは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その５）である。
【図２ｆ】図２ｆは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その６）である。
【図２ｇ】図２ｇは例示的な実施形態に従い誘電体キャップ材質を低ｋ誘電体材質のような誘電体材質との組み合わせにおいて用いることによってメタライゼーションシステムを形成し且つ後続のメタライゼーション層の更なる誘電体材質がその上に形成される誘電体キャップ材質の一部分を維持する種々の製造段階の間における半導体デバイスの模式的な断面図（その７）である。
【図２ｈ】図２ｈは誘電体キャップ材質の残留部分に基いて伝導性キャップ材質が選択的に形成されそれにより露出金属領域の強化された不動態化を提供することができる更なる例示的な実施形態に従う半導体デバイスの模式的な断面図である。
【図２ｉ】図２ｉは更なる実施形態に従い比較的下層の敏感な誘電体材質の全体的な機械的完全性を高めるような特定の内部圧縮応力レベルを呈することができる誘電体キャップ層の一部分を維持しながら過剰な材質を除去するためのＣＭＰプロセスの間における半導体デバイスの模式的な断面図である。
【図２ｊ】図２ｊは更なる処理の間の全体的な特性を適切に調節するように誘電体キャップ層が１つ以上のサブ層の形態で設けられ得る更なる例示的な実施形態に従う半導体デバイスの模式的な断面図である。
【図２ｋ】図２ｋは金属領域の露出させられた表面部分が誘電体キャップ層の残留部分に基いて不動態化され得る製造段階での半導体デバイスの模式的な断面図である。
【発明を実施するための形態】
【００１８】
以下の詳細な説明に示される実施形態を参照して本開示が説明されるが、詳細な説明はここに開示されている特定の実施形態に本開示を限定することを意図するものではなく、むしろ説明されている実施形態は単に本開示の種々の側面を例証しているにすぎず、本開示の範囲は添付の特許請求の範囲によって画定されることを記しておく。
【００１９】
概して本開示は半導体デバイス及びそれを形成するための技術に関連し、ここでは、特にＣＭＰプロセスの間における敏感な誘電体材質の機械的及び他の特性を高めるための誘電体キャップ材質を用いることによる洗練されたメタライゼーションシステムの製造により、高い柔軟性及び／又は低減された全体的なプロセスの複雑性を達成することができ、誘電体キャップ材質の一部分は、ＣＭＰプロセスの間に除去されなくてよく、また例えばエッチング停止材質等の形態で更なる処理の間に用いられてよい。その結果、敏感な誘電体材質は、先行して堆積させられた金属含有材質の任意の過剰な材質を除去するように実行される対応する平坦化プロセスの間又はその後に露出させられなくてよいので、低ｋ誘電体材質又は２．７以下の誘電定数を有するＵＬＫ（超低ｋ）誘電体材質の形態で提供され得る敏感な誘電体材質の高い全体的な完全性を達成することができる。また、従来の手法では典型的に設けられる更なるエッチング停止材質の堆積が回避され得るので、全体的なプロセス効率を高めることに寄与する。幾つかの実施形態では、誘電体キャップ層の維持された部分は、敏感な誘電体材質及びキャップ層の残留部分内に形成される金属領域の露出させられた表面区域の適切な不動態化の間における保護材質として用いることができる。例えば、選択的な電気化学的堆積プロセスが、誘電体キャップ材質の存在に起因して、敏感な誘電体材質に実質的に影響を与えることなしに実行され得る。他の場合には、露出させられた金属領域上に対応する不動態層を形成するために、非選択的な電気化学的堆積プロセス又は任意の他の堆積プロセスが場合によっては対応するリソグラフィ的なパターニングステップと組み合わされて用いられてよい一方で、キャップ材質の残留部分は効果的なエッチング停止又は保護材質として作用することができる。従って、金属領域の上面のエレクトロマイグレーション特性を適切に「設計する」上での高度な柔軟性を、敏感な誘電体材質の特性を損なうことなしに達成することができる。更に他の例示的な実施形態においては、誘電体キャップ材質は圧縮的に応力を与えられた材質として設けられてよく、それにより特に対応するＣＭＰプロセスの間に下層の誘電体材質の全体的な機械的安定性を更に高めることができる。更に他の例示的な実施形態では、ＣＭＰプロセス、エッチングプロセス、リソグラフィ的なパターニング等の間における挙動に関する全体的な特性を適切に調節するように、誘電体キャップ層は２つ以上のサブ層の形態で設けられてよい。
【００２０】
図２ａ〜２ｋを参照して、以下に更なる例示的な実施形態をより詳細に説明し、適切である場合には図１ａ及び１ｂも参照することがある。
【００２１】
図２ａはメタライゼーションシステム２２０が基板２０１の上方に形成されることになる製造段階における半導体デバイス２００の断面図を模式的に示している。基板２０１は、半導体デバイス２００の望ましい構造及び性能を得るのに必要であろう回路要素、コンタクト要素等をその内部及びその上方に形成するための任意の適切なキャリア材質を代表することが理解されるべきである。便宜上、そのような任意の更なるデバイスレベルは図２には示されていない。基板２０１は１つ以上の半導体層との組み合わせにおいて適切なキャリア材質を備えていてよく、１つ以上の半導体層の内部及び上方には、半導体デバイス１００を参照しても説明されたであろうように、トランジスタ、キャパシタ、抵抗等の回路要素が形成されてよい。洗練された応用においては、対応する回路要素の臨界的な寸法、例えば電界効果トランジスタのゲート長は概ね５０ｎｍ以下であろうから、メタライゼーションシステム２２０においては進歩したメタライゼーション層が典型的には必要とされ、このことは例えば、既に論じられもしたように、低ｋ誘電体材質のような敏感な誘電体材質を銅、銅合金、銀等の高伝導性金属との組み合わせにおいて用いることによって達成され得る。半導体デバイス１００を参照してこれも既に説明したように、基板２０１はまた、対応する回路要素をメタライゼーションシステム２２０と接続するための適切なコンタクト構造を含んでいてよい。他の場合には、対応するコンタクト構造はメタライゼーションシステム２２０の一部分を代表してよい。図示された製造段階においては、メタライゼーションシステム２２０は第１のメタライゼーション層２１０を初期の製造段階において備えていてよい。即ち、メタライゼーション層２１０は誘電体材質２１１を備えていてよく、誘電体材質２１１は、上述したように低い機械的な完全性(integrity)を有する低ｋ誘電体材質を代表してよい。例えば材質２１１の誘電定数は概ね３．０以下であってよく、例えばＵＬＫ材質が考慮されている場合には２．０以下であってよい。この目的のために多くの十分に確立された低ｋ誘電体材質を利用可能であり、それらは、更に低い機械的な安定性を典型的にはもたらし得る明白な多孔質状態を多かれ少なかれ有しているであろう。また、誘電体キャップ材質２１５が誘電体材質２１１上に形成されてよく、誘電体キャップ材質２１５は、更なる処理の間における材質２１１の全体的な完全性を高めるような任意の適切な材質組成を有していてよく、また層２１０の上方に更なるメタライゼーション層を形成するためのパターニングプロセスの間に望ましい性質を提供するものであってよく、これについては後で更に詳細に説明する。従って誘電体キャップ材質２１５は、後続の製造段階において任意の過剰な金属を除去するためのＣＭＰプロセスの間に少なくともその一部分が維持され得るような任意の適切な材質組成及び層厚を有するように設けられてよい。例えば誘電体キャップ材質２１５は、全体的なプロセス要求に応じて、概ね１０〜１００ｎｍの厚みを有する二酸化シリコン、窒化シリコン、炭化シリコン、窒素含有炭化シリコン、オキシ窒化シリコン(silicon oxynitride)、又は任意の組み合わせから構成されてよい。
【００２２】
図２ａに示される半導体デバイス２００は次のようなプロセスに基いて形成することができる。半導体デバイス１００を参照して既に論じられもしたように、それぞれの回路要素及び、コンタクト要素等の他の形状を基板２０１の内部及び上方に形成した後、メタライゼーション層２１０の誘電体材質２１１が堆積させられてよい。この目的のために、上述したような任意の適切な堆積技術が用いられてよい。次いで、所望に応じて望ましい構造及び厚みを有する１つ以上の材質を堆積させることによって、誘電体キャップ材質２１５が形成されてよい。例えば幾つかの例示的な実施形態では、誘電体キャップ層２１５は、誘電体材質２１１の後続のパターニングのためのハードマスクとして用いられてもよい。この場合、層２１５は、誘電体材質２１１をパターニングするための後続の実質的異方性エッチングの間に少なくとも層２１５の表面部分が望ましいエッチング停止能力を提供し得るように形成されてよい。他の場合には、任意の適切な材質組成を用いることによって対応する光学的特性、例えば屈折率、消光係数等が適切に選択され得るように、層２１５又は少なくともその上部はリソグラフィプロセスの間にＡＲＣ（反射防止膜）として機能することができる。例えば、二酸化シリコンの光学的特性は、リソグラフィでレジストマスクを形成するために用いられる対応する照射波長に関して望ましい光学的応答を有するオキシ窒化シリコン材質を形成するように二酸化シリコン内に組み込まれる窒素の程度を変化させることによって、適切に調節することができる。他の場合には、層２１５の反射及び吸収特性を調節するように異なる材質組成を設けることによって、それぞれの光学関連界面が誘電体キャップ層２１５内に画定されてよい。この目的のために、十分に確立されたプラズマ支援堆積技術が利用可能であり、また用いられるであろう。
【００２３】
図２ｂは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、誘電体材質２１１の後続のエッチングのためのエッチングマスクを提供するように誘電体キャップ層２１５がパターニングされてよい。この目的のために、十分に確立されたプロセス技術に従ってレジスト材質がリソグラフィによってパターニングされてよい。その後、対応するレジストマスクに基いて層２１５がパターニングされてよく、誘電体材質２１１に実際に到達する前にレジストマスクは除去されてよい。他の例示的な実施形態では、層２１５及び誘電体材質２１１は対応するエッチングマスク（図示せず）に基いて共通のエッチングプロセスにおいてエッチングされてよい。その後、メタライゼーション層２１０内の対応する金属領域に対して必要になるであろう溝等の対応する開口を形成するように、十分に確立された異方性エッチング技術に基いて誘電体材質２１１がエッチングされてよい。対応するエッチングプロセスを適切に制御するように、基板２０１の上方に適切な材質が設けられてよいことが理解されるべきである。
【００２４】
図２ｃは更に進んだ製造段階における半導体デバイス２００を模式的に示している。即ち、例えば金属線の形態にある金属領域２１２が誘電体材質２１１及び誘電体キャップ層２１５内に形成されてよく、金属領域２１２は、伝導性バリア層２１２ａと、伝導性及びマイグレーション性能に関する全体的な要求に応じる銅、銅合金、銀、アルミニウム等の高伝導性金属２１２ｂとを備えていてよい。図示される製造段階においては、誘電体材質２１１における対応する開口２１１ｏを確実に充填するように、高伝導性金属２１２ｂはある程度の量の過剰な厚みで設けられてよい。前述したように、開口２１１ｏは適切なエッチングマスク、例えばパターニングされた誘電体キャップ層２１５（図２ｂ参照）又は任意の他の適切なエッチングマスクに基いて形成することができる。その後、半導体デバイス２００の全体的な構造に応じて、例えばスパッタ堆積、電気化学的堆積、ＣＶＤ（化学的気相堆積）、自己制御式(self-limiting)ＣＶＤ技術等によって伝導性バリア材質２１２ａが形成されてよい。例えばタンタル及び窒化タンタルが銅ベースの金属に対するバリア材質としてよく用いられるであろう。その後、例えば電気メッキ、無電解メッキ等の電気化学的堆積技術によって、高伝導性金属２１２ｂが充填されてよい。その後、高伝導性金属２１２ｂ及びバリア材質２１２ａの過剰材質が、典型的にはＣＭＰプロセスを備えていてよい平坦化プロセスによって除去されてよい。
【００２５】
図２ｄは対応するＣＭＰプロセス２０２の最終段階における半導体デバイス２００を模式的に示している。図示されるように、高伝導性金属２１２ｂの任意の過剰な材質が除去されてよく、そしてバリア層２１２ａもまた水平デバイス部分から除去されてよく、それにより電気的に分離された複数の金属領域として金属領域２１２が提供される。また、ＣＭＰプロセス２０２の間、層２１５の材質も除去されるが、最初に選択された層厚及び／又は材質組成に起因して、層２１５の一部分は維持されていてよく、それにより適切な厚み２１５ｔを有する残留層２１５ｒが形成され、厚み２１５ｔは、例えば更なるメタライゼーションレベルの形成の間に材質２１１のエッチング停止又は保護層として作用するためにデバイス２００の更なる処理に対しても適切であり得る。例えば層厚２１５ｔは、初期層２１５の材質組成及び初期層厚に応じて概ね１０〜５０ｎｍの範囲内であってよい。従って、敏感な誘電体材質２１１はＣＭＰプロセス２０２の間に除去されなくてよく、デバイス２００の後続の処理の間に信頼性のある被覆を引き続き維持することができる。ウエット化学的洗浄プロセス等の任意の反応性環境への露出は、ＵＬＫ材質のような敏感な誘電体材質の深刻な損傷をもたらすことがあり、洗練された応用においてはこれらの材質の損傷した表面ゾーンの除去が更に必要になるかもしれないことが理解されるべきである。従って、残留層２１５ｒを維持することによって、敏感な誘電体材質２１１の強化された全体的な完全性を達成することができる。幾つかの例示的な実施形態では、金属領域２１２の露出させられた表面部分２１２ｓは更なる製造ステップを実行するのに先立ち不動態化させられてよいことが理解されるべきであり、これについては後で更に詳細に説明する。
【００２６】
図２ｅは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、更なるメタライゼーション層２３０の誘電体材質２３１及び対応するキャップ材質２３５が設けられてよい。そのために、残留層２１５ｒ上及び金属領域２１２上に誘電体材質２３１が低ｋ誘電体材質の形態で堆積させられてよく、誘電体材質２３１の直接的な接触が不適切であると考えられる場合には、適切な不動態層又はキャップ層（図示せず）が金属領域２１２上にすでに形成されていてよい。誘電体材質２３１の全体的な特性に応じて誘電体材質２３１は２つ以上の異なる材質組成を含んでいてよいことが理解されるべきである。例えば、ＵＫＬ材質の残留層２１５ｒ及び金属領域２１２への全体的な密着性を高めるように、１つ以上の転移層(transition layers)が層２３１内に設けられてよい。他の場合には、低ｋ誘電体材質が層２１５ｒ上に直接的に堆積させられてよい。次いで、キャップ層２１５（図２ａ及び２ｂ参照）を参照して既に説明したのと同様の材質組成及び技術に基いて誘電体キャップ層２３５が形成されてよい。誘電体キャップ層２３５もまた材質２３１の全体的な完全性を高めるように適切な初期層厚及び材質組成を有するように設けられてよい一方で、更なる処理に対して、即ち更なるメタライゼーションレベルの形成に対して材質２３５の一部分を維持することが可能になることが理解されるべきである。
【００２７】
図２ｆは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、複数の開口２３５ｏが誘電体材質２３１及び誘電体キャップ層２３５内に形成される。開口２３５ｏは任意の適切な形態で設けられてよく、開口２３５ｏの少なくとも一部は１つ以上の金属領域２１２にまで延在してよい。例えば開口２３５ｏはメタライゼーション層２３０の溝及びビア開口を代表してよい。開口２３５ｏはデュアルダマシン技術等のような任意の適切なパターニングレジームに基いて形成することができ、キャップ材質２３５は前述したようにホットマスク層として作用するようにパターニングされてよい一方で、他の場合には材質２３５及び２３１は共通の又は通常のエッチングプロセスにおいてパターニングされてよい。十分に確立されたエッチング薬品に基いて実行され得る対応する異方性エッチングプロセスの間、残留層２１５ｒはデバイス領域におけるエッチング停止材質として作用することができ、デバイス領域においては、開口２３５ｏ又はその部分は下層の金属領域２１２までは拡張されなくてよい。例えば、開口２３５ｏをリソグラフィで画定するときの位置合わせ手順の特定の不完全性によって、臨界区域２１５ｃが生成され得る。また、異方性エッチングプロセスの間、ある程度の低いエッチング忠実性が金属領域２１２に対する開口２３５ｏの「ずれ(misalignment)」をもたらし得る。この場合、残留層２１５ｒが対応するエッチングプロセスを確実に停止させることができるので、下層の材質２１１の完全性を維持することができる。一方、エッチングプロセスは金属領域２１２上又はその内部で停止させられてよく、金属領域２１２は必要に応じてそれぞれの不動態材質又は伝導性キャップ層を備えていてよく、これについては後でも更に詳細に説明する。このように誘電体材質２３１及びキャップ層２３５は、残留層２１５ｒに基いて確実にパターニングすることができる。その後、例えば伝導性バリア材質を堆積させまた銅等のような伝導性金属を充填することによって、更なる処理が継続されてよい。次いで、ＣＭＰプロセス２０２を参照して図２ｄで前述したように、過剰な材質が除去されてよい。
【００２８】
図２ｇは上述したプロセスシーケンスの後の半導体デバイス２００を模式的に示している。即ち、メタライゼーション層２３０は、伝導性バリア材質２３２ａ及び高伝導性金属２３２ｂを含む金属領域２３２を備えていてよい。また、符号２３５ｒで示される誘電体キャップ層２３５の残留部分が誘電体材質２３１を覆うように形成されてよい。残留層２１５ｒと同様にして、残留層２３５ｒもまた、対応する金属領域２３２と横方向に接続してその側壁２３２ｗの一部を形成してよい。層２３５ｒによって規定される側壁２３２ｗのそれぞれの部分の対応する高さは、残留層２３５ｒの厚み２３５ｔによって決定される。前述したように、例えば残留層２３５ｒ及び金属領域２３２上に更なる誘電体材質を、層２１５ｒを参照して説明したように形成することによって、更なる処理の間の高い完全性が得られるように、厚み２３５ｔと層２３５ｒの対応する材質組成との組み合わせが選択されてよい。従って、層２３５の堆積の後の敏感な誘電体材質２３１の過度の露出を回避することができる一方でまた、対応するキャップ材質を実質的に完全に消耗してしまう従来の手法では典型的に用いられるような更なるエッチング停止層の堆積を必要としない。
【００２９】
図２ｈは伝導性材質２１２ｂの露出させられた表面部分２１２ｓ上に伝導性キャップ層２１２ｃが形成されてよい更なる例示的な実施形態に従う半導体デバイス２００を模式的に示している。このために、１つの例示的な実施形態では、コバルト、タングステン、リンを含む合金、コバルト、タングステン、ホウ素を含む合金、ニッケル、モリブデン、ホウ素を含む合金等のような適切なキャップ材質を堆積させるように、選択的な電気化学的堆積プロセス２０３が実行されてよい。電気化学的堆積プロセス２０３の間、露出させられた表面部分２１２ｓは触媒材質として作用してよく、それにより、対応する金属種の堆積が開始される一方、残留層２１５ｒ上への顕著な堆積は回避される。従ってプロセス２０３の間、プロセス２０３の堆積環境との誘電体材質２１１の過度の接触が確実に回避され得る。また、堆積プロセス２０３に先立ち、フッ化水素酸、ＡＰＭ（アンモニア過酸化水素混合物）に基くウエット化学的洗浄技術のような任意の適切な洗浄プロセスが、誘電体材質２１１に実質的にネガティブな影響を及ぼすことなしに実行され得る。その結果、伝導性キャップ層２１２ｃによって、金属２１２ｂのエレクトロマイグレーション性能及び閉じ込めを上面２１２ｓにて調節することができる一方で、更なる処理の間、例えば材質２３１（図２ｅ参照）のような誘電体材質の堆積の間における伝導性金属２１２ｂの高い完全性をも提供することができる。更に、開口２３５ｏ（図２ｆ参照）のようなそれぞれの開口を形成する場合、対応する誘電体材質のパターニングの間に、伝導性キャップ層２１２ｃはエッチング停止材質として作用することができる。
【００３０】
図２ｉは図２ｄを参照して既に論じられたようにメタライゼーション層２１０の過剰な材質を除去する場合においてＣＭＰプロセス２０２の最終段階の間における半導体デバイス２００を模式的に示している。ＣＭＰプロセス２０２の間、典型的には対応する微小亀裂(micro cracks)２１５ｃが生成されて誘電体材質２１１内にまで伝播することがあり、それにより誘電体材質２１１の全体的な機械的安定性が過度に低下し得る。幾つかの例示的な実施形態では、誘電体キャップ層２１５は、符号２１５ｓで示されるように適度に高い内部圧縮応力レベルを有するように設けられてよく、これにより微小亀裂２１５ｃの拡がり及び増殖を抑えるように適切な「逆向きの力(counter force)」がもたらされ、敏感な誘電体材質２１１内への伝播を抑制し又は少なくとも低減することができる。例えば誘電体キャップ層２１５は、全体的なプロセス及びデバイスの要求に応じて、概ね２００ＭＰａ乃至数百ＭＰａ又はそれ以上の内部応力レベルを有するように形成されてよい。例えば、二酸化シリコン、窒化シリコン、窒素含有炭化シリコン等が、プラズマ強化ＣＶＤ技術に基いて、堆積の間におけるイオン照射、ガス流量、温度、圧力等のプロセスパラメータを適切に選択することにより高い内部応力レベルを有するように効果的に堆積させられ得る。圧縮的に応力を与えられた誘電体材質を形成するための対応するプロセスレシピが当該分野において十分に確立されており、層２１５を形成するために用いられ得る。ＣＭＰプロセス２０２の後、上述したように層２１５の所望の厚みが維持されてよい。
【００３１】
図２ｊは更なる例示的な実施形態に従う半導体デバイス２００を模式的に示しており、その実施形態においては、例えばＣＭＰ性能、エッチング停止能力、ＡＲＣ特性等に関する全体的な特性を適切に調節するために、誘電体キャップ層２１５は２つ以上のサブ層２１５ａ、２１５ｂ及び２１５ｄの形態で設けられていてよい。図示される実施形態では、第１のサブ層２１５ａが層２１５の残留部分を実質的に代表してよい場合には、第１のサブ層２１５ａは、材質２１１の望ましい完全性を提供するように、敏感な誘電体材質２１１上に堆積させられてよい。その後、層２１５ｂ、２１５ｄのような１つ以上の更なるサブ層が形成されてよい。例えば層２１５ｂは、先駆体材質のガス流量等のプロセスパラメータを適切に調節することによって、例えばその場の(in situ)堆積プロセスの間に堆積させられてよい。その後、望ましい全体的な材質特性に従って、例えば堆積、表面処理等によって層２１５ｄが形成されてよい。例えば層２１５ａ、２１５ｂは、対応するＣＭＰプロセスの強化された制御を可能にするように異なる材質組成を有するように設けられてよく、それにより、初期材質２１５の望ましい残留層を維持する上での高いプロセス均一性がもたらされ得る。例えば層２１５ａは二酸化シリコン材質の形態で設けられてよい一方、層２１５ｂはオキシ窒化シリコン材質、窒化シリコン材質、炭化シリコン材質等として設けられてよい。例えば層２１５ｂのその後に堆積されるレジスト材質との直接の接触を避ける必要がある場合には、敏感なレジスト材質との直接の接触を可能にし得る層２１５ｄが、例えば二酸化シリコン又は任意の他の種類の材質の形態で設けられてよい。例えば、窒素のレジスト材質との又は後続の電気的な材質との接触が回避されるべきである場合には、対応する窒素含有材質が層２１５ｂに対して用いられるであろうから、これを層２１５ａ、２１５ｄで取り囲むことによって、敏感な材質の窒素種に対する過度の露出を抑制することができる。しかし、層２１５の材質組成は、全体的なプロセス及びデバイスの要求に応じて任意の他の適切な基準に従って選択されてよいことが理解されるべきである。層２１５を形成した後、前述したように層２１５及び２１１内にそれぞれの開口を画定するように、適切なパターニングプロセスが実行されてよい。リソグラフィプロセスの間、層２１５のサブ層が窒素種を含んでいるかもしれないとしても、必要であればレジスト材質の窒素との直接の接触が回避されてよい。その後、前述したように更なる処理が継続されてよく、そして最終的にはプロセス２０２（図２ｄ及び２ｉ参照）のようなＣＭＰプロセスが実行されてよく、それにより層２１５ｄ、２１５ｂが除去され、この場合、層２１５ｂ及び２１５ａの材質組成の違いは強化された全体的なプロセス制御を提供することができ、残留厚みを特定の値の範囲内に確実に調節することが可能になる。その後、上述したように更なる処理が継続されてよく、そこでは高い全体的なプロセス均一性を達成することができる。例えば低ｋ誘電体材質が堆積させられてよく、この場合、層２１５の残留部分が実質的に窒素種を含んでいなければ、窒素種の直接的な接触を回避することができる。
【００３２】
図２ｋは更なる例示的な実施形態に従う半導体デバイス２００を模式的に示しており、その実施形態においては、少なくとも露出させられた表面部分２１２ｓ上に不動態層又はキャップ層２１２ｃを形成するために、残留層２１５ｒがエッチング停止又は保護層として効果的に用いられ得る。例えば適切な材質を堆積させることによってキャップ層２１２ｃを設けるように、例えば非選択性プロセス２０４が実行されてよく、幾つかの場合には、材質２１２ｄが残留層２１５ｒ上に堆積させられてよい。この目的のために、任意の適切な物理的又は化学的な気相堆積技術、電気メッキプロセス等が用いられてよい。その後、少なくとも金属領域２１２を覆い不所望な部分２１２ｄを露出させるように適切なマスク（図示せず）を設けることによって、不所望な部分２１２ｄが少なくとも部分的に除去されてよい。この目的のために、誘電体材質２１１内の金属領域２１２を画定するために採用されたのと同一ではあるがネガティブレジストに基づくリソグラフィマスクが用いられてよく、この場合、材質２１２ｄの露出させられた部分を除去するための後続のエッチングプロセスによって隣り合う金属領域２１２間の伝導性パスが切断され得る限りにおいて、対応する位置合わせ精度は臨界的でなくてよい。対応するエッチングプロセスの間、残留層２１５ｒは確実なエッチング停止材質として作用することができ、誘電体材質２１１の完全性を維持することができる。
【００３３】
他の例示的な実施形態においては、プロセス２０４は、例えば不動態層等の形態にあるキャップ層２１２ｃを形成するための表面処理を含んでいてよい一方で、材質２１１の完全性は残留層２１５ｒによって維持され得る。例えば、腐食防止剤等を含んでいるであろう適切なウエット化学的エッチング薬品によって、露出させられた銅表面区域上には薄い不動態層が形成されるであろうし、腐食防止剤等は、更なる処理の間、例えば更なる誘電体材質の堆積の間に金属領域２１２を保護し得る薄い実質的に自己制御型(self-limiting)の不動態層をもたらすであろう。
【００３４】
結果として、本開示は、金属の過剰な材質及びバリア材質を除去するための平坦化プロセスの間に誘電体キャップ層が部分的に維持されて、それにより対応する金属領域の上側壁区域の一部を形成することができる技術及び半導体デバイスを提供する。残留している誘電体キャップ層は、更なる処理の間、例えば後続のメタライゼーション層のための更なる低ｋ誘電体材質の堆積の間における敏感な誘電体材質の完全性を更に確実にすることができ、従来の手法では必要であった専用のエッチング停止材質が不要になるであろうから、全体的なプロセスの複雑性を低減することができる。また、伝導性キャップ層を選択的に形成する場合には、残留誘電体キャップ層は下層の誘電体材質の完全性を提供することができ、それにより高い全体的なプロセス柔軟性を提供することができる。
【００３５】
本開示の更なる修正及び変更は、この明細書を考慮することによって当業者には明白になろう。従って、明細書は、例示的なものとしてのみ解釈されるべきであり、またここに開示される原理を実施する一般的な手法を当業者に教示することを目的としている。ここに示されまた説明される形態は目下のところ望ましい実施形態として解釈されるべきことが理解されるべきである。
【特許請求の範囲】
【請求項１】
半導体デバイスのメタライゼーション層の第１の低ｋ誘電体材質上にキャップ材質を形成することと、
前記キャップ材質及び前記第１の低ｋ誘電体材質に開口を形成することと、
前記開口を金属で充填することと、
平坦化プロセスを実行することによって前記キャップ材質の一部分及び前記金属の過剰材質を除去して金属領域を形成することと、
前記キャップ材質の残りからなる残留層上に第２の低ｋ誘電体材質を形成することと、
前記キャップ材質の前記残留層をエッチング停止材質として用いることによって前記第２の低ｋ誘電体材質をパターニングすることとを備えた、方法。
【請求項２】
前記第２の低ｋ誘電体材質を形成するのに先立って、前記金属領域の上面上に伝導性キャップ層を選択的に形成することを更に備えた、請求項１の方法。
【請求項３】
前記金属領域の上面上に前記伝導性キャップ層を選択的に形成することは、電気化学的堆積プロセスを実行することを備えている、請求項２の方法。
【請求項４】
前記キャップ材質は内部圧縮応力レベルを伴うように形成される、請求項１の方法。
【請求項５】
前記キャップ材質は概ね２００メガパスカル以上の内部圧縮応力レベルを伴うように形成される、請求項４の方法。
【請求項６】
前記キャップ材質を形成することは、二酸化シリコン材質を堆積させることを備えている、請求項１の方法。
【請求項７】
前記キャップ材質を形成することは、シリコン及び窒素を含有する材質を堆積させることを備えている、請求項１の方法。
【請求項８】
前記シリコン及び窒素を含有する材質は、追加的に炭素を備えている、請求項７の方法。
【請求項９】
前記キャップ材質を形成することは、第１のサブ層及び第２のサブ層を堆積させることを備えており、
前記第１及び第２のサブ層は材質組成が異なる、請求項１の方法。
【請求項１０】
前記第１の低ｋ誘電体材質内に前記開口を形成することは、前記キャップ材質をパターニングすることと、前記第１の低ｋ誘電体材質内に前記開口を形成するときに前記キャップ材質をハードマスクとして用いることとを備えている、請求項１の方法。
【請求項１１】
前記第２の低ｋ誘電体材質上に更なるキャップ材質を形成することと、
前記更なるキャップ材質及び前記第２の低ｋ誘電体材質に第２の開口を形成するように前記更なるキャップ材質をパターニングすることと、
前記第２の開口を金属含有材質で充填することと、
前記更なるキャップ材質及び前記金属含有材質の材質を除去して更なる残留層及び第２の金属領域を形成することとを更に備えた、請求項１の方法。
【請求項１２】
半導体デバイスのメタライゼーション層の誘電体層積層物であって第１の誘電体材質及び前記第１の誘電体材質上に形成される誘電体キャップ層を備えている誘電体層積層物に開口を形成することと、
前記開口を伝導性材質で充填することと、
平坦化プロセスを実行することによって前記第１の誘電体材質の上方から過剰材質を除去して電気的に伝導性の領域を形成する一方で前記誘電体キャップ層の少なくとも一部分を維持することと、
前記電気的に伝導性の領域の上面上に伝導性キャップ層を形成することとを備えた、方法。
【請求項１３】
前記伝導性キャップ層は選択的な電気化学的堆積プロセスを実行することによって形成される、請求項１２の方法。
【請求項１４】
前記誘電体キャップ層の前記維持されている部分の上方に第２の誘電体材質を形成することを更に備えた、請求項１２の方法。
【請求項１５】
前記伝導性キャップ層及び前記誘電体キャップ層の前記維持されている部分をエッチング停止材質として用いることによって前記第２の誘電体材質をパターニングすることを更に備えた、請求項１４の方法。
【請求項１６】
前記第２の誘電体材質をパターニングするのに先立って、前記第２の誘電体材質上に第２の誘電体キャップ材質を形成することを更に備えた、請求項１５の方法。
【請求項１７】
前記第２の誘電体材質をパターニングすることは、前記第２の誘電体キャップ材質からマスクを形成することと、前記第２の誘電体材質をエッチングするためのエッチングマスクとして前記マスクを用いることとを備えている、請求項１６の方法。
【請求項１８】
前記誘電体キャップ材質は内部圧縮応力レベルを有するように形成される、請求項１２の方法。
【請求項１９】
基板の上方に形成されるメタライゼーションシステムを備えた半導体デバイスであって、
前記メタライゼーションシステムは第１のメタライゼーション層及び第２のメタライゼーション層を備えており、
前記第１のメタライゼーション層は、第１の低ｋ誘電体材質と、前記第１の低ｋ誘電体材質上に形成される第１の誘電体キャップ材質と、前記第１の低ｋ誘電体材質及び前記第１の誘電体キャップ材質内に形成される金属線とを備えており、
前記第１の誘電体キャップ材質は前記金属線の側壁の一部分を形成するように前記金属線と横方向に接続しており、
前記第２のメタライゼーション層は前記第１の誘電体キャップ材質及び前記金属線の上方に形成される第２の低ｋ誘電体材質を備えており、
前記第２のメタライゼーション層は前記金属線と接続するビアを備えている、半導体デバイス。
【請求項２０】
前記金属線の上面上に形成される伝導性キャップ層を更に備えた、請求項１９の半導体デバイス。
【請求項２１】
前記第１の誘電体キャップ材質は内部圧縮応力レベルを有している、請求項２０の半導体デバイス。
【請求項２２】
前記第２の低ｋ誘電体材質上に形成される第２の誘電体キャップ材質を更に備え、
前記第２の誘電体キャップ材質は前記第２の低ｋ誘電体材質及び前記第２の誘電体キャップ材質内に形成される第２の金属線の側壁の一部分を形成している、請求項１９の半導体デバイス。
【請求項２３】
前記第１の低ｋ誘電体材質の誘電定数は前記第１の誘電体キャップ材質の誘電定数よりも小さい、請求項１９の半導体デバイス。
【請求項１】
半導体デバイスのメタライゼーション層の第１の低ｋ誘電体材質上にキャップ材質を形成することと、
前記キャップ材質及び前記第１の低ｋ誘電体材質に開口を形成することと、
前記開口を金属で充填することと、
平坦化プロセスを実行することによって前記キャップ材質の一部分及び前記金属の過剰材質を除去して金属領域を形成することと、
前記キャップ材質の残りからなる残留層上に第２の低ｋ誘電体材質を形成することと、
前記キャップ材質の前記残留層をエッチング停止材質として用いることによって前記第２の低ｋ誘電体材質をパターニングすることとを備えた、方法。
【請求項２】
前記第２の低ｋ誘電体材質を形成するのに先立って、前記金属領域の上面上に伝導性キャップ層を選択的に形成することを更に備えた、請求項１の方法。
【請求項３】
前記金属領域の上面上に前記伝導性キャップ層を選択的に形成することは、電気化学的堆積プロセスを実行することを備えている、請求項２の方法。
【請求項４】
前記キャップ材質は内部圧縮応力レベルを伴うように形成される、請求項１の方法。
【請求項５】
前記キャップ材質は概ね２００メガパスカル以上の内部圧縮応力レベルを伴うように形成される、請求項４の方法。
【請求項６】
前記キャップ材質を形成することは、二酸化シリコン材質を堆積させることを備えている、請求項１の方法。
【請求項７】
前記キャップ材質を形成することは、シリコン及び窒素を含有する材質を堆積させることを備えている、請求項１の方法。
【請求項８】
前記シリコン及び窒素を含有する材質は、追加的に炭素を備えている、請求項７の方法。
【請求項９】
前記キャップ材質を形成することは、第１のサブ層及び第２のサブ層を堆積させることを備えており、
前記第１及び第２のサブ層は材質組成が異なる、請求項１の方法。
【請求項１０】
前記第１の低ｋ誘電体材質内に前記開口を形成することは、前記キャップ材質をパターニングすることと、前記第１の低ｋ誘電体材質内に前記開口を形成するときに前記キャップ材質をハードマスクとして用いることとを備えている、請求項１の方法。
【請求項１１】
前記第２の低ｋ誘電体材質上に更なるキャップ材質を形成することと、
前記更なるキャップ材質及び前記第２の低ｋ誘電体材質に第２の開口を形成するように前記更なるキャップ材質をパターニングすることと、
前記第２の開口を金属含有材質で充填することと、
前記更なるキャップ材質及び前記金属含有材質の材質を除去して更なる残留層及び第２の金属領域を形成することとを更に備えた、請求項１の方法。
【請求項１２】
半導体デバイスのメタライゼーション層の誘電体層積層物であって第１の誘電体材質及び前記第１の誘電体材質上に形成される誘電体キャップ層を備えている誘電体層積層物に開口を形成することと、
前記開口を伝導性材質で充填することと、
平坦化プロセスを実行することによって前記第１の誘電体材質の上方から過剰材質を除去して電気的に伝導性の領域を形成する一方で前記誘電体キャップ層の少なくとも一部分を維持することと、
前記電気的に伝導性の領域の上面上に伝導性キャップ層を形成することとを備えた、方法。
【請求項１３】
前記伝導性キャップ層は選択的な電気化学的堆積プロセスを実行することによって形成される、請求項１２の方法。
【請求項１４】
前記誘電体キャップ層の前記維持されている部分の上方に第２の誘電体材質を形成することを更に備えた、請求項１２の方法。
【請求項１５】
前記伝導性キャップ層及び前記誘電体キャップ層の前記維持されている部分をエッチング停止材質として用いることによって前記第２の誘電体材質をパターニングすることを更に備えた、請求項１４の方法。
【請求項１６】
前記第２の誘電体材質をパターニングするのに先立って、前記第２の誘電体材質上に第２の誘電体キャップ材質を形成することを更に備えた、請求項１５の方法。
【請求項１７】
前記第２の誘電体材質をパターニングすることは、前記第２の誘電体キャップ材質からマスクを形成することと、前記第２の誘電体材質をエッチングするためのエッチングマスクとして前記マスクを用いることとを備えている、請求項１６の方法。
【請求項１８】
前記誘電体キャップ材質は内部圧縮応力レベルを有するように形成される、請求項１２の方法。
【請求項１９】
基板の上方に形成されるメタライゼーションシステムを備えた半導体デバイスであって、
前記メタライゼーションシステムは第１のメタライゼーション層及び第２のメタライゼーション層を備えており、
前記第１のメタライゼーション層は、第１の低ｋ誘電体材質と、前記第１の低ｋ誘電体材質上に形成される第１の誘電体キャップ材質と、前記第１の低ｋ誘電体材質及び前記第１の誘電体キャップ材質内に形成される金属線とを備えており、
前記第１の誘電体キャップ材質は前記金属線の側壁の一部分を形成するように前記金属線と横方向に接続しており、
前記第２のメタライゼーション層は前記第１の誘電体キャップ材質及び前記金属線の上方に形成される第２の低ｋ誘電体材質を備えており、
前記第２のメタライゼーション層は前記金属線と接続するビアを備えている、半導体デバイス。
【請求項２０】
前記金属線の上面上に形成される伝導性キャップ層を更に備えた、請求項１９の半導体デバイス。
【請求項２１】
前記第１の誘電体キャップ材質は内部圧縮応力レベルを有している、請求項２０の半導体デバイス。
【請求項２２】
前記第２の低ｋ誘電体材質上に形成される第２の誘電体キャップ材質を更に備え、
前記第２の誘電体キャップ材質は前記第２の低ｋ誘電体材質及び前記第２の誘電体キャップ材質内に形成される第２の金属線の側壁の一部分を形成している、請求項１９の半導体デバイス。
【請求項２３】
前記第１の低ｋ誘電体材質の誘電定数は前記第１の誘電体キャップ材質の誘電定数よりも小さい、請求項１９の半導体デバイス。
【図１ａ】
【図１ｂ】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図２ｅ】
【図２ｆ】
【図２ｇ】
【図２ｈ】
【図２ｉ】
【図２ｊ】
【図２ｋ】
【図１ｂ】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図２ｅ】
【図２ｆ】
【図２ｇ】
【図２ｈ】
【図２ｉ】
【図２ｊ】
【図２ｋ】
【公表番号】特表２０１２−５０１０７６（Ｐ２０１２−５０１０７６Ａ）
【公表日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願番号】特願２０１１−５２４２５９（Ｐ２０１１−５２４２５９）
【出願日】平成２１年８月２８日（２００９．８．２８）
【国際出願番号】ＰＣＴ／ＥＰ２００９／００６２５７
【国際公開番号】ＷＯ２０１０／０２２９６９
【国際公開日】平成２２年３月４日（２０１０．３．４）
【出願人】（５９１０１６１７２）アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド (439)
【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願日】平成２１年８月２８日（２００９．８．２８）
【国際出願番号】ＰＣＴ／ＥＰ２００９／００６２５７
【国際公開番号】ＷＯ２０１０／０２２９６９
【国際公開日】平成２２年３月４日（２０１０．３．４）
【出願人】（５９１０１６１７２）アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド (439)
【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]