【課題】 チップサイズの拡大、及び工程数の増加を行うことなく、容量素子を半導体チップ内に形成可能な半導体製造方法を提供する。
【解決手段】 第１絶縁膜６、第２絶縁膜７、第３絶縁膜８を順次積層した後、配線領域となる第１領域を遮蔽膜によって被覆した状態で、紫外線を照射することで、第２領域内の第２絶縁膜７を比誘電率の高い第２絶縁膜７ｂに変化させる。その後、遮蔽膜を除去した後、所定のマスクパターンに基づく遮蔽膜で被覆した状態でエッチング処理を行って、第１領域及び第２領域内に溝構造を形成し、当該溝構造内に銅膜を成膜する。これによって、第１領域内の銅膜９ａは、当該銅膜９ａ間の絶縁膜の比誘電率が低いため、配線間容量が抑制されており、配線に利用可能であるとともに、第２領域内の銅膜９ｂは、当該銅膜９ｂ間の絶縁膜の比誘電率が高いため十分な静電容量が確保でき、容量素子として利用可能である。 （もっと読む）

【課題】再配線層のエッジ部付近に界面剥離やクラックが生じることを防止することが可能な半導体装置を提供する。
【解決手段】半導体装置１は、半導体基板１００と、半導体基板１００上に形成され、開口１１０ａ（第１開口）を有する第１層間絶縁膜１１０（第１絶縁膜）と、第１層間絶縁膜１１０（第１絶縁膜）上の一部から開口１１０ａ（第１開口）内にかけて形成され、最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層１１と、第１再配線層１１上及び第１層間絶縁膜１１０（第１絶縁膜）上に形成された第２層間絶縁膜１２０（第２絶縁膜）とを有する。 （もっと読む）

【課題】写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供する。
【解決手段】絶縁層２、３は下地層１上に形成されている。絶縁層４は絶縁層２、３上に形成されている。複数の下層配線用導電層５のそれぞれは、絶縁層４を貫通して絶縁層３に達する配線用溝３ｃ内に形成されている。隣り合う下層配線用導電層５の間にエアギャップ８ｄが形成されており、エアギャップ８ｄと下層配線用導電層５との間に絶縁層４が配置されている。 （もっと読む）

【課題】ポリパッド処理を行うことなく、ストレージノードコンタクトプラグとランディングプラグ分離膜との間のオーバーラップマージンを確保し、かつ、ストレージノードコンタクトホールをエッチングする際のランディングプラグ分離膜のエッチング損失の防止に適した半導体素子のコンタクトプラグの製造方法を提供する。
【解決手段】ランディングプラグ２３が形成された半導体基板２１上に絶縁膜２９Ａを形成するステップと、絶縁膜２９Ａの所定領域上に非晶質カーボンハードマスク３０Ａを形成するステップと、ハードマスク３０Ａをエッチングバリアにして絶縁膜２９Ａをエッチングしてランディングプラグ２３を露出させるストレージノードコンタクトホール３３を形成するステップと、コンタクトホール３３に導電物質を埋め込んでストレージノードコンタクトプラグを形成するステップとを含む。 （もっと読む）

【課題】複雑・長時間の工程を追加することなく、配線疎密に依存しないエアーギャップ構造を有する配線を容易に形成することを可能とする。
【解決手段】基板上に形成した第１絶縁膜を除去して形成された空洞２０と、第１絶縁膜上に形成されたもので空洞２０上の第２絶縁膜１３と、第２絶縁膜１３に形成された配線溝１４より基板に達するようにバリア膜１５を介して形成された配線１７とを備えた半導体装置１であって、配線１７の側壁に空洞２０につながるスリット１８を備えたことを特徴とするもので、第２絶縁膜１３上の余剰な材料を除去する工程で配線１７側壁に第１絶縁膜に達するスリット１８を形成し、スリット１８から第１絶縁膜を除去して該除去領域に空洞２０を形成したものである。 （もっと読む）

【課題】接続孔の上部の肩落ちが防止された形状精度の良好なデュアルダマシン構造を形成することが可能であり、ボイドの発生が防止された信頼性の高い半導体装置を得ることが可能な製造方法を提供する。
【解決手段】先ず、基板１上に層間絶縁膜５を形成し、層間絶縁膜５上に接続孔パターンを有するレジストパターン９を第１マスクとして形成する。次に、レジストパターン（第１マスク）９上からのエッチングにより、層間絶縁膜５に接続孔５ａを形成する。その後、接続孔５ａの内壁を覆う状態で保護層２１を形成する。次いで、接続孔５ａが形成された層間絶縁膜５上に配線溝パターンを備えたレジストパターンを第２マスクとして形成する。第２マスク上からのエッチングにより、保護層２１によって内壁が保護された接続孔５ａの上部に配線溝を形成すると共に、接続孔５ａの底部に基板を露出させる。その後、配線溝および接続孔５ａ内に埋め込み配線を形成する。 （もっと読む）

【課題】 シリコン基板上にＢＣＢ等の低誘電率材料からなる絶縁膜と配線とが各々２層交互に積層されて設けられた半導体装置において、絶縁膜間で剥離が生じにくいようにする。
【解決手段】 シリコン基板１の上面に設けられた酸化シリコン等からなるパッシベーション膜３の上面の周辺部を除く領域にはＢＣＢ等の低誘電率材料からなる第１、第２の絶縁膜５、９と第１、第２の配線８、１２とが交互に積層されて設けられている。第２の配線１２を含む第２の絶縁膜９の上面および第１、第２の絶縁膜５、９の側面はエポキシ系樹脂等からなる封止膜１４によって覆われている。これにより、第１、第２の絶縁膜５、９間で剥離が生じにくいようにすることができる。 （もっと読む）

【課題】抵抗体とＭＯＳトランジスタを同一基板に備える、半導体装置を製造するにあたり、コンタクトの導通不良を防ぐとともに、シリコン基板への配線金属の溶出を防ぐ。
【解決手段】先ず、下地２０を用意する。次に、下地上にシリコン酸化膜３０を形成する。次に、シリコン酸化膜３０上にシリコン窒化膜５０を形成する。次に、シリコン窒化膜上に層間絶縁膜６０を形成する。次に、シリコン酸化膜、シリコン窒化膜及び層間絶縁膜の積層体６５を貫通するコンタクトホール７０を設ける。ここで、シリコン酸化膜の厚みを、３２〜４８ｎｍの範囲内の値とする。 （もっと読む）

【課題】フッ素添加カーボン膜からハードマスク層へのフッ素の突き抜けを抑え、熱処理後のハードマスク層の膜剥がれを抑える技術を提供する。
【解決手段】基板１上に形成されたフッ素添加カーボン膜２０と、このフッ素添加カーボン膜２０の上に形成され、ＳｉＣＯ膜２３とＳｉＯ_２膜２４とを含むハードマスク層と、前記フッ素添加カーボン膜２０とハードマスク層との間に、ＳｉＮ膜２１とＳｉＣＮ膜２２とを下からこの順序で積層して形成されたバリア層と、を備える。ＳｉＮ膜２１によりフッ素添加カーボン膜からハードマスク層へのフッ素の突き抜けが抑えられ、ＳｉＣＮ膜２２によりハードマスク層の成膜プロセス時のフッ素添加カーボン膜２０の酸化を抑えることができるので、熱処理後のハードマスク層やバリア層の膜剥がれを抑えることができる。 （もっと読む）

【課題】パッケージングによる半導体チップの特性劣化を最小化させた高速高性能の半導体パッケージを提供すること。
【解決手段】ボンディングパッド３１を有する半導体チップ３０と、ボンディングパッド３１と接続するように半導体チップ３０上に形成された再配線層３８と、再配線層３８を露出させるウィンドウ４１を有し、半導体チップ３０上に付着された基板４０と、半導体チップ３０のボンディングパッド３１と基板４０とを電気的に接続させる接続部材５０と、接続部材５０を含むウィンドウ４１及び半導体チップ３０を含む基板面を封止する封止剤６０と、基板４０に付着されたソルダボール７０とを備える。 （もっと読む）

【課題】ＣＶＤ法により成膜された積層膜の上層をエッチングする際に、下層に対するエッチング選択比の高い半導体装置の製造方法を提供する。
【解決手段】基板１１上に、第１多孔質絶縁膜１２Ａを形成する工程と、第１多孔質絶縁膜１２Ａよりも炭素含有率が高くなるように、第１多孔質絶縁膜１２Ａ上に、無機材料からなる骨格構造中に炭化水素化合物からなるポロジェンＢ’を含有してなる第２絶縁膜１３を形成する工程と、第１多孔質絶縁膜１２Ａに達するまで、第２絶縁膜１３のエッチングを行う工程とを有することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】バイトの摩耗や欠損を抑制しつつ平坦化し得る樹脂層の形成方法並びにその樹脂層の形成方法を用いた半導体装置及びその製造方法を提供する。
【解決手段】熱膨張率を低減するための混合物が含有された樹脂層３４を基板１０上に形成する工程であって、混合物が基板側に偏在する樹脂層を形成する工程と、樹脂層の表層部をバイト４０により切削することにより、樹脂層の表面を平坦化する工程とを有している。熱膨張率を低減するための混合物が基板側に偏在する樹脂層を形成し、かかる樹脂層の表層部を切削することにより、樹脂層の表面を平坦化するため、熱膨張率を低減するための混合物によってバイトが著しく摩耗したり欠損したりするのを回避することができる。 （もっと読む）

【課題】 複数の半導体基板を積層した半導体装置において、電極ピッチが微細な場合であっても、電極間の絶縁性を確保することができる半導体装置およびその製造方法を提供する。
【解決手段】
表面に第１の電子回路１５が形成された第１の半導体基板２の裏面に前記第１の電子回路のＩ／Ｏパッド列３が露出するように溝５を設け、前記露出されたＩ／Ｏパッド３毎に電気的に接続された状態で金属柱８を形成し、前記溝５と前記金属柱８を取り囲むように絶縁膜９を形成し、表面に第２の電子回路が形成された第２の半導体基板１１の前記第２の電子回路のＩ／Ｏパッド部１２にはんだ部材１４を形成し、前記金属柱８と前記はんだ部材１４を利用して前記第１の電子回路のＩ／Ｏパッド３と前記第２の電子回路のＩ／Ｏパッド１２とを相互に接続するものである。 （もっと読む）

【課題】 ＩＣチップの最終レベル銅相互接続部と制御崩壊チップ接続部（controlled-collapse chip connection、Ｃ４）との間に界面キャップ構造体を製造する方法を提供すること。
【解決手段】 本発明は、実質的にアルミニウムを含まない最終レベル銅・Ｃ４間接続部を含む半導体デバイスの製造方法に関する。具体的には、最終レベル銅・Ｃ４間接続部は、ＣｏＷＰ、ＮｉＭｏＰ、ＮｉＭｏＢ、ＮｉＲｅＰ、ＮｉＷＰ及びこれらの組み合わせを含む界面キャップ構造体（３０）を含む。界面キャップ構造体は、少なくとも１つのＣｏＷＰ層を含むことが好ましい。こうしたＣｏＷＰ層は、選択的な無電解めっきプロセスによって、最終レベル銅相互接続部（２２）の上に、容易に形成することができる。 （もっと読む）

【課題】様々な種類のシリコン酸化膜を効率よくドライエッチングできるエッチング方法を提供する。
【解決手段】シリコン酸化膜をエッチングする方法において，シリコン酸化膜の表面に，フッ化水素ガスＨＦ及びアンモニアガスＮＨ_３を含む混合ガスを供給し，シリコン酸化膜と混合ガスとを化学反応させ，シリコン酸化膜を変質させて反応生成物を生成する変質工程を行い，その後，反応生成物を加熱して除去する加熱工程を行う。かかる変質工程において，シリコン酸化膜の種類に応じて，シリコン酸化膜の温度，及び，混合ガス中のフッ化水素ガスＨＦの分圧を調節するようにした。 （もっと読む）

【課題】半導体素子の有機絶縁膜とアンダーフィルとの十分な密着性を得つつ、バンプの近傍の箇所の絶縁性有機保護膜に応力が集中することを回避して、半導体素子のプリント基板への実装後の接続の信頼性の向上を図ることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板３１の所定の位置に設けられた複数の電極層３３と、前記電極層３３の所定領域を選択的に露出して前記半導体基板３１上に形成された有機絶縁膜３４と、前記電極層３３の所定領域に形成された複数の外部接続用突起電極３９と、を具備し、前記外部接続用突起電極３９の周囲近傍の有機絶縁膜３４の厚さが、前記外部接続用突起電極３９間の有機絶縁膜３４の厚さよりも大なる厚さを有することを特徴とする半導体装置により上記課題は解決される。 （もっと読む）

【課題】 有機ケイ酸塩ガラス・ベースの誘電体層内に相互接続構造体を製造する方法を提供すること。
【解決手段】 有機ケイ酸塩ガラス材料を損傷することなく、有機ケイ酸塩ガラス層内にダマシン相互接続構造体を形成する方法である。この方法は、有機ケイ酸塩ガラス層の上にハードマスク層のスタックを形成するステップと、プラズマ・エッチングとプラズマ・フォトレジスト除去プロセスの組み合わせを用いて、ハードマスク層及び有機ケイ酸塩ガラス層内に開口部を定めるステップと、酸素含有種を含まない１つ又は複数の付加的なプラズマ・エッチング・プロセスを実行して、ダマシン相互接続構造体を形成するのに必要とされる深さまで開口部をエッチングし、プラズマ・エッチング及びプラズマ・フォトレジスト除去プロセスの組み合わせによって損傷されるあらゆる有機ケイ酸塩材料を除去するステップとを含む。 （もっと読む）

【課題】表面の粗さが適度に設定された樹脂層を得ることができる樹脂層の形成方法、その樹脂層の形成方法を用いためっき方法及び半導体装置の製造方法を提供する。
【解決手段】樹脂より成る基材２と、基材中に分散された混合物４とを含む樹脂層３２を、基板上に形成する工程と、樹脂層の表層部をバイト１２により切削し、基材及び混合物のうちの一方が選択的に除去された切削面を形成する工程とを有している。表面が適度な粗さに設定された樹脂層を得ることができるため、樹脂層上に良好な密着性を有するめっき膜を形成することが可能となる。このため、高い信頼性を確保しつつ、めっき膜より成る配線を狭いピッチで形成することが可能となる。 （もっと読む）

【課題】再現性を良好にしかつばらつきを抑え、処理工程数の増加もなく、リーク確率を抑える。
【解決手段】上部電極３および絶縁膜２はドライエッチにて一括して加工する。ただし、その際、レジストマスク４をそのパターン断面が裾広がりのテーパ形状とすることにより、上部電極３も裾広がりのテーパ形状に加工する。次に、エッチング条件として、絶縁膜２より上部電極３のエッチレートが大きい条件を選択する。これによって、絶縁膜２のエッチング中に、上部電極３の断面テーパ部が先にエッチングされて、絶縁膜２の外周端縁部が上部電極３より広いパターンに形成することができる。 （もっと読む）

【課題】集積型電子部品を構成するのに適した電子部品を提供すること。
【解決手段】本発明の電子部品Ｘ１は、例えば、基材Ｓと、キャパシタ部１０と、配線部４０とを備える。キャパシタ部１０は、基材Ｓ上に設けられた電極部１１、当該電極部１１に対向する第１面１２ａおよび当該第１面１２ａとは反対の第２面１２ｂを有する電極部１２、並びに、両電極部１１，１２の間に介在する誘電体部１３、からなる積層構造を有する。配線部４０は、基材Ｓ側の面４３ａを有して電極部１２の第２面１２ｂ側に当該面４３ａにて接合するビア部４３Ａを有する。ビア部４３Ａの面４３ａは、電極部１２の第２面１２ｂの縁端１２ｂ’の外側に広がる延出領域４３ａ’’を有する。 （もっと読む）