【課題】 ハイパフォーマンスメタライゼーションキャップ層を提供する。
【解決手段】 非導電性のキャップ層を有する半導体デバイス１００の、第一金属成分からなる非導電性のキャップ層１１２は、導電線と導電線間の絶縁材料上の、第一窒化金属、第一酸化金属、或いは、酸窒化金属からなる。界面領域１１４は、導電線の上表面上に形成され、界面領域１１４は、キャップ層の金属成分を含む。キャップ層１１２は、導電線中の導電材料が、近接する絶縁材料層中に移動、或いは、拡散するのを防止する。キャップ層１１２は、エッチ停止層としても機能する。
（もっと読む）

【課題】既存の金属配線パターンマスクを用いてダマシン工程を実施しながら層間絶縁膜の幅を最大限確保し、金属配線間の間隔を広めて相互干渉を防止することにより、半導体素子の誤動作を防止することが可能な半導体素子の金属配線形成方法を提供する。
【解決手段】絶縁膜１１〜１４の形成された半導体基板を提供する段階と、金属配線パターンマスクを用いたエッチング工程によって前記絶縁膜をパターニングして溝を形成するが、前記エッチング工程の際に発生するポリマーの量を制御し、パターニングされる前記絶縁膜の上部コーナー部位にラウンディング(rounding)１６を形成する段階と、前記溝が埋め込まれるように金属配線を形成する段階と、このラウンディング部が除去されるようにＣＭＰ工程により全体構造上部を平坦化する段階を含む。 （もっと読む）

【課題】パターン寸法のバラツキの少ない、配線容量の低減されたデュアルダマシン配線を、高い歩留まりで形成可能な半導体装置の製造方法を提供する。
【解決手段】基板２０上に、有機系絶縁膜４を形成する工程と、有機系絶縁膜上に、無機材料を含む第１および第２のハードマスク５，６を形成する工程と、第２のハードマスクに凹部を形成する工程と、凹部が形成された第２のハードマスク上に、下層膜１２、中間層１３およびレジスト膜１４を順次形成する工程と、レジスト膜をパターン露光する工程とを具備する方法である。前記下層膜は、前記第２のハードマスク上に第１の有機膜９を形成し、第１の有機膜を、スラリーを用いて化学的機械的に研磨して第２のハードマスクの表面を露出し、凹部に前記第１の有機膜を選択的に残置し、第２のハードマスクおよび第１の有機膜上に、第２の有機膜１１を形成する。 （もっと読む）

【課題】 半導体素子の搭載されたで導電性基板に、導電性基板の表裏面の導通をとる高アスペクト比、小径の貫通孔を、高温プロセスを使用する事なく形成する。
【解決手段】 あらかじめその表面に半導体素子及び該半導体素子と繋がる電気接続部が作りこまれている、半導体基板またはガラス基板からなる導電性基板の所定位置に、少なくとも１つの貫通孔をレーザ等で形成し、該貫通孔の内側表面に蒸着重合法により絶縁層を形成し、該絶縁層の内側表面およびそれと連なる該貫通孔の開孔部周辺部に、無電解メッキ等により導電層を該電気接続部と繋がるように形成する事で、該電気接続部と基板の裏面あるいは側面との導通をとる。 （もっと読む）

【課題】ＭＩＭ（金属−絶縁体−金属）キャパシタ（２４２／２５２）構造およびそれを形成する方法を提供すること。
【解決手段】第１パターン（２１６）および第２パターン（２１８）を有するデュアル・ダマシン・パターンで、半導体デバイス（２００）の誘電体層（２１４）をパターニングする。第２パターン（２１８）は、第１パターン（２１６）よりも深い。第１パターン中の誘電体層（２１４）の上に導電層（２２６）を形成し、第１パターン（２１６）中のこの導電層の上に導電層を形成する。第２パターン（２１８）の導電層（２２６）の上に、誘電体層（２３２）、導電層（２３４）、誘電体層（２３６）、および導電層（２３８）を配設する。導電層（２３４）、誘電体層（２３２）、および導電層（２２６）が、第１のＭＩＭキャパシタ（２５２）を形成する。導電層（２３８）、誘電体層（２３６）、および導電層（２３４）が、第１のＭＩＭキャパシタ（２５２）に並列な第２のＭＩＭキャパシタ（２４２）を形成する。
（もっと読む）

本発明により、基板（２０１）上のフィーチャ（２０６）に隣接するサイドウォールスペーサ（２１７、２１８）を形成することができる。フィーチャ（２０６）は１つ以上の保護層（２２０、２０７）に覆われる。スペーサ材料層（２１１）はフィーチャ（２０６）上に蒸着され、異方性エッチングされる。異方性エッチングに使用されるエッチング液はスペーサ材料を選択的に除去することに適しており、一方で１つ以上の保護層（２２０、２０７）はこのエッチング液による影響を実質的に受けない。その結果、１つ以上の層（２２０、２０７）はフィーチャがエッチング液にさらされるのを保護する。
（もっと読む）

【課題】所定パターンのＳｉＯ_２膜を容易かつ安価に形成し得る成膜方法、かかる成膜方法により形成されたＳｉＯ_２膜、このＳｉＯ_２膜を備える電子部品および電子機器を提供すること。
【解決手段】本発明の成膜方法は、所定パターンの第２の層間絶縁層（ＳｉＯ_２膜）５を形成する方法であり、主としてポリオルガノシロキサンで構成されるポリオルガノシロキサン膜を形成する第１の工程と、ポリオルガノシロキサン膜の前記所定パターンに対応する領域に、第１のＳｉＯ_２化処理を施して、前記領域に存在するポリオルガノシロキサンをＳｉＯ_２に変化させる第２の工程と、ＳｉＯ_２に変化した前記領域をアルカリ溶液により除去する第３の工程と、第３の工程において残存するポリオルガノシロキサン膜に、第２のＳｉＯ_２化処理を施して、ポリオルガノシロキサンをＳｉＯ_２に変化させることにより、第２の層間絶縁層５を得る第４の工程とを有する。 （もっと読む）

半導体構成部品に導電性ビアを形成するための方法が開示される。この方法は、第１の表面及び反対側の第２の表面を有する基板１１２を設けるステップを含む。この基板に、第１の表面と反対側の第２の表面の間に延びる少なくとも１つの穴１１８が形成される。基板のこの少なくとも１つの穴を画定している側壁にシード層１２８が形成され、導電層１３０でコーティングされ、この少なくとも１つの穴の内部の残りの空間に、導電性材料又は非導電性充てん材料１３６が導入される。基板を貫通した導電性ビアを、ブラインド・ホールを使用して形成する方法も開示される。本発明の導電性ビアを含む基板を有する半導体構成部品及び電子システムも開示される。
（もっと読む）

パッシベーション層（６８）及びポリイミド層（７２）の下層には、ボンドパッド層（６２）を覆うように最上層（６４）が形成される。パッシベーション層（６８）及びポリイミド層（７２）の内部には、開口部（７０，７４）の形成時にボンドパッド層（６２）を保護する最上層（６４）を露出させるように、開口部（７０，７４）が形成される。一実施形態において、露出した最上層（６４）は、過酸化水素及び水酸化アンモニウム等のアミンを用いて選択的にエッチングされる。この化学系は、ボンドパッド層（６２）に攻撃を加えないため、ボンドパッド層の薄化が回避される。従って、ボンドパッドの信頼性が維持される。
（もっと読む）