【課題】回路素子の集積密度が高く、かつ高性能で信頼性の高いものを製造し易い半導体装置を得ること。
【解決手段】半導体基板１０に複数の回路素子２２が形成され、これらの回路素子を覆うようにして第１層間絶縁膜３０と第２層間絶縁膜４５とがこの順番で積層され、第２層間絶縁膜に形成された複数のダマシン配線部５３，５７の各々と半導体基板に形成された所定の回路素子とを第１層間絶縁膜に形成された所定のコンタクトプラグ部３５により接続する半導体装置６０を構成するにあたり、対応するコンタクトプラグ部の上面および側面上部の各々と部分的に接して該コンタクトプラグ部に電気的に接続される少なくとも１つの第１ダマシン配線部５３を上記複数のダマシン配線部に含ませる。 （もっと読む）

【課題】ゲート電極の上方に層間絶縁層を形成するときに、ゲート電極に対向する基体の部分が酸化されることが無い、絶縁ゲート電界効果トランジスタの製造方法を提供する。
【解決手段】絶縁ゲート電界効果トランジスタの製造方法は、（ａ）ソース／ドレイン領域１３、チャネル形成領域１２、チャネル形成領域１２上に形成されたゲート絶縁膜３０、ソース／ドレイン領域１３を覆う絶縁層２１、及び、チャネル形成領域１２の上方の絶縁層２１の部分に設けられたゲート電極形成用開口部２２を備えた基体を準備し、（ｂ）ゲート電極形成用開口部２２内を導電材料層３１，３２で埋め込むことでゲート電極２３を形成し、次いで、（ｃ）絶縁層２１を除去し、その後、（ｄ）全面に、第１の層間絶縁層４１、第２の層間絶縁層４２を、順次、成膜する工程を備え、前記工程（ｄ）において、酸素原子を含まない成膜雰囲気中で第１の層間絶縁層４１を成膜する。 （もっと読む）

【課題】銅含有金属膜の表面にＳｉを導入し、その部分を窒化してＣｕＳｉＮバリアを形成する技術を採用する際に、層間絶縁膜へのダメージおよび大気開放による水分吸着の生じ難い半導体装置の製造方法を提供すること。
【解決手段】表面に銅含有金属膜が露出した状態の半導体基板を準備する工程と、銅含有金属膜の表面をラジカルまたは熱化学的手法により清浄化処理する工程と、銅含有金属膜の表面にＳｉを導入する工程と、銅含有金属膜のＳｉが導入された部分をラジカルにより窒化する工程とによって半導体装置を製造する際に、清浄化処理工程、Ｓｉ導入工程、および窒化工程を真空を破ることなく連続的に行う。 （もっと読む）

本開示の一の実施例によると、回路素子用の保護膜を作製する方法は概して、基板表面を有する基板を供する工程、前記基板表面上に電気部品を作製する工程、並びに、前記基板表面及び電気部品を第1保護誘電膜でコーティングする工程を有する。前記第1保護誘電膜は概して、透湿性が0.01g/m²/日、吸湿率が0.04%未満、誘電率が10未満、誘電損失が0.005未満、絶縁破壊電圧強度が8×10⁶V/cmよりも大きく、シート抵抗が10¹⁵Ω-cmで、かつ欠陥密度が0.5/cm²未満である、水蒸気に溶けない材料で作られる。
（もっと読む）

【課題】 化学的機械的研磨プロセスで研磨した後でほぼ擦り傷なしの表面が得られるような、その最上部表面の硬度が改善された軟金属導体を提供する。
【解決手段】 化学的機械的研磨ステップで研磨後にほぼ擦り傷なしの表面が得られるように、十分大きい粒子サイズを有する粒子から構成される最上部層を有する、半導体素子に使用するための軟金属導体７８である。導電性軟金属構造の最上部層に２００ｎｍ以上の粒子サイズを有する金属粒子を付着する。 （もっと読む）

【課題】 基板上の膜を処理する方法の提供。
【解決手段】 一態様において、方法は、シリコンと、炭素とを含み、所望により酸素及び/又は窒素を含んでもよい薄層を膜上に堆積させることによりフォトレジストが膜から除去された後のパターン形成された低誘電率膜を処理するステップを含む。薄層は、パターン形成された低誘電率膜に炭素を多く含む疎水性表面を与える。薄層は、また、続いての湿式洗浄プロセスと、低誘電率膜上に続いて堆積される層の前駆物質による浸透から低誘電率膜を保護する。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

【課題】半導体装置の生産性を向上させる。
【解決手段】複数の基板をセットし（ステップＳ１）、強誘電体キャパシタを有する半導体装置の製造プロセスを開始する（ステップＳ２）。次に、複数の基板に強誘電体層が形成された後、形成された強誘電体層がダメージを受ける（ステップＳ３）。続いて、複数の基板の処理順序を並び替える（ステップＳ４）。そして、ダメージを受け得るプロセス毎に、複数の基板の処理順序を並び替えて、プロセス処理を行う。これにより、同じロット内の基板間に発生するリテンション特性のばらつきが減少し、半導体装置の生産性が向上する。 （もっと読む）

【課題】
半導体装置の微細化に伴って配線同士の距離が近くなるために，近接する配線間の配線間容量が大きくなり、それに比例して信号遅延及び消費電力の増大が顕著な問題となっている。この解決策として，配線を支える層間絶縁膜材料の誘電率を低くし，配線間容量を下げることである。そこで、耐熱性、湿度に対する誘電率の安定性、後工程における機械強度及びCu配線のバリアメタルとの密着性等に優れた低誘電率層間絶縁膜材料が必要となっている。
【解決手段】
成膜時に成膜材料粒子をイオン化し、該イオン化された材料粒子の電荷と同じ電位の電圧を被成膜基板上に印加して、層間絶縁膜を柱状構造或いは網目状構造を有する構造とする。 （もっと読む）

【課題】 誘電体材料内に形成されたライン開口部の水平面から拡散バリアが除去されるのを回避し、よって、誘電体材料内に損傷を導入しない、新しい改善された統合方法を提供すること。
【解決手段】 ビア開口部の１つの底部にガウジング構造部を含む相互接続構造体と、これを形成する方法が提供される。本発明によると、相互接続構造体を形成する方法は、上を覆うライン開口部内の付着された拡散バリアの被覆率を低下させず、ビア開口部及びライン開口部を含む誘電体材料内に、Ａｒスパッタリングによって引き起こされる損傷を導入しない。本発明によると、このような相互接続構造体は、拡散バリア層を、ビア開口部内にのみ含み、上を覆うライン開口部内には含んでいない。この特徴は、ライン開口部の内部の導体の体積含有率を減少させることなく、ビア開口部領域の周りの機械的強度及び拡散特性の両方を強化する。本発明によると、このような相互接続構造体は、ライン開口部を形成し、かつ、ライン開口部内に拡散バリアを付着させる前に、ビア開口部の底部にガウジング構造部を形成することによって達成される。 （もっと読む）

【課題】酸化又は誘電性薄膜の作成方法を提供する。
【解決手段】基板（例えばシリコン基板）上に形成された層（例えば誘電性層）を、特定の周波数又はエネルギの光子で加熱する。前記特定の周波数又はエネルギは、光子が前記材料を容易に通過して前記材料に吸収され、その後、前記層と前記基板との界面で反射されるように、前記層の材料に応じて選択される。 （もっと読む）

【課題】
本発明は、隣接した導電体配線間の寄生容量とリーク電流とを低減するための集積回路の形成方法および、隣接した導電体配線間の寄生容量とリーク電流とを低減した集積回路を提供する。
【解決手段】
集積回路であって、半導体基板と、前記半導体基板上の低誘電体層と、前記低誘電体層内の第１の溝と、前記第１の溝内で、前記第１の溝内の前記低誘電体層を覆う第１の拡散バリア層とを含み、前記第１の拡散バリア層は、底の部分が側壁部分に接続し、前記側壁部分が、前記低誘電体層の上側表面に近い上側表面を有することを特徴とする。前記集積回路は、さらに、前記第１の溝が充たされた導電体配線を有し、前記導電体配線が、前記拡散バリア層の前記側壁部分の上側表面よりも低い表面を有し、かつ、金属キャップを、実質的に前記導電体配線上の領域にのみに直接形成することを特徴とする。 （もっと読む）

本発明の１つの態様は、集積回路（ＩＣ）（４００ｂ）を提供する。ＩＣは、トランジスタ（４１０ｂ）及びコンタクトヒューズ（４２２ｂ）を含む。コンタクトヒューズは各々導電層（４２４ｂ）を含み、錐体形コンタクト（４２６ｂ）は、導電層に接触する狭い端部と、導電層上に配置される第１の金属層（４２７ｂ）とを有する。錐体形コンタクトの広い端部は第１の金属層に接触する。錐体形コンタクトは、約１．２以上である、狭い端部に対する広い端部の開口の比を有する。コンタクトヒューズは各々、第１の金属層上に配置されて接触するヒートシンク（４３２ｂ）を更に含む。 （もっと読む）

半導体素子を形成する方法が提供される。本方法によれば、基板（２０３）を、第１ゲート構造（２０５）及び第２ゲート構造（２０７）が基板の上に配設されるように設ける。第１ストレッサ層（２１５）を基板の上に形成し、そして犠牲層（２１６）を第１ストレッサ層の上に形成する。第２ストレッサ層（２１９）を犠牲層の上に形成する。
（もっと読む）

【課題】貴金属シード層上への導体めっきの表面酸化問題を実質的に低減する、シングルまたはデュアル・ダマシン型の相互接続構造体およびそれを形成する方法を提供する。
【解決手段】本発明によれば、貴金属シード層を処理するために水素プラズマ処理が用いられ、その結果、処理された貴金属シード層は表面酸化に対して非常に耐性がある。本発明の耐酸化性貴金属シード層は、低いＣ含有量または低い窒素含有量あるいはその両方を有する。 （もっと読む）

【課題】 多層配線構造を有する半導体装置において、接続孔でクラウンを生じることが無く、高い長期信頼性を有し、生産性、経済性に優れ、十分低いＶｉａホール抵抗を有する反射防止膜の形成方法を含む多層配線構造を有する半導体装置の製造方法を提供する。
【解決手段】 高融点金属膜と、ＳｉあるいはＳｉ化合物とからなる反射防止膜との積層膜を下層アルミニウム合金膜の上に配する。 （もっと読む）

【課題】光検出器の受光部上の配線構造層等をエッチングして開口部を形成する際の工程を簡素化する。
【解決手段】半導体基板６０上に、シリコン窒化膜８６をＣＶＤ法等により形成した後、配線構造層を含む積層構造８８を形成する。積層構造８８の上に、受光部上に開口を有したフォトレジスト膜１２２を形成し、これをエッチングマスクとして、積層構造８８に対するエッチング処理を行う。このエッチングは、シリコン窒化膜に対する層間絶縁膜の選択比が確保されるような種類・条件として、当該エッチング処理においてシリコン窒化膜８６をエッチングストッパとして機能させる。開口部１１６の底部に露出したシリコン窒化膜８６は反射防止膜を構成する。 （もっと読む）

【課題】本発明は、エッチング工程における、高アスペクト比用途の異方性フィーチャの形成方法を提供する。
【解決手段】開示された方法は、側壁パッシベーション管理技法を通して、高アスペクト比のフィーチャのプロファイルと寸法の制御を有利に促進する。一実施形態において、側壁パッシベーションは酸化パッシベーション層をエッチング層の側壁及び／又は底部に選択的に形成することによって管理される。他の実施形態において、側壁のパッシベーションは余分な再堆積層を定期的に除去して平坦で均一なパッシベーション層をその上に維持することによって管理される。平坦で均一なパッシベーション層により、欠陥及び／又は下層のオーバーエッチングを起こすことなく、高アスペクト比のフィーチャを、基板上の高及び低フィーチャ密度領域の双方に所望の深さ及び垂直プロファイルの限界寸法に適した形で徐々にエッチングすることが可能となる。 （もっと読む）

【課題】従来技術にかかる構造、および製造プロセスの欠点を回避するキャパシタ構造と、その製造方法を提供する。
【解決手段】半導体ウェハの基板上に形成された食刻相互接続構造（damascene）を有する半導体デバイスで使用される本発明のキャパシタは、食刻相互接続構造の一部を含む第１キャパシタ電極１６４と、食刻相互接続構造の上に形成され、パッシベーション層として機能する絶縁層１６６と、絶縁層の少なくとも一部の上に形成された導電層を含む第２キャパシタ電極１６８とを有する。 （もっと読む）

【課題】多層配線部上に形成されたＭＩＭ素子およびヒューズを具備し、所望性能のものを高い歩留りの下に作製し易い半導体装置を得ること。
【解決手段】半導体基板１０と、半導体基板に形成された回路素子２０，３０と、半導体基板上に形成されて回路素子を覆う多層配線部５０と、多層配線部上に形成された最外層間絶縁膜６０と、最外層間絶縁膜に形成されたＭＩＭ素子７０と、最外層間絶縁膜に形成されたヒューズ７５とを具備した半導体装置１００を作製するにあたり、最外層間絶縁膜に設けられた凹部に埋め込まれて最外層間絶縁膜の上面と共通の面を形成する下部電極６２と、下部電極上に形成された電気絶縁膜６４と、電気絶縁膜上に形成された上部電極６６とによってＭＩＭ素子を構成すると共に、最外層間絶縁膜に設けられた凹部に埋め込まれて最外層間絶縁膜の上面と共通の面を形成するようにして該最外層間絶縁膜にヒューズを埋め込み形成する。 （もっと読む）