【課題】ＴＦＴトランジスターを用いたフラットパネルディスプレイの配線および電極を形成するための銅合金薄膜並びにその薄膜を形成するためのスパッタリングターゲットを提供する。
【解決手段】Ａｇ：０．０１〜０．５原子％を含有し、さらにＭｇ、ＡｌおよびＬｉのうちの１種または２種以上を合計で０．０１〜２．５原子％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金薄膜からなる熱欠陥発生がなくかつ密着性に優れたＴＦＴトランジスターを用いたフラットパネルディスプレイ用配線および電極、並びにこれらを形成するためのスパッタリングターゲット。 （もっと読む）

【課題】バリアメタルの低抵抗化により配線抵抗の低抵抗化を図ると共に、バリアメタルのＣｕに対する拡散バリア性を高める。
【解決手段】層間絶縁膜１０内に下層配線１４が形成される。層間絶縁膜１０及び下層配線１４上にライナー膜２０と層間絶縁膜２２とが順次形成される。ライナー膜２０と層間絶縁膜２２内にビア２８と上層配線３０とが形成される。下層及び上層配線１４，３０とビア２８とは、バリアメタル１６，３２とＣｕ１８，３６とを有している。バリアメタル１６，３２は、Ｒｕ_ｘＳｉ_ｎＯ_ｙ膜とＲｕ_ｘＯ_ｙ膜とＲｕ_ｘＳｉ_ｎ膜の少なくとも１つの膜１７Ａ，３４Ａと、Ｒｕ_ｘＮ_ｙ膜１７Ｂ，３４Ｂと、Ｒｕ膜１７Ｃ，３４Ｃとが積層されてなる。 （もっと読む）

【課題】炭化珪素層に対する良好なコンタクトを確保しつつ、炭化珪素層に接続された電極の剥離を抑制する。
【解決手段】半導体装置の製造方法は、（Ａ）炭化珪素層１１の上に絶縁層１３を形成する工程と、（Ｂ）絶縁層１３に、炭化珪素層１１の表面の一部を露出するコンタクトホール１３ａを形成する工程と、（Ｃ）コンタクトホール内において露出された炭化珪素層１１の表面およびコンタクトホール１３ａの側壁に接するように第１の導電膜１５を形成する工程と、（Ｄ）第１の導電膜１５の上に第２の導電膜１７を形成する工程と（Ｅ）第１の導電膜１５および第２の導電膜１７が形成された炭化珪素層１１に対して熱処理を行うことにより、第２の導電膜１７を構成する材料の少なくとも一部を炭化珪素層１１の珪素と反応させて、第１の導電膜１５を構成する元素および第２の導電膜１７を構成する元素を含むシリサイドを形成する工程とを包含する。 （もっと読む）

【課題】タングステンを埋め込むときのバリア層を形成する際に，チタン膜を形成し，そのチタン膜をすべて窒化して単一の窒化チタン膜をバリア層として形成することで，チタン層の変質によるタングステン膜の剥離を防止しつつ，従来よりもバリア層を薄くして，生産性を向上させる。
【解決手段】層間絶縁膜５２０上およびコンタクトホール５３０底部のシリコン含有表面５１２上にチタン膜を形成するチタン膜形成工程と，このチタン膜をすべて窒化し，単一の窒化チタン膜５５０を形成する窒化工程と，窒化チタン膜上にタングステン膜５６０を形成するタングステン膜形成工程とを有する。 （もっと読む）

【課題】配線溝とスルーホール形成時の洗浄でキャップ金属が溶解して初期不良率の低下、エレクトロマイグレーション耐性の低下を防止することを目的とする。
【解決手段】上層配線開口部１１２の底部となる下部銅配線上に密着性を向上させるために形成されるキャップ金属の少なくとも上部のプラグと接続する部分を、科学的に安定するように変性された変性膜にすることにより、配線溝１１３形成後の洗浄工程においてキャップ金属の溶解を防止でき、初期不良率の低減及びエレクトロマイグレーション耐性の向上を実現することができる。 （もっと読む）

【課題】半導体装置の生産性を向上させる。
【解決手段】半導体装置の製造方法において、下層配線上に形成した層間絶縁膜内に、ビアホール及び配線溝を形成し、形成されたビアホール及び配線溝の内壁に、拡散防止膜を形成し、ビアホールの底部に堆積した拡散防止膜をエッチングしながら、下層配線上及び拡散防止膜上にシード層を形成し、形成されたシード層を介してビアホール内及び配線溝内に金属配線を埋設した。このような半導体装置の製造方法によれば、バリア性が高くかつ密着性の良好な拡散防止膜及びバリア層を備えた半導体装置が製造できるので、半導体装置の生産性が向上する。 （もっと読む）

【課題】歩留まりを向上させることが可能な半導体装置とその製造方法を提供すること。
【解決手段】第１ホールの２１ａ内面と、該第１ホール２１ａに露出する金属シリサイドパターン（導電パターン）１７ａの上面に、高融点金属よりなる第１バリアメタル膜２２ａを形成する工程と、第１バリアメタル膜２２ａの上に、高融点金属の窒化物よりなる第２バリアメタル膜２２ｂを形成する工程と、第２バリアメタル膜２２ｂをアニールする工程と、アニールの後に、第２バリアメタル膜２２ｂの上にプラグ用導電膜２３を形成する工程と、プラグ用導電膜２３、及び第１、第２バリアメタル膜２２ａ、２２ｂを第１ホール２１ａ内に第１導電性プラグ２４として残す工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】半導体素子の電極部と接続するビアコンタクトを有する半導体モジュールの接続信頼性を向上させる技術を提供する。
【解決手段】半導体モジュールにおける半導体基板１の表面Ｓに半導体素子の電極２が形成される。この電極２のピッチをより広くするために電極２上にガラス繊維４ａを含有する絶縁層４が形成され、その上に再配線パターン８ａが形成される。ここで、電極２と再配線パターン８ａとの間の接続は、電極２に接続する導電性バンプ５ａとこの導電性バンプ５ａと接続するビアコンタクト８ｂからなるビアコンタクト部を介してなされる。導電性バンプ５ａの上面（ビアコンタクト８ｂと接する面）には絶縁層４内のガラス繊維４ａが形成され、ビアコンタクト８ｂはこうしたガラス繊維４ａを含む絶縁層４を貫通して形成される。再配線パターン８ａの所定の領域には外部接続電極９が設けられ、これ以外の領域はソルダーレジスト層１０により覆われる。 （もっと読む）

【課題】電気抵抗率の低いＣｕを配線材料として使用できるばかりか、ガラス基板への密着性が高く剥離の危険性がないＣｕ合金配線膜と、そのＣｕ合金配線膜を用いて作製されるフラットパネルディスプレイ用ＴＦＴ素子と、そのＣｕ合金配線膜の作製に用いられるＣｕ合金スパッタリングターゲットを提供することを課題とする。
【解決手段】フラットパネルディスプレイ用のＴＦＴ素子１を構成する配線膜２とその膜を作製するためのスパッタリングターゲットであって、Ｃｕを主成分とし、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの少なくとも一種を合計０．０１〜０．５原子％含有する。ガラス基板３上に前記配線膜２を積層し、更にその上に絶縁膜４を介して透明導電膜５を積層する。 （もっと読む）

【課題】半導体デバイスでＣｕ配線を用いる場合に、拡散バリア用下地膜とＣｕ配線膜との密着性を、簡易な構成と簡略な工程で向上させることができ、製作コストの低下と生産効率の向上を実現できるＣｕ配線膜形成方法を提供する。
【解決手段】拡散バリア用ＴｉＮ膜を下地膜として成膜し、この下地膜の上にＣｕ配線膜を成膜する方法であって、前記下地膜の成膜工程とＣｕ配線膜の成膜工程の間に、下地膜の成膜工程後大気にさらすことなく真空一貫の状態で前記下地膜を２００℃以上の温度で加熱するアニール工程を設ける。このアニール工程ではアンモニア単体またはアンモニアガスを含むガスを用い、該アニール工程の後、前記Ｃｕ膜をＣＶＤ法により成膜することで、前記下地膜とその後の成膜で堆積する上層のＣｕ膜との密着性を高くすることができる。アニール工程は、下地膜の成膜を行うチャンバと同じチャンバで実施することもできる。 （もっと読む）

【課題】バリア膜にＴａを用いたＣｕ配線構造において、配線欠落を防止し、配線の信頼性を向上させる。
【解決手段】Ｃｕ配線を有する半導体装置の製造方法を、シリコン基板101上のシリコン酸化膜104に開口した配線溝106の内面を覆うバリア膜107を形成する第１の工程と、バリア膜107上に銅膜（Ｃｕスパッタ膜108，Ｃｕメッキ膜109）を形成する第２の工程と、前記銅膜を熱処理する第３の工程と、前記第３の工程の後に基板面の配線溝106外の銅膜を除去する第４の工程とを有し、前記第３の工程では、前記銅膜の熱処理を実質上酸素を含まない雰囲気中で行い、熱処理終了後も前記第４の工程の開始時まで前記銅膜を実質上酸素を含まない雰囲気中に保持するものとする。 （もっと読む）

【課題】本発明の目的は、配線溝や層間接続路表面に形成されたＴａＮからなるバリア層との密着性が良好なＣｕ配線と、このＣｕ配線を製造できる方法を提供する。本発明の他の目的は、半導体基板上の絶縁膜に形成された配線溝や層間接続路の幅が狭く、深い場合でも、バリア層との密着性が良好で、配線溝や層間接続路の隅々に亘って埋め込まれているＣｕ配線と、このＣｕ配線を製造できる方法を提供する。
【解決手段】半導体基板上の絶縁膜に形成された配線溝または層間接続路に埋め込まれたＣｕ配線を、（１）配線溝側または層間接続路側に形成されたＴａＮからなるバリア層と、（２）Ｐｔ、Ｉｎ、Ｔｉ、Ｎｂ、Ｂ、Ｆｅ、Ｖ、Ｚｒ、Ｈｆ、Ｇａ、Ｔｌ、Ｒｕ、ＲｅおよびＯｓよりなる群から選ばれる１種以上の元素を合計で０．０５〜３．０原子％含有するＣｕからなる配線本体部とで構成すればよい。 （もっと読む）

【課題】半導体装置における上層と下層配線の密着性が改善する。
【解決手段】半導体装置は、基板上に形成され、下層配線１００を含む第２の誘電体多層膜８０と、第２の誘電体多層膜上に形成され、凹部３０を有する第１の誘電体多層膜２０と、凹部３０の側面に形成された金属Ｍと酸素を主成分とするＭＯｘ膜４０と、ＭＯｘ膜４０上に形成されたＭを主成分とするＭ膜５０と、Ｍ膜５０上に凹部３０を埋設するＣｕを主成分とする導電体６０と、を有し、凹部３０の底部の直下に存在する下層配線１００の表面の酸素濃度は１％以下である。 （もっと読む）

【課題】ＡＬＤ−ＴａＮ膜上にＰＶＤ−Ｔａ膜を形成することなく信頼性に優れた低抵抗なＣｕ配線を形成した半導体装置を得ること。
【解決手段】半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置において、銅配線が形成される下部層間絶縁膜１１と、下部層間絶縁膜１１に形成された配線用溝１２の側面と底面に、原子層レベルで膜厚が制御されて形成されるバリアメタル膜１３と、バリアメタル膜１３上に形成されるＣｕＡｌ合金からなるＣｕＡｌ合金シード膜１４と、バリアメタル膜１３が形成された配線用溝１２に埋め込まれたＣｕを含む材料からなる下層Ｃｕ配線１５と、を備える。 （もっと読む）

【課題】簡易な構成で良好な電気特性の銅膜を得る。
【解決手段】半導体装置の製造工程は、銅膜を電解めっき法で形成する際にカソードとして機能するシード膜となるバリアメタル膜を半導体基板上に形成する工程（Ｓ１０）と、バリアメタル膜とアノードとを略同電位とした状態で、当該バリアメタル膜をめっき処理槽中に収容された硫酸銅めっき液に所定時間浸漬する工程（Ｓ２０）と、バリアメタル膜を硫酸銅めっき液に所定時間浸漬した後、バリアメタル膜をめっき液に浸漬したまま当該バリアメタル膜とアノードとの間に電圧を印加してバリアメタル膜表面に銅膜を形成する工程（Ｓ３０）とを含む。 （もっと読む）

【課題】Ａｌ膜の埋め込み性を向上させた半導体装置の製造方法、及び半導体装置の製造装置に関するものである。
【解決手段】制御部が、ビアホールＶＨを有したシリコン基板の表面に金属膜ＢＭ１（Ｔｉ膜）と金属窒化膜ＢＭ２（ＴｉＮ膜）を被覆させ、金属窒化膜ＢＭ２に被覆されたビアホールＶＨの内部にＣＶＤ法を用いてＡｌ−ＣＶＤ膜Ｐ１を形成させた。そして、制御部が、成膜条件データに対応する成膜条件の下で金属窒化膜ＢＭ２を被覆させ、ビアホールＶＨの底部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも薄く形成し、かつ、ビアホールＶＨの上部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも厚く形成させた。 （もっと読む）

【課題】Ａｌ膜の埋め込み性を向上させた半導体装置の製造方法、及び半導体装置の製造装置を提供するものである。
【解決手段】制御部は、ビアホールＶＨを有したシリコン基板Ｓの表面に金属膜ＢＭ１（Ｔｉ膜）と金属窒化膜ＢＭ２（ＴｉＮ膜）を被覆させ、金属窒化膜ＢＭ２に被覆されたビアホールＶＨの内部にＣＶＤ法を用いてＡｌ−ＣＶＤ膜Ｐ１を形成させた。そして、制御部は、Ａｌ−ＣＶＤ膜Ｐ１を埋め込む前に、ビアホールＶＨの底部に位置する金属窒化膜ＢＭ２の一部をスパッタし、ビアホールＶＨの底部の側壁に再付着窒化膜ＢＭｒを形成させた。 （もっと読む）

【課題】ＭｏあるいはＭｏ合金から成る導電層上に塗布型絶縁膜を塗布したときに、導電層の表面に生じるＭｏ酸化物層により発生するコンタクト不良や、膜はがれを防止する。
【解決手段】第１の基板を有し、前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置（例えば、液晶表示装置）であって、前記第１導電層上に形成され、ＡｌあるいはＡｌ合金層（または、ＴｉあるいはＴｉ合金層）で構成される第２導電層を有し、前記塗布型絶縁膜は、前記第２導電層上に形成される。 （もっと読む）

【課題】電気的性能の向上が図れる貫通孔配線構造およびその形成方法を提供することにある。
【解決手段】貫通孔配線構造は、ベース基板１の厚み方向に貫設した貫通孔１０の内側に形成された貫通配線部２と、ベース基板の厚み方向の両表面側それぞれに貫通配線部２の端面および貫通孔１０の周部に重なる形で形成されたパッド５ａ，５ｂとを備え、貫通配線部２においてパッド５ａ，５ｂそれぞれに接する端部からなるコンタクト部３ａ，３ｂが、貫通配線部２における他の部位である主部４よりも弾性率が高い導電性材料を用いて形成されている。 （もっと読む）

【課題】パッケージ配線の接続直後や熱衝撃試験時などで半導体装置の温度が変化する際において半導体装置を構成する各部材やパッケージ配線に互いにかかる応力を低減することが可能な半導体装置を提供することを目的とする。
【解決手段】複数の半導体素子が形成される半導体基板３４上に設けられる金属配線３５とパッケージ配線３１とが金属パッド３６を介して電気的に接続される半導体装置１において、その金属パッド３６を分割する。 （もっと読む）