【課題】従来の半導体装置の製造方法では、捺印の劣化を抑制しつつ、捺印による半導体装置へのダメージを低減することができない。
【解決手段】この半導体装置１００の製造方法においては、保護膜３１を形成した後に、保護膜３１を透過して捺印膜２１にエネルギー線を照射して捺印膜２１の材料を変質させて捺印している。かかる半導体装置１００の製造方法によれば、被捺印領域すなわち捺印膜２１の上面が保護膜３１に覆われることによって捺印する際に発生する粉塵、発熱、ガスおよびストレスなどによる半導体チップ１１へのダメージが低減できる。これによって、優れた捺印を形成する半導体装置１００の製造方法が実現できる。 （もっと読む）

【課題】１つの半導体基板に少なくとも両面電極素子を含む複数の素子が形成された構成において、素子特性の異なる複数の素子を集積でき、且つ、割れを抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】半導体基板と、半導体基板における複数の素子形成領域をそれぞれ取り囲むとともに、半導体基板を貫通して複数の素子形成領域を互いに絶縁分離する絶縁分離トレンチと、複数の素子形成領域のそれぞれに構成される素子と、を備える半導体装置において、互いに厚さの異なる複数の厚さ領域を半導体基板に構成した。そして、複数の厚さ領域のうち、最も厚さの薄い領域を含む少なくとも２つの厚さ領域に素子形成領域をそれぞれ形成し、素子として少なくとも両面電極素子を含み、この両面電極素子が少なくとも最も厚さの薄い領域に形成される構成とした。 （もっと読む）

【課題】塗布型のフォトレジストと安全性の高いガスを使用しながら、低コストでＩｎＰ基板にビアホールを形成することができるＩｎＰのドライエッチング方法およびビアホール形成方法を提供する。
【解決手段】半絶縁性ＩｎＰ基板１の第１の基板面上に上面電極５を形成する電極形成段階と、半絶縁性ＩｎＰ基板１の第１の基板面にサファイア基板６を貼り付ける貼り付け段階と、半絶縁性ＩｎＰ基板１を薄化する薄化段階と、半絶縁性ＩｎＰ基板１の第２の基板面上にレジストパターン８を形成するレジストパターン形成段階と、レジストパターン８をマスクとしてエッチングガスを用いて、半絶縁性ＩｎＰ基板１の第２の基板面側をエッチングするエッチング段階とを含み、エッチングガスがＨＩガスとＮ₂ガスとＨｅガスとを含み、全ガス流量に対するＮ₂ガスの流量が５％以上であり、かつ、ＨＩガスのＨｅガスに対するガス流量比が１未満である。 （もっと読む）

【課題】 高温時のウェーハ反りを抑制し、チッピングや欠けを回避した自己発熱を半導体基板裏面から放熱できる放熱特性改善がされた薄型半導体装置及び製造が容易なその製造方法を提供する。
【解決手段】 複数の素子領域及び当該素子領域を区画する素子分離領域１４を有する半導体基板９と、素子領域に形成された半導体素子とを有する。素子分離領域は、ＤＴＩ(Deep Trench Isolation) 構造であり、その底面は半導体基板９裏面に露出し、その内部は空洞になっている。この半導体基板は半導体素子を形成後に半導体基板裏面を素子分離領域１４の底面が露出するまで研磨もしくはエッチングして半導体基板９を薄くすると共に素子分離領域１４内部を空洞にする。 （もっと読む）

【課題】 従来のＷ−ＣＳＰは、コンタクト２と外部電極４との間は、幅の狭い再配線５がある。しかし発熱量の多いＣＳＰは、面実装であるが故、シリコン基板の裏面から放熱できず、温度上昇する。よって再配線のネック部分でクラックや断線を発生する。
【解決手段】 半導体チップ２２には、マトリックス状にカードの如き矩形状の外部電極３１Ａ、３１Ｂを並べるように配置する。そのため従来の構造の様に、再配線が無く、面積の大きい外部電極を配置できるため、放熱性の向上が実現できる。 （もっと読む）

【課題】半導体基板の表裏両面間を貫通配線層で接続した半導体装置において、グランド特性や放熱性を改善する。
【解決手段】半導体装置１は貫通孔３を有する半導体基板２を備える。半導体基板２の第１の主面２ａには活性層４が設けられている。貫通孔３の内壁面、活性層４で塞がれた貫通孔３の底面、および半導体基板２の第２の主面２ｂは絶縁層５で覆われている。貫通孔３の底面に存在する絶縁層５には第１の開口部６が設けられている。半導体基板２の第２の主面２ｂに存在する絶縁層５には第２の開口部７が設けられている。第１の配線層８は貫通孔３内から半導体基板２の第２の主面２ｂに亘って設けられている。第２の配線層９は第２の開口部７を介して第２の主面２ｂと接続するように設けられている。 （もっと読む）

【課題】 従来のＷ−ＣＳＰは、コンタクト２と外部電極４との間は、幅の狭い再配線５がある。しかし発熱量の多いＣＳＰは、面実装であるが故、Ｓｉ基板の裏面から放熱できず、温度上昇する。よって再配線のネック部分でクラックや断線を発生する。
【解決手段】 半導体チ装置２０には、放熱に寄与する外部電極２４が最上層に設けられ、下層には、瞬時に発生する熱を溜めるヒートシンク電極２９が設けられる。
そのため、発熱する部分では、従来の再配線が無く、面積の大きい外部電極を配置できるため、放熱性の向上が実現できる。 （もっと読む）

集積回路の熱管理のための構造および方法である。集積回路の熱管理構造は、共に接合された第一および第二基板を含み、第一および第二基板のうち少なくともひとつは少なくともひとつの回路要素、第一基板および第二基板の少なくともひとつの厚さにわたって延在する長さを有する入口スルーホール、第一基板および第二基板の少なくともひとつの厚さにわたって延在する長さを有する出口スルーホール、第一および第二基板の間の封止を形成し、かつ第一および第二基板の間の空間を形成しているボンディング要素、および第一および第二基板の間の空間に形成された冷却剤チャネを含み、入口スルーホールに入る流体は、冷却剤チャネルおよび出口スルーホールを流れ回路要素を冷却する。方法は、入口スルーホールを通る流体を供給し、流体は第一基板および第二基板の間の冷却剤チャネルを通って流れ、かつ流体を出口スルーホールに通して冷却剤チャネルから除去する。
（もっと読む）

【課題】貫通配線基板を他基板に実装する際には圧力と熱が掛かる場合でも、貫通配線基板及び被実装物の耐久性を向上せしめた貫通配線基板の製造方法を提供する。
【解決手段】基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、基板部材７の両面に絶縁層９を形成する工程と、基板部材７下面の絶縁層９の窓開けを行い、前記基板をエッチングし基板部材７に貫通孔３を形成する工程と、貫通孔３の内周面に絶縁層９を形成する工程と、貫通孔３における基板部材７の上面側の絶縁層９の窓開けを行う工程と、貫通孔３を充填すると共に、貫通孔３から所定距離離れた位置まで貫通配線基板の一方の面上に伸延した貫通伸延配線１３を形成する工程と、貫通孔３の位置を除く貫通伸延配線１３上に導電性を有するバンプ１５を形成する工程とを備える。 （もっと読む）

【課題】パワー素子と他の半導体デバイスとの複合型の半導体装置において、多層配線によって半導体デバイスの電極を最上層まで引き伸ばすに際し、多層配線のうちパワー素子における配線抵抗を小さくしつつ、多層配線の配線層にクラックを生じさせないようにする。
【解決手段】積層配線２０のうち第１領域１１におけるパワーＭＯＳトランジスタのソース電極３２、ドレイン電極３１を積層配線２０の２層目の配線層２２より上層の配線層２３〜２５において、複数の微細なビアホールを用いずに１つの電極としてそれぞれ形成する。 （もっと読む）

【課題】性能劣化を抑制することが可能な高信頼性の配線を提供する。
【解決手段】第１導電膜に一端を接続し、第１導電膜と離間した第２導電膜に他端を接続する束状のカーボンナノチューブからなる複数の導電部材２０と、導電部材２０の間に分散されたダイヤモンド結晶構造を有する炭素粒子２２とを備える。 （もっと読む）

【課題】放熱特性に優れた構成を有する半導体装置を提供する。
【解決手段】シリコン基板３上にシリコン酸化膜４を介して半導体層５を形成したＳＯＩ基板２を、素子分離領域６により半導体層５を分離して素子形成領域５ａとする。素子形成領域５ａを包囲する素子分離領域６の辺部に上面からシリコン基板３の裏面まで貫通する貫通孔を形成し、内部に導体を埋め込み形成し埋め込み導体９を設ける。これにより、素子形成領域５ａに形成した半導体素子が発生する熱を素子分離領域６を介して埋め込み導体９により裏面側に放熱させる経路を形成する。 （もっと読む）

【課題】接地インダクタンスを低減化した半導体装置およびその製造方法。
【解決手段】半絶縁性基板１１の第１表面に配置され,複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、第１表面と反対側の第２表面に配置された接地導体２６と、ゲート電極、ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極１４、ソース端子電極１８およびドレイン端子電極１２と、ゲート電極、ソース電極およびドレイン電極の下部の半絶縁性基板１１上に形成された動作層と、動作層近傍の小口径ＶＩＡホール３０と接地導体２６近傍の大口径ＶＩＡホール２０とからなる多段ＶＩＡホールと、多段ＶＩＡホールの内壁面および第２表面に形成され、ソース端子電極１８に対して第２表面側から接続された接地電極２３とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】レーザ光を用いてウエハを個々のチップに分離する場合に、チップサイズをあまり大きくせずに、レーザ光の照射によって発生する熱がチップ内の回路素子に与える影響を低減する。
【解決手段】この半導体装置は、周辺領域に沿って不純物拡散領域が形成された半導体基板と、半導体基板上に形成された少なくとも１つの層間絶縁膜であって、半導体基板の周辺領域に沿って複数列のスルーホールが形成されている少なくとも１つの層間絶縁膜と、少なくとも１つの層間絶縁膜を介して形成された少なくとも１つの配線層であって、半導体基板の周辺領域に沿って略一定の幅で連続的に設けられ、少なくとも１つの層間絶縁膜に形成された複数列のスルーホールを介して不純物拡散領域に電気的に接続された周回パターンを有する少なくとも１つの配線層と、最上層の配線層上に設けられた保護膜とを具備する。 （もっと読む）

【課題】レーザ光を用いてウエハを個々のチップに分離する場合に、チップサイズをあまり大きくせずに、レーザ光の照射によって発生する熱がチップ内の回路素子に与える影響を低減する。
【解決手段】この半導体装置は、周辺領域に沿って不純物拡散領域が形成された半導体基板と、半導体基板上に少なくとも１つの層間絶縁膜を介して形成された少なくとも１つの配線層であって、半導体基板の周辺領域に沿って略一定の幅で連続的に設けられ、少なくとも１つの層間絶縁膜に形成されたスルーホールを介して不純物拡散領域に電気的に接続された周回パターンと、周回パターンに周期的に形成された突起パターンとを有する少なくとも１つの配線層と、最上層の配線層上に設けられた保護膜とを具備する。 （もっと読む）

【課題】複数の接続孔を用いて配線間を接続する半導体装置において、信頼性を向上させる。
【解決手段】第１の絶縁膜８上及び第１の配線１０ａ上に形成された第２の絶縁膜１１と、第２の絶縁膜１１に形成されており、第１の配線１０ａの上方を通る溝１２ａと、溝１２ａの底部に位置していて第１の配線１０ａ上に配置された第１の接続孔及び第２の接続孔１２ｂと、溝１２ａ、並びに第１の接続孔及び第２の接続孔１２ｂに埋め込まれた第２の配線１３ａとを具備する、第２の配線１３ａは、第１の配線１０ａとは同一長さにおける抵抗値が異なり、第２の接続孔は第１の配線１０ａ又は第２の配線１３ａの幅方向において第１の接続孔と異なる位置に配置されている。 （もっと読む）

【課題】多層配線構造の作製において、すべての多層配線用ビア・配線・電極および放熱用ビアなどを、相互の接続特性を良好に保って、カーボンナノチューブ（ＣＮＴ）束により形成する半導体装置を提供する。
【解決手段】電導素材である、柱状構造をもったカーボンナノチューブ（ＣＮＴ）束２の少なくとも一つの表面に、Ａｕ膜など金属膜を形成後、下地層を積層し、その上に触媒金属層を形成して、ＣＶＤ法により柱状構造をもったカーボンナノチューブ（ＣＮＴ）束７を成長することで、二つの柱状構造体カーボンナノチューブ（ＣＮＴ）束を低抵抗で接続して形成する。この基本構成方法の組合せで、多層配線用の各種電導構成要素を作製する。また、成長条件によりＣＮＴの成長先端部が平坦となることを用いて、Ａｕ膜など金属膜を利用せずに、成長方向に多段に、長いカーボンナノチューブ（ＣＮＴ）束を作製でき、特に放熱用ビアなどへの適用が可能である。 （もっと読む）

【課題】利得が高く、かつ付加電力効率が高い半導体装置を提供する。
【解決手段】シリコン基板１上に形成されたＦＥＴ２と、シリコン基板１においてＦＥＴ２と反対のグランド側に形成された金属製のＰＨＳ３と、シリコン基板１に形成されたバイアホールとを備え、バイアホールは、ＰＨＳ３を介してＦＥＴ２をグランド面４に接地させるものである。 （もっと読む）

【課題】ＷＬＣＳＰとして製造される半導体装置において、半導体チップにおいて発生する熱を外方に効率よく放出できるようにする。
【解決手段】パッド電極２１，２３，２５を形成した半導体チップ３と、パッド電極２１，２３，２５を避けて半導体チップ３の表面に配された第１の絶縁層５と、半導体チップ３の表面側に位置する接続電極部７及び放熱用電極部９と、第１の絶縁層５の表面に配され、パッド電極２１，２３，２５及び接続電極部７を相互に電気接続する第１の配線部１１，１３と、放熱用電極部９に接続する第２の配線部１５と、電極部７，９を半導体チップ３の表面側に露出させて、電極部７，９及び配線部１１，１３，１５を封止する第２の絶縁層とを備え、第２の配線部１５が、半導体チップ３の発熱部分に隣接し、第１の配線部１１，１３の配置領域を除く第１の絶縁層５の表面の領域に配されている半導体装置１を提供する。 （もっと読む）

【課題】従来の半導体装置では、半導体素子が自己加熱により熱破壊するという問題があった。
【解決手段】本発明の半導体装置では、ＭＯＳトランジスタ１の中央領域に非活性領域６が配置されている。非活性領域６には、ドレイン領域３、ソース領域４及びゲート電極５が配置されていない。この構造により、非活性領域６では、ＭＯＳトランジスタ１の電流が流れることがなく、自己加熱による温度上昇が大幅に低減される。そして、ＭＯＳトランジスタ１が、自己加熱により熱破壊することを抑止することができる。 （もっと読む）