【課題】液晶等の電気光学素子若しくは発光素子等を表示媒体として用いる表示装置及びその駆動方法を提供する。
【解決手段】劣化しやすいトランジスタのゲート電極に、オンしたトランジスタを介して信号を入力することで、劣化しやすいトランジスタのしきい値電圧のシフト及びオンしたトランジスタのしきい値電圧のシフトを抑制する。すなわち、高電位（ＶＤＤ）がゲート電極に印加されているトランジスタを介して（若しくは抵抗成分を持つ素子を介して）、交流パルスを劣化しやすいトランジスタのゲート電極に加える構成を含んでいる。 （もっと読む）

【課題】
集積回路内のＪＴＡＧタップドメインにアクセスするのに最適化されたＪＴＡＧインターフェイスが使用される。限定はしないが、シリアル通信関連集積回路テスト、エミュレーション、デバッグ、および／またはトレース操作等の多様なシリアル通信操作に対してインターフェイスを使用することができる。
【解決手段】
ＴＤＩ入力端子、ＴＣＫ入力端子、ＴＭＳ入力端子、およびＴＤＯ出力端子を有し、ＴＤＯ出力端子は集積回路の外部アクセス可能なデータ入出力ピンに接続されているＩＥＥＥ １１４９．１タップドメインと、集積回路の外部アクセス可能なデータ入出力ピンに接続されたシリアル入力端子、ＴＤＩ入力端子に接続された第１のパラレル出力端子、およびＴＭＳ入力端子に接続された第２のパラレル出力端子を有するシリアル入力パラレル出力回路とを含む、集積回路。 （もっと読む）

【課題】半導体集積回路の外部端子としてＴＲＳＴがなくても、論理シミュレーションの際に、タップコントローラのステートを確定する。
【解決手段】タップコントローラ２は、リセット端子（端子ｐ４）を有し、回路部３は、タップコントローラ２における状態遷移を制御するステート制御信号と、クロック信号を入力し、ステート制御信号とクロック信号に応じて、リセット端子ｐ４にリセット信号を供給することで、タップコントローラ２のステートを確定する。 （もっと読む）

【課題】ＳｉＰのチップ間を接続するための端子数が増加する。
【解決手段】パッケージ内部に第１の半導体チップと第２の半導体チップが集積される半導体集積回路であって、前記第１の半導体チップは、第１の通信部と、複数のアナログ回路とを備え、前記第２の半導体チップは、第２の通信部と、前記複数のアナログ回路の特性調整用データを格納するメモリ部とを備え、前記第１の通信部と前記第２の通信部とがシリアルデータ通信線で接続され、前記シリアルデータ線を経由して前記第１の半導体チップが備える複数のアナログ回路の特性調整用データをそれぞれ複数のアナログ回路に転送する半導体集積回路。 （もっと読む）

【課題】ＬＳＩの機能増加に伴い外部端子数が増加傾向にある。更に、回路の微細化が進み、パッケージサイズも小型化が進んでいる。このため、ＬＳＩの外部端子数の削減が求められている。
【解決手段】本発明は、複数の外部記憶デバイスから１つを選択して、実行プログラムをロードする半導体集積回路であって、複数の内蔵ヒューズ回路を備えるヒューズ部と、前記内蔵ヒューズ回路が示す値に応じて選択した外部記憶デバイスからの実行プログラムをロードする処理部と、を有する半導体集積回路である。 （もっと読む）

【課題】低消費電力で動作し、かつ、端子数を減らすことが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第１の回路と、第２の回路と、信号伝播制御回路と、を備える。第２の回路は、前記第１の回路の電源端子とは独立の電源端子を有する。信号伝播制御回路は、前記第２の回路に電源が投入されてから所定期間、所定の固定値を前記第２の回路へ入力し、前記所定期間経過後、前記第１の回路からの出力信号および前記所定の固定値のいずれを前記第２の回路へ入力するかを制御する。 （もっと読む）

【課題】テスト時間の増加を防止しながら、低コストで、効率よく品種展開された半導体装置のテストを行う。
【解決手段】計算機３から、テストプログラム、テストパターン、および半導体装置のＲＯＭに書き込まれるＲＯＭファイルが、テスタ４に送信される。テスタは、品種固有テストであるＲＡＭ機能テスト、電源リーク測定、およびＲＯＭファイルを書き込むＲＯＭ書き込みのそれぞれのテストの前に、ＲＯＭファイルに含まれるＲＯＭファイル番号が、’ＸＸＸ’か、’ＹＹＹ’かを判定し、テスト中の半導体装置が品種Ａか、品種Ｂかを判定する。これら品種固有テストでは、品種の判定結果に基づいて、判定された品種に見合った規格値によるテスト判定が行われる。 （もっと読む）

【課題】半導体チップに安定した電源電流を供給したり、電源から信号系へ混入する雑音を低くするための、半導体デバイスの電源流入及び電源流出端子の端子数の低減と、前記半導体チップを搭載した実装面積の低減を可能とする半導体モジュールを提供する。
【解決手段】半導体チップ２０の両面に電源系と信号系の電気的接続端子を振り分けて配置する。大電流が流れる流路の許容電流値を大きくする構成により、少ない端子数でも安定な電源供給が可能、信号系への雑音混入を低減、ピン数の低減による実装面積の低減、放熱効果の増大などが可能となる。また、この半導体チップ２０を搭載した半導体モジュールにより、大電流が流れる高速動作でも安定した特性を実現できる。 （もっと読む）

【課題】テスト専用端子の増加を防ぎ、テストの長時間化を防止する。
【解決手段】テストアクセスポートに入力されるテスト信号に応じて、回路ブロックの試験を行うテスト回路であって、第１のＴＡＰ制御部及びその制御下にある第２のＴＡＰ制御部と、第１のＴＡＰ制御部のテスト動作の無効と、記憶情報の書き換えを不可に制御する第１の情報を記憶する第１のレジスタと、第１の情報に応じて記憶情報の書き換えを不可に制御され、第２のＴＡＰ制御部のテスト動作の有効・無効の制御する第２の情報を記憶する第２のレジスタと、外部から入力されるＴＤＩ信号に応じて前記第１、２のレジスタが書き換え不可状態を解除する制御回路と、を有するテスト回路。 （もっと読む）

【課題】回路規模が増大することなく、テストデータを入力する入力端子の個数を削減できるスキャンテスト装置及びスキャンテスト方法を提供すること。
【解決手段】本発明にかかるスキャンテスト装置１は、テストデータ入力端子、ＯＲ素子１７、スキャンフリップフロップ１２を備える。テストデータ入力端子には、第１のスキャンチェーンに対する第１のテストデータと第２のスキャンチェーンに対する第２のテストデータとを少なくとも含むテストデータが入力される。ＯＲ素子１７は、テストデータが入力され、クロック信号とは非同期であるマスク信号に基づいて、第２のテストデータをマスクして、第１のテストデータを出力する。スキャンフリップフロップ１２は、前記第１のスキャンチェーンの先頭に配置され、ＯＲ素子１７が出力した第１のテストデータに対応する非同期テストデータを保持する。 （もっと読む）

【課題】半導体集積回路の端子数の増加を抑制することができるスキャンモード信号生成回路および半導体集積回路の提供を図る。
【解決手段】スキャンモード制御信号ＳＭＣを受け取るスキャンモードフリップフロップ４１と、該スキャンモードフリップフロップの出力信号を遅延してタイミング調整を行うタイミング調整用回路４２と、前記スキャンモード制御信号および前記タイミング調整回路の出力信号を受け取ってスキャンモード信号ＳＭを生成するスキャンモード用論理回路４３と、を有するように構成する。 （もっと読む）

【課題】レギュレータ回路の検査用端子と他の機能端子との兼用を可能とする。
【解決手段】負荷電流印加回路は、スイッチ経路選択信号に基づいて負荷電流印加端子から負荷回路に検査用負荷電流を印加する。レギュレータ回路駆動用回路は、複数のスイッチ回路を備え、ゲート制御信号に基づいて負荷回路に供給する電流量を制御する。差動増幅器は、レギュレータ回路駆動用回路から出力される負荷電源電圧と、基準電圧とを比較する。ゲート制御信号選択回路は、差動増幅器の出力に基づいて、負荷電源電圧が所定の電圧になるようにゲート制御信号を生成してレギュレータ回路駆動用回路に出力する。検査するとき、ゲート制御信号選択回路は、複数のスイッチ回路のうちの所定のスイッチ回路を差動増幅器の出力に基づいて動作させ、他のスイッチ回路をオフ状態にするゲート制御信号を出力する。 （もっと読む）

【課題】半導体集積回路装置の性能を下げることなく、コスト低減及び小型化を図ることができる半導体集積回路装置を提供する。
【解決手段】内部回路と、外部から入力された入力信号を内部回路に供給及び内部回路から供給された出力信号を外部に出力する入出力回路と、を有する半導体集積回路装置であって、内部回路に駆動電圧を供給するための内部回路用電源端子と、入出力回路に駆動電圧を供給するための入出力回路用電源端子と、内部回路及び入出力回路に共通のグランド電圧を供給するための共通グランド端子と、を有し、内部回路用電源端子、入出力回路用電源端子、及び共通グランド端子が隣り合って配置されることによって当該３つの端子から単位端子群が形成されていること。 （もっと読む）

【課題】外部端子を用いず設定値を設定することができるクロック制御回路及びクロック制御回路の制御方法を提供する。
【解決手段】クロック制御回路は、スキャンテスト対象回路のスキャンクロックを生成するクロック制御ブロック１１と、クロック制御ブロック１１に設定値を設定するブロック設定保存回路１３と、クロック制御ブロック１１とブロック設定保存回路１３との間に配置され、ブロック設定保存回路１３の設定値を受け取り、スキャンテスト時にクロック制御ブロック１１に当該設定値を設定するスキャン用設定保存回路１２とを有する。 （もっと読む）

【課題】レイアウトが複雑になることを抑える。
【解決手段】テスト対象とされる複数の出力バッファ１１のそれぞれに対応してサブテスト回路１ａを備える。それぞれのサブテスト回路１ａは、前段のサブテスト回路１ａの出力が後段のサブテスト回路１ａの入力に接続されてチェーン構成をなし、初段のサブテスト回路１ａの入力には信号ＴＤＩを入力し、最終段のサブテスト回路１ａの出力から信号ＴＤＯを出力する。サブテスト回路１ａは、対応する出力バッファ１１の出力値と入力における入力値とが異なる場合に、出力に信号ＴＤＩの論理値とは異なる論理値を出力する。 （もっと読む）

【課題】テスト出力端子数を増大させることなく、テストの信頼性を向上させる。
【解決手段】同一の機能を有し、スキャン入力信号１０を入力可能とするＩＰ回路１１１〜１１３と、ＩＰ回路１１１〜１１３のそれぞれに対し、スキャンクロック信号２０を選択的に供給する選択回路１００と、ＩＰ回路１１１〜１１３のそれぞれから出力されるスキャンテスト結果信号を通過させるか遮断するかを決定するマスク回路１２０と、マスク回路１２０から出力されるそれぞれの出力信号の論理積を求めるＡＮＤ回路１４０と、マスク回路１２０から出力されるそれぞれの出力信号の論理和を求めるＯＲ回路１５０と、ＡＮＤ回路１４０の出力に接続される第１のテスト出力端子と、ＯＲ回路１５０の出力に接続される第２のテスト出力端子と、を備える。 （もっと読む）

【課題】半導体集積回路の外部端子の試験において、より少ない端子で、ＬＳＩチップのテストを実現させる。
【解決手段】本発明に係る半導体集積回路のテスト方法は、内部回路と、内部回路と接続される複数の外部端子と、内部回路と複数の外部端子との間に設けられ、複数の外部端子をテストするためのテスト回路とを有する半導体集積回路のテスト方法であって、外部端子に複数の外部出力端子を含む場合に、複数の外部端子を、テスタに接続された１本の共通配線に接続し、テスト回路により、テスタからの制御信号をデコードして選択信号を生成し、当該選択信号により複数の外部出力端子のいずれか１つを選択し、テスタからテスト信号を入力し、選択された一の外部出力端子から当該テスト信号を共通配線に出力し、共通配線を介して出力されるテスト信号を、テスタにて観測することで外部出力端子の導通をテストする半導体集積回路のテスト方法。 （もっと読む）

パーティションを設けたスキャン・チェーンを備えた集積回路（ＩＣ）に実装されたテスト・コントローラが、スキャンテストを実行する際に向上した制御を提供する。一つの側面に従って、テスト・コントローラは、独立しているべき、ＩＣの異なるスキャン・チェーンに対するスキャンテストのスキャンイン、スキャンアウト、及びキャプチャ位相を選択的に制御できる。外部テスターとインタフェースするためにテスト・コントローラに必要なピンの数は、そのテスト・コントローラがサポートし得るパーティションの数より少ない。別の側面に従って、ＩＣは、遷移故障（又はＬＯＳ）テストをサポートするため各パーティションに対応するレジスタを含む。別の側面に従って、パーティションを設けたスキャン・チェーンを備えたＩＣが、シリアル−パラレル及びパラレル−シリアル変換器を含み、それにより、スキャンテストをサポートするために必要とされる外部ピンを最小限にする。
（もっと読む）

【課題】温度検出素子の温度検出素子の静電破壊に対する耐性の向上と、測定精度の向上させることができる半導体装置を提供すること
【解決手段】半導体装置１００は、温度検出素子１０と、一方の端子が温度検出素子１０の電流入力端子に接続される抵抗器１１とをそれぞれが備え、互いに並列に接続される複数の温度検出素子列１２とを備える。また、複数の温度検出素子列１２の抵抗器１１の他方の端子が接続される第１の外部端子１４を備える。 （もっと読む）

【課題】測定パターンに含まれる電極数を低減することのできる、半導体集積回路装置、及びそのテスト方法を提供する。
【解決手段】複数の第１チェーンと、複数の第２チェーンと、前記複数の第１チェーンの各々の一端に接続される、第１共通電極と、前記複数の第２チェーンの各々の一端に接続される、第２共通電極と、複数の選択電極とを具備する。前記複数の選択電極の各々は、前記複数の第１チェーンのうちのいずれかの他端と、前記複数の第２チェーンのうちの何れかの他端とに接続される。テスト対象チェーンが前記複数の第１チェーンの中から選ばれた場合に、前記第１共通電極には、第１基準電圧が印加され、前記第２共通電極には、第２基準電圧が印加され、前記複数の選択電極のうちで前記テスト対象チェーンに接続された対象選択電極には、前記第２基準電圧が印加され、前記対象選択電極を流れる電流値を測定することにより、前記テスト対象チェーンの抵抗値が求められる。 （もっと読む）