【課題】電極パッド間を接合する際の接合不良を低減する。
【解決手段】パッケージ基体１２上に第１半導体チップ１３と第２半導体チップとが並設されている。第１半導体チップ１３上には、Ａｌ膜３２が露呈した電極パッド１８が形成されている。第２半導体チップ１４上には、Ａｌ膜４２が露呈した電極パッド１９が形成されており、Ａｌ膜４２の表面上にＡｕバンプ４４が形成されている。電極パッド１８と電極パッド１９との間を金線のワイヤ２０を用い、ワイヤボンディング法で接続する際、第１ターゲットとしての電極パッド１８上にボールボンディングを行い、第２ターゲットとしての電極パッド１９のＡｕバンプ４４上にステッチボンディングを行う。電極パッド１８，１９は、それぞれ複数形成されており、互いに接続される電極パッド１８と電極パッド１９とは、一対一に等しい距離で等間隔に配置されている。 （もっと読む）

【課題】半導体チップのボンディングパッド間を接続する技術において、ワイヤ間の接触を防止する。
【解決手段】半導体装置は、複数のボンディングパッド３が直線状に配列されている半導体チップ１と、複数のボンディングパッド３と略平行な直線状に複数のボンディングパッド４が配列されている半導体チップ４と、ボンディングパッド３とボンディングパッド４とを個々に接続している複数のワイヤ７とを備える。ワイヤ７で個々に接続されているボンディングパッド３とボンディングパッド４とが配列方向に相対的に変位した位置に配置されている。ワイヤ７で接続されているボンディングパッド３とボンディングパッド４とを通過する基準直線Ｓに対して、ワイヤ７の少なくとも一つが基準直線Ｓに対して湾曲している。湾曲された湾曲ワイヤと、湾曲ワイヤと隣設している隣設ワイヤとの間の距離が、湾曲ワイヤの基準直線と隣設ワイヤの基準直線との間の距離よりも大きくなる一定方向に湾曲ワイヤがボンディングパッド４から延出している。 （もっと読む）

【課題】 半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大する技術を提供する。
【解決方法】 本発明の半導体装置２では、活性領域４に第１ボンディングパッド２４が形成されていると共に、不活性領域６に第２ボンディングパッド２６が形成されている。本発明の半導体装置２では、外部回路と半導体装置２を、第１ボンディングパッド２４を用いて接続する場合、一旦を外部回路とボンディングしたワイヤ１４を第１ボンディングパッド２４でボンディングする。さらにそのワイヤ１４を、第１ボンディングパッド２４で切断しないで第２ボンディングパッド２６にボンディングする。第１ボンディングパッド２４でワイヤ１４を切断しないので、第１ボンディングパッド２４の面積を縮小することがでる。これにより、半導体構造を製造できる有効面積である半導体領域８を拡大することができる。 （もっと読む）

【課題】ユニバーサル配線ラインを含む半導体チップ、半導体パッケージ、カード及びシステムを提供する。
【解決手段】半導体基板上の集積回路部と、半導体基板上に集積回路部と電気的に連結されるように配された一つ以上の導電性パッドと、半導体基板上に一つ以上の導電性パッドと離隔されて配され、集積回路部と電気的に絶縁された複数のユニバーサル配線ラインと、を備える半導体チップである。 （もっと読む）

【課題】半導体チップ上の同一の電極に複数本のワイヤを接続する構造において、電極面積を抑制することができる半導体装置の製造方法を提供する。
【解決手段】まず、図３（ａ）〜図３（ｄ）に示すように、半導体チップ１上の電極３にボールボンディングを行って接続部７ａを形成した後、図３（ｅ）〜図３（ｇ）に示すように、インナーリード４ａにウェッジボンディングを行う。続いて、図３（ｈ）、図３（ｉ）に示すように、ボール１１ｂを接続部７ａに直上から圧着するボールボンディングを行って接続部７ｂを形成した後、図３（ｊ）〜図３（ｌ）に示すように、インナーリード４ａにウェッジボンディングを行う。 （もっと読む）

【課題】小型でかつ高い信頼性を有する電力用半導体装置を提供する。
【解決手段】モールド樹脂６から複数のリード１が突出した電力用半導体装置１００が、第１ダイパッド部１ｂを含む第１リード１ａと、第１ダイパッド部の表面に載置されたパワーチップ２と、第２ダイパッド部を含む第２リード１ｃと、第２ダイパッド部上に載置された制御チップ３と、パワーチップと制御チップとを接続する金を主成分とするワイヤ４と、第１リードと第２リードの端部がそれぞれ突出するように制御チップとパワーチップとを埋め込むモールド樹脂とを含み、ワイヤは、その第１端部が制御チップにボールボンディングされ、その第２端部がパワーチップにステッチボンディングされる。 （もっと読む）

【課題】複数の半導体素子を積層して樹脂封止するにあたって、上段側半導体素子に接続されたボンディングワイヤの樹脂封止時におけるワイヤ流れ等を抑制する。
【解決手段】積層型半導体装置１は、回路基板２上に積層して搭載された複数の半導体素子４、６、７を具備する。これら半導体素子４、６、７はそれぞれ金属ワイヤ５、８、９を介して回路基板２の接続パッド３と電気的に接続されている。上段側の半導体素子６、７に接続された金属ワイヤ８、９は、少なくともそれらの間に充填された樹脂固定部１１で固定されている。積層された半導体素子４、６、７は金属ワイヤ５、８、９と共に樹脂封止部１０で封止されている。 （もっと読む）

【課題】メモリチップを複数積層する際の実装面積の増加を抑制する。
【解決手段】実装基板１０１の一方の面にこの順に搭載された第一メモリチップ１０３ａおよび第二メモリチップ１０３ｂは、矩形の平面形状を有し、矩形の一辺に沿って一列にのみ配置された複数の電極パッドを含む。第二メモリチップ１０３ｂの電極パッド列は、第一メモリチップ１０３ａの電極パッド列に平行に配置される。電極パッド列の一方の端部にチップセレクトパッドが配置される。第一メモリチップ１０３ａのコントロール、アドレスまたはデータパッド１１３ａが、矩形の一辺に沿って一列に配置された第一ステッチ１０９にワイヤボンディングされ、チップセレクトパッド１２１ａおよびチップセレクトパッド１２１ｂは、チップセレクトパッド１２１ａの側の隣接辺に沿って一列に配置された第二ステッチ１１１にワイヤボンディングされる。 （もっと読む）

【課題】半導体装置に配設される中継部材のボンディングパッドの配列及び当該ボンディングパッドを結ぶ配線を任意に設定できるようにして、異なる構造を有する他の半導体装置に対しても適用することができる当該中継部材及び当該中継部材を備えた半導体装置を提供する。
【解決手段】半導体装置に配設される中継部材５０は、第１の端子５１と第２の端子５２とを備える。第１の端子５１に接続される第１端子用配線５６の端部及び第２の端子に接続される第２端子用配線５７の端部のうち少なくとも１つにより連結部６０が形成される。少なくとも前記連結部に接続部材６１が形成され、第１の端子５１と第２の端子５２が接続される。 （もっと読む）

【課題】簡単な構成で高集積化と高信頼性を実現した半導体装置を提供する。
【解決手段】表面に複数のリードを有する搭載基板の表面上に複数の第１パッドを有する第１半導体チップと、上記搭載基板又は上記第１半導体チップ上に、複数の第２及び第３パッドを有する第２半導体チップとを搭載する。上記複数のリードと上記複数の第１パッドとの対応するもの同士を第１ボンディングワイヤで接続する。上記複数の第２パッドと上記複数の第１パッドとの対応するもの同士を第２ボンディングワイヤで接続する。上記複数の第３パッドと上記複数のリードとの対応するもの同士を第３ボンディングワイヤで接続する。上記第１及び第２ボンディングワイヤは、上記第３ボンディングワイヤよりも太くされ、第１及び第２パッドは、上記第３パッドよりも大きな面積を持つ。 （もっと読む）

【課題】第１パッドを有する半導体チップに対しても、不必要な端子を増やすことなく検査を行うことのできる技術を提供する。
【解決手段】第１半導体チップに設けられた第１パッドを、少なくとも仮ボンディングワイヤを介して外部と電気的に接続させる仮ボンディング工程と、前記仮ボンディング工程の後に実施され、外部から前記仮ボンディングワイヤを介して電気信号を前記第１パッドに入出力させ、前記第１半導体チップを検査する検査工程と、前記仮ボンディングワイヤを取り外す仮ボンディング離脱工程と、前記仮ボンディング離脱工程の後に実施され、前記第１半導体チップを、少なくとも前記第１パッドが被覆される様に、封止する封止工程と、を具備する。 （もっと読む）

【課題】半導体チップ内ワイヤボンディングの電極パッド面積抑制が可能な半導体装置を提供する。
【解決手段】半導体チップ１１の表面周縁部にあり、接続される方向に伸びた形状を有する周辺部パッド１３ａ、半導体チップ１１の表面中央部にあり、接続される方向に伸びた形状を有する中央部パッド１５、半導体チップ１１の外側にあり、周辺部パッド１３ａと中央部パッド１５とを結ぶ線分を含み、半導体チップ１１の表面に垂直な面上にある外部接続端子である内部リード２２、及び、中央部パッド１５を周辺部パッド１３ａに接続し、周辺部パッド１３ａを内部リード２２に接続する１本の連続するワイヤ２５を備えている。 （もっと読む）

【課題】ワイヤ数及び長を低減し、接合信頼性を実現することを目的とする。
【解決手段】一方の端部が第１ボンディング点にボールボンディングされ、他方の端部が第２ボンディング点にボンディングされてなる第１のワイヤループを有する半導体装置であって、前記第１のワイヤループのボール部の上面は、頂上部分がワイヤの一部を含めて潰された状態であり、前記ボール部の上面と第３のボンディング点とを架橋する第２のワイヤループを有する半導体装置。 （もっと読む）

【課題】チップの横幅１に対して高さ比が０．５〜１．５の構造を有するセンサチップにワイヤボンディングするに際し、センサチップのチップクラックの発生を抑制することができる半導体装置を提供する。
【解決手段】第１のワイヤ５０として硬いもの、第２のワイヤ７０として第１のワイヤ５０よりも軟らかいものを用意し、外部と電気的接続を行うためのケースステージ１２と処理回路チップ３０とを第１のワイヤ５０で接続する。また、処理回路チップ３０とセンサチップ２０とを第２のワイヤ７０で接続する。 （もっと読む）

【課題】多ピンの半導体チップを用いる半導体装置のボンディングワイヤどうしの接触をなくし、歩止まりを向上させる。
【解決手段】半導体チップ２の１主面上に形成された複数の電極３と前記半導体チップ２の周囲に配された導体部の内部電極４とを接続して互いに上下に配されるワイヤ５ａ，５ｂ，５ｃの内、最下位のワイヤ５ａに剛性が最も小さいものを用い、上位のワイヤ５ｂ，５ｃに剛性がより大きいものを用いる。最下位のワイヤ５ａは剛性が最も小さいことから、ワイヤ高さを低くできる。それよりも上位のワイヤ５ｂ，５ｃの剛性が大きいと、ボンディング時にループ形状の制御が容易であるだけでなく、ボンディング後のループの変形が抑えられる。このため、ワイヤ５ａ，５ｂ，５ｃどうしの接触を回避することが可能である。 （もっと読む）

【課題】隣接ワイヤ間での接触を防止し、ワイヤ結線の自由度が高く、小型で高性能な半導体装置及びその効率的な製造方法の提供。
【解決手段】本発明の半導体装置は、表面に電極２１が配設された基板１０と、表面に電極２２が配設され前記基板１０に支持された第１の半導体素子１１Ａとを具備する半導体装置であって、
前記基板１０上及び前記第１の半導体素子１１Ａ上の少なくともいずれかに配設された少なくとも一つの電極（電極２１及び電極２２の少なくともいずれか）に、第１のバンプ３１を介して第１のワイヤ４１が接続され、当該第１のワイヤ４１の被接続部に、第２のバンプ３２を介して第２のワイヤ４２が接続されてなる。 （もっと読む）

【課題】 再配線の形成が容易で、電気的連結が容易になされるようにしたスタックパッケージを提供する。
【解決手段】 スタックパッケージは、ボンディングパッドが縁に配列されたエッジパッド型の第１半導体チップと、前記第１半導体チップ上に配置され、前記第１半導体チップより小さな大きさを有し、上面に１または複数のラインタイプ再配線を有するパターンダイと、前記パターンダイ上に配置され、前記パターンダイより小さな大きさを有する前記エッジパッド型の第２半導体チップと、前記第１半導体チップのボンディングパッドとパターンダイの再配線との間及び前記パターンダイの再配線と第２半導体チップのボンディングパッドとの間を電気的に連結させるボンディングワイヤと、を含む。 （もっと読む）

【課題】本発明の課題は、ボンディング領域の省スペース化が図れるワイヤボンディング構造及びその製造方法、並びにそのワイヤボンディング構造を備えた半導体リレー及びその製造方法を提供することである。
【解決手段】
本発明の半導体リレー２０１は、ＦＥＴチップ１０３ａのソース電極パッドＳ１とＦＥＴチップ１０３ｂのソース電極パッドＳ２とは、３本のＡｕワイヤ２１１ａ〜２１１ｃによりボンディング接続されており、３本のＡｕワイヤ２１１ａ〜２１１ｃのワイヤループ形状は、所謂、Ｍ字状となっており、ワイヤループのほぼ中央で共通リード１０６ｃに導電性接着剤３１１ａ〜３１１ｃにより導電的に接続されている。 （もっと読む）

【課題】サージ耐電圧を高めることができ、それによって静電気放電に際しての破壊等が生じ難い、信頼性に優れた積層コンデンサを提供する。
【解決手段】セラミック積層体２内に、セラミック層を介して第１，第２の内部電極３，４が重なるように配置されており、セラミック積層体２の外表面に、第１の内部電極に電気的に接続されている第１の外部電極５と第２の内部電極に電気的に接続されている第２の外部電極６と、第３の外部電極７Ａ、７Ｂとが形成されており、第１の内部電極３と、第２の内部電極４とに異なる電位が接続されるように構成されており、第３の外部電極が、第１，第２の内部電極のいずれにも電気的に接続されておらず、かつ第１，第２の外部電極５，６間に位置する電極部分を有するようにセラミック積層体２の外表面に形成されており、第３の外部電極からサージ電流が逃がされるように構成されている、積層コンデンサ。 （もっと読む）

【課題】外部と授受する電流容量が異なる電極パッドがあっても、所望の電極パッドの形成面積を大きくせず、または電極パッド数を増やさず、チップ面積の増大を防ぐ手段を提供する。
【解決手段】外部と授受する電流容量が小さい電極パッドを基準とし、金属細線の細線化を実現している。そして、ＩＣチップ２の電極パッド１に対し、同一径の金属細線５で接続をしている。一方、外部と大きい電流容量を授受する電極パッド１では、バンプ電極１３を形成し、複数本の金属細線５を接続している。そのことで、大きい電流容量を授受でき、製造コスト低減、チップ面積の低減も実現することができる。 （もっと読む）