【課題】転位密度の低い良質な半導体結晶を製造する際の製造コストを抑制すること。
【解決手段】スパッタ装置を用いて、ｃ面を主面とする厚さ５００μｍのサファイア基板１の主面上にＡｌＮを６５ｎｍの厚さでスパッタリングすることにより、ＡｌＮから成る厚さ２５０ｎｍのバッファ層２を成膜し、その後のドライエッチングによって露出されたバッファ層２の側壁断面を結晶成長核とした。スパッタリング実施時、スパッタ装置内の温度（基板温度）は約４３０℃とした。この様な製造方法によれば、スパッタリングによってバッファ層２が成膜されるので、結晶成長炉を用いて実施される結晶成長工程が複数の工程に分離されることがなくなる。若しくは、バッファ層をスパッタリングによって成膜することができる。このため、転位密度の低い良質な半導体結晶を従来よりも低コストで製造することができる。 （もっと読む）

【課題】平坦性に優れた窒化ガリウム系化合物系半導体層を基板上に形成する。
【解決手段】基板１上にバッファ層２および下地ＧａＮ膜５が形成され、この下地ＧａＮ膜５上に直線ストライプパターンのマスク層３が形成される。基板１は、Ｃ面に対して、ストライプ平行方向およびストライプ垂直方向の両方に関し、０．１度〜０．５度の範囲のオフセット角を設定した主面１ａを有する。マスク層３間のストライプ状の開口部から縦方向選択成長部７１が形成され、さらにこの縦方向選択成長部７１からの横方向選択エピタキシャル成長によってストライプ形状のＧａＮ系化合物半導体層７２が形成される。さらに横方向選択エピタキシャル成長を継続することにより、全面を覆うＧａＮ系化合物半導体層７が得られる。 （もっと読む）

【課題】炭素原料と珪素原料の供給の交互切り換えや供給比率の調整を行うことなく炭化珪素結晶薄膜の作製を可能とする。
【解決手段】基板９の表面に成長結晶表面の原子配列状態を調整するために、珪素の単元素源（クヌーセンセル１２）から分子線を照射し、結晶が二次元成長するのに適した成長結晶表面状態を形成する工程と、結晶組み立て原料として炭素と珪素の結合（Ｓｉ−Ｃ）分子を内包する有機シランガス１５を供給し単結晶炭化珪素薄膜を成長させる工程とを有する。この基板９として、（０００１）珪素終端面または（０００−１）炭素終端面を有する六方晶炭化珪素基板を用いる。また、上記有機シランガス１５の原料には、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシランを用いることができる。 （もっと読む）

【課題】高い表面平滑性及び導電性を有するダイヤモンド膜及びその製造方法を提供すること。
【解決手段】基体上に合成されてなるダイヤモンド膜であって、３×１０^１８ｃｍ^−３以上の窒素を含むことを特徴とする。このダイヤモンド膜は、基板上に、炭化水素、水素、及び０．５％以上の窒素源ガスを含む原料ガスを用いたＣＶＤ法により製造することが出来る。 （もっと読む）

【課題】従来用いられていた（０００１）サファイア基板では、結晶のエピタキシャル成長前の水素雰囲気中の熱処理により、表面ラフニングが生じ、高品質なエピタキシャル薄膜を得ることが困難であった。
【解決手段】主面が（１１−２０）面であり、研磨によって表面平坦化を行った上記主面に対し、水素雰囲気中で熱処理を施してサファイア基板を構成する。 （もっと読む）

【課題】ピエゾ電界の悪影響を派生問題なく効果的に緩和若しくは最小化する。
【解決手段】各非縦方向成長部４の上面では、ｘｙ平面に平行にｒ面が結晶成長し、これらの個々のｒ面は、側壁面１ｂの近傍に若干のボイド５を形成しつつも、ストライプ溝Ｓを完全に覆い隠すまで結晶成長して、最終的には略一連の平坦面が形成される。この時以下の結晶成長条件下で５０分間、非縦方向成長部４のファセット成長を継続する。このファセット成長の条件設定は、継続的かつ順調なファセット成長を促進する上で重要である。また、下記の結晶成長速度は、ｒ面に垂直な方向の結晶成長速度である。 結晶成長温度 ： ９９０〔℃〕 結晶成長速度 ： ０．８〔μｍ／ｍｉｎ〕 供給ガス流量比（Ｖ／III 比）： ５０００ （もっと読む）

【課題】高いシートキャリア濃度を維持しつつ高い電子移動度が実現された半導体素子等を提供する。
【解決手段】基板３の上に少なくともＡｌを含むIII族窒化物からなる下地層４を設けた上で、III族窒化物、好ましくはＧａＮからなる第１半導体層５と、ＡｌＮからなる第２半導体層６と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌ_xＧａ_1-xＮであってｘ≧０．２である第３半導体層７が積層されてなる半導体層群を形成することにより、格子欠陥や結晶格子の不規則性などに起因した電子移動度の低下が抑制され、１５Ｋにおいて１×１０¹³／ｃｍ²以上のシートキャリア濃度と２００００ｃｍ²／Ｖ・ｓ以上の電子移動度とを有するＨＥＭＴ素子が実現される。 （もっと読む）

【課題】成長後にあえて粗面化処理を行うことなく、既にウェハの段階で、凹凸に荒らされた最表面を持つ発光ダイオード用エピタキシャルウェハを提供すること。
【解決手段】導電性の基板１上に、ＡｌＧａＩｎＰからなるｎ型クラッド層２、活性層３、ｐ型クラッド層４及びＡｌＧａＡｓもしくはＡｌＧａＩｎＰからなる電流分散層５を積層したダブルへテロ構造を有する発光ダイオード用エピタキシャルウェハにおいて、最表面の電流分散層５の成長中にＶ族ガスの供給を一定の間隔で入れたり、切ったりすることで、最表面の電流分散層５に故意に凸凹５ａを設ける。 （もっと読む）

エピタキシャル炭化ケイ素層が、結晶学的方向に向かってオフアクシスに方向付けられた炭化ケイ素基板の表面内に形態を形成することによって作製される。これらの形態は、結晶学的方向に対して非平行（すなわち、斜めまたは直角）に方向付けられた少なくとも１つの側壁を備える。次いで、エピタキシャル炭化ケイ素層が、形態を備える炭化ケイ素基板の表面上に成長される。
（もっと読む）

【課題】シード堆積プロセス１３０において、第一温度でシリコン含有表面上にゲルマニウムのシード層を堆積させることを含む方法。該シード層は、約１モノレイヤーと約１０００Åの間の厚みを有する。該方法はさらに、該シード層堆積後、温度ランププロセス１４０においてゲルマニウムを堆積し続けながら該反応チャンバーの温度を上昇させることを含む。該方法はさらに、バルク堆積プロセス１５０においてゲルマニウムを堆積し続けながら、第二温度範囲で該反応チャンバーを保持することを含む。該第ニ温度範囲は該第一温度より高い。 （もっと読む）

【課題】 本発明の目的は、基板上に高品質な半導体膜を形成するための半導体膜形成方法を提供することにある。
【解決手段】 本発明は、バイアス触媒ＣＶＤ，高密度バイアス触媒ＣＶＤ，バイアス減圧ＣＶＤ，バイアス常圧ＣＶＤを利用して、基板に半導体膜を形成する半導体膜形成方法である。真空容器１に原料ガスを供給し、真空容器１中に配置された基板１０と電極３ａとの間にグロー放電開始電圧以下の電界を印加して、基板１０上に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上を含有する半導体膜と、絶縁膜と、を形成することを含む工程と、この半導体膜および絶縁膜にレーザーを照射してアニールする工程と、このアニールする工程の後工程であって、水蒸気でアニールを行う工程と、を備える。 （もっと読む）