【課題】 トランジスタを形成する際に、そのトランジスタの下方に形成されている膜が受ける熱的ダメージを低減することができる半導体装置とその製造方法を提供すること。
【解決手段】 第１絶縁膜３７の上に遮蔽膜３８を形成する工程と、遮蔽膜３８の上に第２絶縁膜３９と非晶質半導体膜４０とを順に形成する工程と、非晶質半導体膜４０にエネルギービームを照射し、少なくとも薄膜トランジスタのチャネルとなる部分の非晶質半導体膜４０を溶融して多結晶半導体膜４１にする工程と、上記チャネルの上の多結晶半導体膜４１上にゲート絶縁膜４３ａとゲート電極４４ａとを順に形成する工程と、ゲート電極４４ａの横の多結晶半導体膜４１にソース／ドレイン領域４１ａを形成し、該ソース／ドレイン領域４１ａ、ゲート絶縁膜４３ａ、及びゲート電極４４ａでTFT６０を構成する工程と、を有する半導体装置の製造方法による。 （もっと読む）

【課題】 異なるゲート長またはゲート幅を有し、フルシリサイド化されたゲート電極を備えた半導体装置を提供する。
【解決手段】 半導体装置１００は、半導体基板５と、半導体基板上に形成された第１のゲート絶縁膜５１と、半導体基板上に形成された第２のゲート絶縁膜５２と、第１のゲート絶縁膜上に形成され、フルシリサイド化された第１のゲート電極１１と、第２のゲート絶縁膜上に形成され、フルシリサイド化された第２のゲート電極１２であって、半導体基板の表面を占める面積が第１のゲート電極よりも大きく、なおかつ、第１のゲート電極よりも厚みが薄い第２のゲート電極１２とを備えている。 （もっと読む）

【課題】
酸化シリコンより誘電率の高い高誘電率絶縁膜を有する半導体装置を提供する。
【解決手段】
半導体装置の製造方法は、（ａ）シリコン基板の活性領域表面にＳｉＯまたはＳｉＯＮの界面層を形成し、（ｂ）界面層上方に酸化シリコンより高い誘電率を有するＨｆＳｉＯＮ等の高誘電率のゲート絶縁膜を形成し、（ｃ）ゲート絶縁膜上方にポリシリコンのゲート電極を形成し、（ｄ）高誘電率のゲート絶縁膜形成前後の少なくとも一方で、基板表面をパッシヴェーション処理し、（ｅ）少なくともゲート電極、高誘電率のゲート絶縁膜をパターニングして絶縁ゲート電極構造を形成し、（ｆ）絶縁ゲート電極構造両側の活性領域にソース／ドレイン領域を形成する。 （もっと読む）

【課題】 ｎＦＥＴデバイス及びｐＦＥＴデバイスの両方に接触するための低減された抵抗率を有する半導体コンタクト構造体、及び、その形成方法を提供すること。
【解決手段】 半導体構造体及びその形成方法は、ｐ型デバイス領域（２０）及びｎ型デバイス領域（１０）を有する基板と、ｎ型デバイス領域（１０）への第１型シリサイド・コンタクト（３０）と、ｐ型デバイス領域（２０）への第２型シリサイド・コンタクト（３５）と、を含み、第1シリサイドはｎ型デバイス領域の伝導帯と実質的に合わせられた仕事関数を有し、第２シリサイドはｐ型デバイス領域の価電子帯と実質的に合わせられた仕事関数を有する。本発明はまた、シリサイド・コンタクト材料及びシリサイド・コンタクト加工条件がｐＦＥＴデバイス及びｎＦＥＴデバイに歪みに基づくデバイスの改善を与えるように選択された、半導体構造体及びその形成方法を提供する。 （もっと読む）

【課題】縦構造のバイポーラトランジスタを用い、コレクタの電極取り出しを基板の裏面側で行うことで、バイポーラトランジスタのデバイス面積を縮小化するとともに高速動作化を可能とする。
【解決手段】バイポーラトランジスタ１００とＭＯＳ型トランジスタ２００とを同一基板１０に搭載した半導体集積回路装置１であって、バイポーラトランジスタ１００は、エミッタ層１２０、ベース層１１０、コレクタ層１３０が基板１０主面に対して垂直方向に配列されたものからなり、ベース層１１０に接続されるベース取り出し電極１１１が基板１０の主面側に設けられ、エミッタ層１２０に接続されるエミッタ取り出し電極１２１が基板１０の主面側に設けられ、コレクタ層１３０に接続されるコレクタ取り出し電極１３１が基板１０の主面とは反対の裏面側に設けられたものである。 （もっと読む）

【課題】ソース・ドレイン間リーク電流を低減し、スタンバイ時の消費電力を削減することで、回路の高速性を損なわず、消費電力を低減できるＭＯＳ型電界効果トランジスタの製造方法を提供することを課題とする。
【解決手段】半導体基板１上にゲート絶縁膜を介してゲート電極４を形成する工程と、前記ゲート電極４の側壁にゲート電極サイドウォール６を形成する工程と、前記ゲート電極サイドウォール６の両側にソース・ドレイン２、３を形成する工程とを有するＭＯＳ型電界効果トランジスタの製造方法であって、前記ソース・ドレイン２、３のｐｎ接合領域に重なる絶縁体７を形成する工程を有することを特徴とする。 （もっと読む）

【課題】工程を複雑にすることなく、ＭＩＳトランジスタの駆動力を保持すると共に、ＭＩＳ構造を有するデカップリングコンデンサのリーク電流を抑制する。
【解決手段】本発明の半導体装置の製造方法では、ｎ型ＭＩＳトランジスタ領域３のためのゲート注入を、ｎ型デカップリングコンデンサ領域４を覆った状態で行う。これにより、従来と比較して、ｎ型デカップリングコンデンサ領域４のキャパシタ電極２３のｎ型不純物濃度が低い。そのため、キャパシタ電極２３に電圧を印加した場合に空乏化が発生しやすくなり、ｎ型デカップリングコンデンサにおけるリーク電流を抑制することができる。一方、ｎ型ＭＩＳトランジスタのゲート絶縁膜などの条件は従来と同じであるため、ｎ型ＭＩＳトランジスタの駆動力を保持することができる。 （もっと読む）

【課題】局部接続を含む半導体集積回路及び局部接続を含む半導体集積回路の製造方法を提供する。
【解決手段】フィールド絶縁領域６４及び活性エリア領域６２が、半導体基板１２上に形成される。トレンチが、フィールド絶縁材料６６内に所望のライン形状となるようにエッチングされる。導電性材料は、トレンチを少なくとも一部分充填し、その中に導電ラインを形成するように堆積される。フィールド絶縁材料６６はＬＯＣＯＳ酸化膜を有するように形成される。 （もっと読む）

【課題】半導体基板上でトランジスタ等と混載される抵抗素子としての抵抗値を、半導体装置としての微細化を妨げることなく、しかも高い自由度をもって制御性よく設定することのできる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上に、素子分離膜３を介してトランジスタＴＲ１が形成されるトランジスタ形成領域と抵抗素子Ｒ１が形成される抵抗素子形成領域とが区画形成されており、抵抗素子形成領域には、抵抗素子Ｒ１として基板１中の低濃度拡散層１２ａを利用した拡散抵抗が形成される。トランジスタ形成領域にあってトランジスタＴＲ１のＬＤＤ層を形成する低濃度拡散層１２ｂと、抵抗素子形成領域にあって抵抗素子Ｒ１を形成する低濃度拡散層１２ａとを備え、低濃度拡散層１２ｂの不純物濃度をＡ、低濃度拡散層１２ａの不純物濃度をＢとするとき、それら不純物濃度が「Ａ≠Ｂ」なる関係に設定される。 （もっと読む）

半導体装置（１００）を形成する方法は、第一領域（１０４）を備える半導体基板と、第一領域上にゲート誘電体（１０８）を形成するステップと、ゲート誘電体上に導電性金属酸化物（１１０）を形成するステップと、導電性金属酸化物上に耐酸化バリア層（１１１）を形成するステップと、耐酸化バリア層上にキャッピング層（１１６）を形成するステップとを含む。一実施形態において、導電性金属酸化物はＩｒＯ_２，ＭｏＯ_２及びＲｕＯ_２であり、耐酸化バリア層はＴｉＮを含む。
（もっと読む）

【課題】緩和ＳｉＧｅ層のＧｅ組成を増大させることなく、歪みＳｉチャネルに、横方向に、従来構造よりも大きな引張り歪みを与えることにより、ｎＭＯＳ、ｐＭＯＳの電子、正孔の移動度を大きく向上させることができ、高速化及び低消費電力化を実現するＭＯＳ型電界効果トランジスタの製造方法を提供することを課題とする。
【解決手段】シリコンとは異なる格子定数を有する化合物層２とシリコン層１と有する基板表面に、絶縁膜を介してゲート電極３を形成する工程と、前記ゲート電極３の側壁にサイドウォール１６を形成する工程と、前記化合物層２の側壁を露出する工程と、前記化合物の側壁にシリコン膜１を格子整合して形成する工程とを有することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。 （もっと読む）

【課題】不要なコンタクトや配線を省略し、素子面積の縮小を可能とする半導体装置の配線およびその製造方法を提供する。
【解決手段】本発明の半導体装置の配線構造では、ｐ型ＭＯＳＦＥＴ形成領域１ａのドレイン領域２５の上から、ｎ型ＭＯＳＦＥＴ形成領域２ａのドレイン領域（図示せず）の上に亘って、ドレイン配線用シリコン膜１５が形成されている。ドレイン配線用シリコン膜１５は、半導体基板１１の上において単結晶部１５ａとなり、素子分離領域１２の上において多結晶部１５ｂとなる。 （もっと読む）

【課題】 ＮチャネルＭＩＳＦＥＴのゲート電極およびＰチャネルＭＩＳＦＥＴのゲート
電極が共に適切な仕事関数を持ち、しきい値電圧の制御が容易な絶縁ゲート型電界効果ト
ランジスタを含む半導体装置を実現する。
【解決手段】 本発明の絶縁ゲート型電界効果トランジスタを含む半導体装置は、第１の
素子領域に形成されると共に、ゲート電極膜におけるゲート絶縁膜に接する領域が、タン
グステンシリサイドで構成されたＮチャネルＭＩＳＦＥＴと、第２の素子領域に形成され
ると共に、ゲート電極膜が、白金シリサイド及びタングステンシリサイドと同じ構成材料
でかつＮチャネルＭＩＳＦＥＴのゲート電極膜よりもシリコン含有量が少ないタングステ
ンシリサイドで構成されたＰチャネルＭＩＳＦＥＴを有し、ＮチャネルＭＩＳＦＥＴのゲ
ート電極膜の仕事関数が、ＰチャネルＭＩＳＦＥＴのゲート電極膜の仕事関数よりも小さ
い。 （もっと読む）

【課題】高速動作が可能なＬＤＤ型ＭＩＳＦＥＴと、かつ高電圧駆動が可能なＬＤＤ型ＭＩＳＦＥＴとを内蔵する半導体集積回路装置を低コストで実現する。
【解決手段】高速動作が可能なＭＩＳＦＥＴは、ゲートサイドウオール層に自己整合された高濃度領域に金属シリサイド層を有し、高電圧駆動が可能なＭＩＳＦＥＴは、上記ゲートサイドウオール層の幅よりも大きい幅を有するＬＤＤ部を有し、そのＬＤＤ部に接して高濃度領域を有し、そしてその高濃度領域に金属シリサイド層を有する。 （もっと読む）

【課題】 高誘電率のゲート絶縁膜を有する相補型電界効果トランジスタより成り、閾値変動を小さく抑制することの可能な半導体装置を提供すること。
【解決手段】 半導体装置は、Ｐ型及びＮ型の電界効果トランジスタより成る。前記Ｐ型のトランジスタは、第１の仕事関数値を有し、第１の金属材料に富んだ第１材料層２１１−１より成る第１ゲート電極を有する。前記Ｎ型のトランジスタは、第２の仕事関数値を有し、第２の金属材料に富んだ第２材料層２１１−２より成る第２ゲート電極を有する。前記第１及び第２材料層は異なる膜厚を有する。 （もっと読む）

【課題】 ＳＡＬＩＣＩＤＥ技術を容易に適用することが可能な半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置１は、半導体基板１１に形成された一対の拡散層２１と、一対の拡散層２１に挟まれた領域上に形成されたゲート電極２３と、ゲート電極２３の側面に形成された一層以上の絶縁膜２５と、絶縁膜３５を挟んでゲート電極２３側面に形成されたサイドウォール２６と、拡散層２１の上部であって絶縁膜２５下およびサイドウォール２６下を含まない領域に形成された高濃度拡散層２４とより構成された高耐圧ＭＯＳＦＥＴ２０を有する。絶縁膜２５は例えば窒化シリコンで形成される。サイドウォール２６は例えば酸化シリコンで形成される。 （もっと読む）

【課題】 ＣＭＯＳＦＥＴ内の歪みを最適化するための構造体及び方法を提供すること。
【解決手段】 ＭＯＳＦＥＴ内の歪みを最適化し、より具体的には、１つの種類（Ｐ又はＮ）のＭＯＳＦＥＴ内の歪みを最大にし、かつ、別の種類（Ｎ又はＰ）のＭＯＳＦＥＴ内の歪みを最小にし緩和する、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方を含む歪みＭＯＳＦＥＴの半導体構造体、及び歪みＭＯＳＦＥＴを製造する方法が開示される。元の完全な厚さを有する歪み誘起ＣＡ窒化物コーティングが、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方の上に形成され、この歪み誘起コーティングは、１つの種類の半導体デバイス内に最適化された十分な歪みをもたらし、別の種類の半導体デバイスの性能を劣化させる。歪み誘起ＣＡ窒化物コーティングは、別の種類の半導体デバイスの上で減少した厚さまでエッチングされ、減少した厚さの歪み誘起コーティングは、他方のＭＯＳＦＥＴ内でより少ない歪みを緩和し、他方のＭＯＳＦＥＴ内により少ない歪みをもたらす。 （もっと読む）

【課題】 半導体装置の製造方法とその方法で製造した半導体装置に関し、微細な素子であるフィン型チャネルＦＥＴを含む半導体装置を高い精度で製造でき、しかも、安価に提供することが可能な製造工程設計（プロセスインテグレーション）及び素子構造を開示しようとする。
【解決手段】 ＳＯＩ基板１のシリコン層上に細線状の多結晶シリコン膜を形成し、全面にＳｉＮ膜を形成し、ＳｉＮ膜を異方性エッチングして細線状の多結晶シリコン膜の側面にサイドウォール１４Ｗを形成し、サイドウォール１４Ｗをマスクとして下地である前記シリコン層をエッチングして正確な間隔をおいて相対向するフィン型チャネル層を形成する。 （もっと読む）

【課題】 ＣＭＯＳを基板上に有する半導体集積回路装置において、ｐＭＯＳトランジスタにおいてＳｉＧｅ混晶層よりなる圧縮応力発生源を、基板中、前記ｐＭＯＳトランジスタのチャネル領域に可能な限り近接させて配置し、同時にｎＭＯＳトランジスタにおいて、ソース／ドレイン拡散領域の間に充分な距離を確保してリーク電流の発生を抑制する。
【解決手段】 ｐＭＯＳトランジスタのゲート電極側壁絶縁膜を、ＨＦ耐性を有する膜により形成し、ｐＭＯＳトランジスタの素子領域に前記ｐ型ＳｉＧｅ混晶層がエピタキシャル成長するトレンチを、前記ｐＭＯＳトランジスタのチャネル領域に近接して形成すると同時に、ｎＭＯＳトランジスタ領域においては、ゲート電極の側壁絶縁膜の外側にさらに別の側壁絶縁膜を形成し、基板中にイオン注入により形成されるｎ型ソース／ドレイン領域の間に充分な距離を確保する。 （もっと読む）

半導体基板（１０１）上にゲート絶縁膜（１０２）を介して形成されたゲート電極（１０３）に不純物を導入し、ゲート電極（１０３）に対してレーザ光照射を行って、導入した不純物をゲート電極（１０３）のゲート絶縁膜（１０２）との界面まで拡散させるようにして、ゲート電極（１０３）の空乏化を抑制する。
（もっと読む）