【課題】 位置ずれの問題を克服する新規のデュアルＦＵＳＩゲート形成プロセスを提供する。
【解決手段】 １つのリソグラフィ段階しか必要としない、ＣＭＯＳデバイスにおいて自己整合デュアル・フルシリサイド・ゲートを形成する方法であり、本方法は、半導体基板（２５２）の中の第１のウェル領域（２５３）、第１のウェル領域（２５３）の中の第１のソース／ドレイン・シリサイド・エリア（２６６）、及び第１のソース／ドレイン・シリサイド・エリア（２６６）から分離された第１のタイプのゲート（２６３）を有する第１のタイプの半導体デバイス（２７０）を形成するステップと、半導体基板（２５２）の中の第２のウェル領域（２５４）、第２のウェル領域（２５４）の中の第２のソース／ドレイン・シリサイド・エリア（２５６）、及び第２のソース／ドレイン・シリサイド・エリア（２５６）から分離された第２のタイプのゲート（２５８）を有する第２のタイプの半導体デバイス（２８０）を形成するステップと、第２のタイプの半導体デバイス（２８０）の上に第１の金属層（２１８）を選択的に形成するステップと、第２のタイプのゲート（２５８）のみの上で第１のフルシリサイド（ＦＵＳＩ）ゲート形成を行うステップと、第１及び第２のタイプの半導体デバイス（２７０、２８０）の上に第２の金属層（２７５）を堆積させるステップと、第１のタイプのゲート（２６３）のみの上で第２のＦＵＳＩゲート形成を行うステップとを含む。 （もっと読む）

【課題】半導体装置の放熱性を向上させ、素子で生じた熱が特定の回路に伝達され難くする。
【解決手段】半導体装置は、第１素子分離絶縁膜４１と、それにより熱伝導率の低い第２素子分離絶縁膜４２とを備えている。熱の伝達を抑制したいＭＯＳトランジスタＴ１とＭＯＳトランジスタＴ２との間には、熱伝導率の低い第２素子分離絶縁膜４２を配設し、それ以外の素子間には第１素子分離絶縁膜４１を配設する。 （もっと読む）

【課題】 信頼性の高いフルシリサイドＭＯＳＦＥＴおよびシリサイドＭＯＳＦＥＴを従来よりも簡単に同一基板上に形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０上にゲート絶縁膜３０を形成し、ゲート絶縁膜上に第１のゲート電極４０および第２のゲート電極４２を形成し、第１のゲート電極および第２のゲート電極上にマスク材料９０を堆積し、第２のゲート電極を被覆したまま第１のゲート電極の上面を露出させるようにマスク材料をパターニングし、マスク材料を利用して第１のゲート電極の上部をエッチングし、マスク材料を除去し、第１のゲート電極および第２のゲート電極上に金属膜１００を堆積し、第１のゲート電極の全部および第２のゲート電極の上部をシリサイド化することを具備する。 （もっと読む）

【課題】 様々なパターンを有するゲート電極をフルシリサイド化することができる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板１０上にゲート絶縁膜３０を形成し、ゲート絶縁膜上に、第１のゲート電極４０および第１のゲート電極よりもゲート長またはゲート幅が大きい第２のゲート電極４０を形成し、第２のゲート電極の厚みが第１のゲート電極の厚みよりも薄くなるように第２のゲート電極の上部を選択的にエッチングまたは研磨し、第１のゲート電極および第２のゲート電極上に金属膜１００を堆積し、第１のゲート電極の全部および第２のゲート電極の全部をシリサイド化することを具備している。 （もっと読む）

ポリメタルゲートを構成する高融点金属膜の洗浄工程における欠けを防止し、装置の特性を向上させ、また、洗浄効率を向上させるため、基板１上の低抵抗多結晶シリコン膜９ａ、ＷＮ膜９ｂおよびＷ膜９ｃを、窒化シリコン膜１０をマスクにドライエッチングし、これらの膜よりなるゲート電極９を形成し、ウエットハイドロゲン酸化により薄い酸化膜９ｄを形成した後、ＲＰＮ法を用いて窒化処理を行い、ゲート電極の側壁から露出したＷ膜９ｃをＷＮ膜９ｅとする。その結果、その後の洗浄工程、例えば、ｎ⁻型半導体領域１１やｐ⁻型半導体領域１２の形成時に行われる、１）レジスト膜のホトリソグラフィー工程、２）不純物の注入工程、３）レジスト膜の除去工程および４）基板表面の洗浄工程が繰り返し行われても、Ｗ膜９ｃの欠けを防止でき、また、洗浄液としてＵ洗浄液やフッ酸系の洗浄液のような強い洗浄液を用いることができる。
（もっと読む）

スケーラブル論理トランジスタはドレインおよびソースのための一組のドープされた領域を有する。ゲート絶縁層は基板上でドレイン領域とソース領域の間に形成される。ゲートスタックは、ポリシリコンや金属のようなゲート層を、二つの窒化金属層の間に置くことで形成される。また、埋め込まれた金属ナノドット層を有する高Ｋ誘電率膜を、トンネル絶縁層とゲートスタックとの間に設けるようにして付加することによって、この基本的構成から互換性のある不揮発性メモリトランジスタを形成することもできる。 （もっと読む）

応力をもたせた膜が基板上に形成される。基板が処理ゾーンに置かれ、処理ゾーンに与えられたシリコン含有ガス及び窒素含有ガスを有する処理ガスのプラズマが形成される。窒素の如き希釈ガスを加えることもできる。堆積直後のままの応力をもたせた物質を、紫外線又は電子ビームに対して露出させることにより、その堆積物質の応力値を増大させることができる。それに加えて、又はそれとは別に、堆積中にその物質の応力値を増大させるために、窒素プラズマ処理を使用することができる。応力をもたせた物質を堆積させるためのパルス化方法も開示する。 （もっと読む）

【課題】 ゲート誘電体とゲート電極との間にＶ_t安定化層を含む半導体構造を提供することにある。
【解決手段】 Ｖ_t安定化層は、構造のしきい電圧およびフラットバンド電圧を目標値に安定化することができ、窒化金属酸化物または窒素なし金属酸化物を含み、Ｖ_t安定化層が窒素なし金属酸化物を含む条件で半導体基板またはゲート誘電体のうちの少なくとも一方が窒素を含む。また、本発明は、このような構造を形成する方法も提供する。 （もっと読む）

【課題】 本発明は、ゲート電極の空乏化を抑制すると共に、シリサイドの高抵抗化を防止することができる半導体装置及びその製造方法を提供する。
【解決手段】 ゲート絶縁膜上に、所定の半導体材料とゲルマニウムとを含む膜を形成するステップと、膜を酸化することにより、ゲート絶縁膜上に、当該膜よりもゲルマニウム濃度が高くかつ膜厚が薄い第１の膜を形成すると共に、第１の膜上に酸化膜を形成するステップと、酸化膜を除去するステップと、第１の膜上に、半導体材料を含み、第１の膜よりもゲルマニウム濃度が低い第２の膜を形成するステップと、第２の膜及び第１の膜にエッチングを行うことにより、ゲート電極を形成するステップとを備えることを特徴とする。 （もっと読む）

【課題】 スパイラルインダクタが設けられた半導体装置の製造安定性を向上させる。
【解決手段】 半導体装置１００は、シリコン基板１０１、シリコン基板１０１中に埋設された素子分離酸化膜、シリコン基板１０１上に設けられた第一層間絶縁膜、第一層間絶縁膜上に設けられたスパイラルインダクタ１２０、およびスパイラルインダクタ１２０とシリコン基板１０１との間に設けられ、基板面内方向に延在してスパイラルインダクタ１２０とシリコン基板１０１との間を遮蔽するシールド層を有する。そして、平面視において、素子分離酸化膜中にシリコン基板１０１が島状に残存してなる基板残存領域１３１が、スパイラルインダクタ１２０の形成領域においてはポリシリコン１０５の直下に選択的に複数設けられている。 （もっと読む）

【課題】浅い高濃度のソース・ドレイン層を有する半導体装置を提供すること。
【解決手段】半導体装置は、シリコンからなる表面領域を持つ基板、表面領域上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成されたゲート電極、ゲート電極の両側に設けられた側壁絶縁膜、側壁絶縁膜下からその外側に向かった部分の基板表面に形成された溝内に不純物を含むシリコン膜を堆積して形成された埋め込み形成型のソースおよびドレイン層を具備し、溝の底部のシリコン膜の不純物濃度は１×１０¹⁹〜１×１０²²ｃｍ^-3、かつ、溝の深さ方向に沿ったシリコン膜の不純物濃度は一定であり、かつ、埋め込み型形成型のソースおよびドレイン層は、側壁絶縁膜下に形成された第１の埋め込み形成型のソースおよびドレイン層、側壁絶縁膜外側に形成され、第１の埋め込み形成型のソースおよびドレイン層よりも厚い第２の埋め込み型形成型のソースおよびドレイン層を含む。 （もっと読む）

【課題】 素子分離膜形成のエッチング処理において、エッチング液として燐酸を使用せずに、低コストで半導体装置の製造方法を提供する。
を提供する。
【解決手段】 半導体装置の製造方法は、基板３０上に第１絶縁層３４を形成する第１絶縁層形成工程と、第１絶縁層上に第２絶縁層３８を形成する第２絶縁層形成工程と、基板、第１絶縁層３４及び第２絶縁層３８の一部を除去して凹部Ｈ１を形成する凹部形成工程と、凹部Ｈ１を含む第２絶縁層３８上に撥液性を有する第３絶縁層３６を形成する第３絶縁層形成工程と、第３絶縁層３６の一部を除去して第２絶縁層３８を露出させ、第２絶縁層３８及び第３絶縁層３６上を平坦化する平坦化工程と、ウェットエッチング処理により、第２絶縁層３８を除去する第２絶縁層除去工程と、を有する。 （もっと読む）

【課題】 未反応の高融点金属膜等を確実にエッチング除去することが可能な半導体装置の製造方法を提供する。
【解決手段】 ソース／ドレイン用の拡散層３４ｎ、３４ｐを有する被処理基板を用意する工程と、被処理基板上に高融点金属膜を形成する工程と、拡散層と高融点金属膜との反応によってシリサイド膜５２ｎ、５２ｐを形成する工程と、シリサイド膜を形成する工程において拡散層と反応せずに残った未反応の高融点金属膜５１ａを除去する工程とを備え、未反応の高融点金属膜を除去する工程は、硫酸液中にバブリングによってオゾンが導入されたエッチング液を用いて行われる。 （もっと読む）

【課題】 半導体装置が微細化しても細線効果による性能低下を抑制できる、高集積化に適した新たな３次元半導体装置及びその製造方法を提供することである。
【解決手段】 上記課題を解決した半導体装置は、半導体層中にこの半導体層表面に垂直に形成されたトレンチと、前記トレンチの側面及び底面の前記半導体層中に形成され、前記トレンチの深さ方向に形成された複数の素子分離と、前記トレンチの側面に沿って形成され、絶縁膜と電極とを備えた複数の機能素子と、前記電極に接続し、前記複数の機能素子を第１の方向に接続する第１の配線と、前記トレンチの側面及び底面の前記半導体層中に形成され、前記素子分離により分離され、前記機能素子を前記第１の方向は異なる第２の方向に電気的に接続する第２の配線とを具備する。 （もっと読む）

【課題】 ゲート内の応力を調節することによってトランジスタ・チャネル内に歪を誘起させること。
【解決手段】 相補型金属酸化物半導体トランジスタを製造する方法は、異なる型のトランジスタ、例えばＮ型金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰ型金属酸化物半導体（ＰＭＯＳ）トランジスタ（第１及び第２型トランジスタ）を基板（１２）上に形成する。この方法は、これらのＮＭＯＳトランジスタ及びＰＭＯＳトランジスタ上に任意の酸化物層を形成し、次いでＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを硬い材料（５０）、例えば窒化ケイ素層で覆う。この後、この方法は、この硬い材料層（５０）の一部をパターン形成し、硬い材料層がＮＭＯＳトランジスタ上にのみ残るようにする。次に、この方法は、ＮＭＯＳトランジスタを加熱し（１７８、２０４）、次いで硬い材料層（５０）の残存部分を除去する。ＰＭＯＳトランジスタ（ＰＦＥＴ）のゲート（２０）又はチャネル領域内に応力を生じさせることなく、ＮＭＯＳトランジスタ（ＮＦＥＴ）のゲート（２２）内に圧縮応力、チャネル領域内に引張応力（７０）を生じさせることによって、この方法は、ＰＦＥＴの性能を低下させることなく、ＮＦＥＴの性能を改善する。 （もっと読む）

【課題】 周辺回路領域に形成されるロジック回路等に不具合が発生するのを防ぐことができるフラッシュメモリセルを備えた半導体装置とその製造方法を提供すること。
【解決手段】 第１導電体２５ａのコンタクト領域CR上の第２絶縁膜２６を除去する工程と、第２絶縁膜２６の上に第２導電膜３０を形成する工程と、第１導電体２５ａのコンタクト領域CR上の第２導電膜３０を除去し、該第２導電膜３０を第２導電体３０ａとする工程と、第２導電体３０ａを覆う層間絶縁膜（第３絶縁膜）４４を形成する工程と、コンタクト領域CR上の層間絶縁膜４４に第１ホール４４ａを形成する工程と、コンタクト領域CRと電気的に接続される導電性プラグ４５ａを第１ホール４４ａ内に形成する工程と、を有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】ゲートの空乏化問題の解消と共に、仕事関数の調整が容易な金属シリサイドのみからなるゲート電極を備え、既存プロセスとのインテグレーション性が高い、コスト的にも優位性がある電界効果トランジスタからなる半導体装置の製造方法を提供することを課題とする。
【解決手段】半導体基板１と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極１９と、前記ゲート電極１９を挟んでエレベーテッド構造を有するソース・ドレイン８とからなる半導体装置の製造方法であって、前記ゲート電極１９を金属シリサイド化する工程を含むことを特徴とする。 （もっと読む）

【課題】 ｎ型不純物が導入されたレジスト膜を除去する工程において、異常生成物の発生を抑制することができる技術を提供する。
【解決手段】 ポリシリコン膜１５上にレジスト膜１６を形成した後、このレジスト膜１６に対して露光・現像することにより、レジスト膜１６をパターニングする。パターニングは、ポリシリコン膜１５のゲート電極形成領域に開口部１７が形成されるように行う。次に、パターニングしたレジスト膜１６をマスクにして、開口部１７から露出したポリシリコン膜１５内にリンを注入する。このとき、マスクであるレジスト膜１６にもリンが注入されて硬化層１６ａが形成される。次に、酸素ガスおよびフォーミングガスを導入して硬化層１６ａおよびレジスト膜１６を除去する。ここで、酸素ガスとフォーミングガスとの混合ガスに対するフォーミングガスの体積比率を５％以上３０％以下にする。 （もっと読む）

【課題】ＣＭＯＳトランジスタにおけるドーパントプロフィールの改善のためのシステム及び方法を提供する。
【解決手段】本発明の一実施形態によると、半導体装置を形成する方法は、半導体本体（１４）の外面上にゲートスタック（２２）を形成する段階を含む。第１及び第２の側壁本体（３４）が、ゲートスタックの対向する側に形成される。ゲートスタックのゲート導電体（２４）の外面に第１の凹部（３６ａ）が形成され、この第１の凹部が形成された後にゲートスタックの中に第１のドーパント（４０）が注入される。第１のドーパントは、第１の凹部を形成するゲートスタックの外面から内向きに拡散する。第１のドーパントは、ゲートスタックと半導体本体の間のインタフェースに向って拡散する。第１の凹部は、インタフェースにおいて第１のドーパントの濃度を増加させる。 （もっと読む）

【課題】隣接するゲート電極間の間隔が狭い場合においても、特性の劣化を抑制しつつ、サイドウォール絶縁膜を確実に形成しうる半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板３２上にゲート絶縁膜４８を介して形成されたゲート電極５０と、ゲート電極５０の両側のシリコン基板３２内に形成されたソース／ドレイン拡散層６６ｎ、５５ｐと、ゲート電極５０の側壁の下側部分及びゲート絶縁膜４８の側端部に形成された裾状絶縁膜５８と、裾状絶縁膜５８に覆われていないゲート電極５０の側壁の露出部分及び裾状絶縁膜５８の側面に形成されたサイドウォール絶縁膜６０とを有する。 （もっと読む）