シリコン基板１０１とポリシリコンゲート電極１０４とを電気的に絶縁する高誘電率ゲート絶縁膜１０２として、Ｈｆ、Ｚｒ又はＡｌの少なくとも一つの構成元素を含有する金属酸化物薄膜又は金属シリケート薄膜が設けられている。この半導体装置について、ポリシリコンゲート電極１０４を加工した後に、高誘電率ゲート絶縁膜１０２の側面又は表面が露出した状態で、分子中に酸素原子を含む酸化剤雰囲気中で熱処理を施す。この熱処理により、高誘電率ゲート絶縁膜１０２とポリシリコンゲート電極１０４との界面の電気的欠陥１０５が消失する。 （もっと読む）

ＳｉＯ_ｘＮ_ｙゲート誘電体及びシリコン基板上に酸化シリコン膜を備えている構造物を、ＮＨ_３を含む雰囲気中で加熱し、その後、該構造物を窒素源を含むプラズマに曝すことによってＳｉＯ_ｘＮ_ｙゲート誘電体を形成する方法が提供される。一態様においては、構造物は窒素源を含むプラズマにさらされた後にアニールされる。他の態様においては、ＳｉＯ_ｘＮ_ｙゲート誘電体は、総合処理システムにおいて、シリコン基板上に酸化シリコン膜を備えている構造物を総合処理システムの一チャンバ内でＮＨ_３を含む雰囲気中で加熱し、その後、該構造物を総合処理システムの他のチャンバ内で窒素源を含むプラズマに曝すことにより形成される。 （もっと読む）

処理容器内において被処理基板表面に所定の処理温度で酸化膜を形成する成膜方法は、前記基板を前記所定の処理温度まで昇温する昇温工程を含み、前記昇温工程は前記基板を、前記基板の温度が４５０℃の温度に達する前に、酸素を含む雰囲気中に保持する工程を含む。 （もっと読む）

シリコン基板（１０１）上に、ＲＴＯ法によりシリコン酸化物からなる下地層（１０３）を形成する。このとき、下地層（１０３）の膜厚を１．５ｎｍ以上とする。次に、下地層（１０３）上に、ＣＶＤ法によりハフニウム窒化物を０．５乃至１．０ｎｍの厚さに堆積させ、金属化合物層（１０４）とする。次に、水素雰囲気中において熱処理を施し、金属化合物層（１０４）から下地層（１０３）中にハフニウム元素を拡散させてシリケート化させ、ゲート絶縁膜（１０６）を形成する。その後、酸化雰囲気中において熱処理を行う。このとき、シリコン基板（１０１）とゲート絶縁膜（１０６）との界面には、ハフニウム元素が到達しないようにする。
（もっと読む）

半導体構造体を作製する方法は、基板上に酸化物層を形成する段階と、酸化物層上に窒化ケイ素層を形成する段階と、各層をＮＯ中でアニールする段階と、各層をアンモニア中でアニールする段階とを含む。酸化物層と窒化ケイ素層とを併せた等価酸化膜厚は、最大２５オングストロームである。 （もっと読む）

Ｓｉ（１００）基板の表面にシリコン酸化膜を形成した後、このシリコン酸化膜をプラズマ窒化して酸窒化シリコン膜にする。その後ＮＯガス雰囲気中で７７０乃至９７０℃の温度条件下で熱処理することにより、ゲート絶縁膜における基板との界面部分の窒素濃度を１乃至１０原子％にすると共に、基板と酸窒化シリコン膜との界面に存在する界面Ｓｉ結合欠陥の結合手の方位角分布が、基板の［１００］方位に対して２５°以上の角度にピークをもつようにする。 （もっと読む）

窒素を含む誘電体膜を形成するための方法。この方法は、プラズマ窒化プロセスを使用して誘電体膜に窒素を組み込んで、酸窒化シリコン膜を形成するステップを含む。該酸窒化シリコン膜はまず、約７００℃〜１１００℃の温度で不活性または還元雰囲気においてアニーリングされる。該酸窒化シリコン膜は、約９００度〜１１００℃の温度で酸化雰囲気において２回目のアニーリングがなされる。 （もっと読む）