【課題】低誘電率膜のダメージ回復処理を行う際に、回復処理に寄与する処理ガスの量を十分に確保しつつ、処理ガスの使用量を減少させることができる処理方法を提供すること。
【解決手段】表面部分にダメージ層が形成された低誘電率膜を有する被処理基板が収容された処理容器内にメチル基を有する処理ガスを導入して低誘電率膜に形成されたダメージ層に回復処理を施す処理方法であって、減圧状態にされた処理容器内に希釈ガスを導入して、処理容器内の圧力を回復処理の際の処理圧力よりも低圧の第１の圧力まで上昇させ（工程３）、その後、希釈ガスを停止し、処理ガスを処理容器内の被処理基板の存在領域に導入して、処理容器内の圧力を回復処理の際の処理圧力である第２の圧力まで上昇させ（工程４）、この処理圧力を維持し、被処理基板に対して回復処理を行う（工程５）。 （もっと読む）

【課題】ＭＯＮＯＳ型半導体記憶装置の電荷蓄積用のトラップ膜及びビット線拡散層を有する不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１０１に形成され、それぞれ行方向に延伸する複数のビット線拡散層１０４と、半導体基板１０１上における互いに隣接する各ビット線拡散層１０４同士の間に形成され、それぞれが電荷トラップ膜１０２ｂを含む複数のＯＮＯ膜１０２と、複数のビット線拡散層１０４の上にそれぞれ形成された複数のビット線絶縁膜１０５と、半導体基板１０１の上にそれぞれ複数のＯＮＯ膜１０２及び複数のビット線絶縁膜１０５を覆うように形成され、各ビット線拡散層１０４と交差して列方向に延伸する複数のワード線１０６とを有している。ビット線絶縁膜１０５の膜厚はＯＮＯ膜１０２の膜厚よりも小さく、且つビット線絶縁膜１０５の上面はＯＮＯ膜１０２の上面と平行である。 （もっと読む）

【課題】量産性に優れた実用的なプロセスを用いて、炭化珪素基板と二酸化珪素膜との間の界面準位を大幅に低減することができ、デバイスとしての信頼性と電気特性が優れた炭化珪素半導体装置を提供する。
【解決手段】二酸化珪素膜５１の形成後、ＣＶＤ法により、二酸化珪素膜５１上に酸窒化珪素膜６１を形成する。その後、酸窒化珪素膜６１が堆積された炭化珪素基体１０を窒化処理反応炉に導入し、窒素酸化物ガス雰囲気中で窒化処理を行う。 （もっと読む）

【課題】疎水性機能を損なうことなく、かつ比誘電率への影響が小さく、機械的特性の向上を可能とする疎水性多孔質ＳＯＧ膜の作製方法の提供。
【解決手段】ＳＯＧ膜の熱処理を酸素含有ガスの存在下で行って疎水性多孔質ＳＯＧ膜を作製する。この熱処理を、そのプロセスの所定の時期に導入した酸素分圧５Ｅ＋３Ｐａ以上の酸素含有ガス中で、３００℃〜１０００℃の温度で行う。 （もっと読む）

本発明は、混合金属酸化物、ＳｒＭ_１−ｘＴｉ_ｘＯ_３に関し、ｘは０<ｘ<１でありＭはＨｆ又はＺｒであり、例えばストロンチウム−ハフニウム−チタニウム酸化物、ストロンチウムジルコニウム−チタニウム酸化物である。また本発明は、前記混合金属酸化物を含む機能装置に関する。 （もっと読む）

【課題】
強誘電特性が良好で、絶縁性の良い強誘電体材料及びそれを用いた強誘電体素子を提供す
る。
【解決手段】本発明ではペロブスカイト結晶構造を有する金属酸化物よりなる強誘電体材料であって、前記金属酸化物は、鉄がマンガンで置換された鉄酸ビスマスと、銅酸化物および／またはニッケル酸化物を含有し、前記鉄酸ビスマスのマンガンの置換量は、鉄およびマンガンの合計量に対して０．５ａｔ．％以上２０ａｔ．％以下であり、かつ銅酸化物および／またはニッケル酸化物の添加量が、鉄がマンガンで置換された鉄酸ビスマスに対して０．５モル％以上２０モル％以下である強誘電体材料及びそれを用いた強誘電体素子を提供する。 （もっと読む）

【課題】より高い誘電率を有する高誘電率絶縁膜を形成する半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】基板上に高誘電率絶縁膜を形成する工程Ｓ１０６と、前記高誘電率絶縁膜に対し真空下で熱処理を施す工程Ｓ１１０と、熱処理後の前記高誘電率絶縁膜が室温となるまでの間、前記高誘電率絶縁膜が存在する空間の酸素分圧を、前記熱処理時に前記高誘電率絶縁膜が存在する空間の酸素分圧と同等もしくはそれ以下に保持する。 （もっと読む）

【課題】半導体界面のダングリングボンドを終端させて、リーク電流が少ない半導体装置の製造方法を提供する。
【解決手段】ボンディングパッド４０が設けられる最上層の配線層３９の上に、フッ素を含んだ介在層４１としてＣＶＤ法によりよって形成されたフッ素含有酸化シリコン膜（ＳｉＯＦ）を設ける。この上にパッシベーション膜４２としてプラズマＣＶＤ法により形成した窒化シリコン膜を設け、フッ素に対するバリアとする。この後熱処理を行い、フッ素をシリコン基板の表面に拡散させる。 （もっと読む）

【課題】 配向の揃った強誘電体膜を下部電極上に形成することが可能な、強誘電体キャパシタを備えた半導体装置の製造方法を提供する。
【解決手段】 半導体基板１０上に下部電極形成用の貴金属膜３１を形成し、貴金属膜３１に酸処理を施すことにより該貴金属膜の表面を酸化する。その後、酸化された貴金属膜表面上に強誘電体膜３２を成膜し、該強誘電体膜を結晶化する。好ましくは、酸処理の後に、半導体基板上に残留した酸を乾燥させることなく水で置換し、且つ半導体基板上に残留した水を乾燥させることなくＩＰＡで置換する。 （もっと読む）

【解決手段】
複雑なメタライゼーションシステムの形成の間、全体的な伝導性に否定的な影響を与えることなしにエレクトロマイグレーション性能を高めるために、伝導性キャップ層（１２２Ｃ）が銅含有金属領域（１２２Ａ）上に形成されてよい。その一方で熱化学的処理が実行されてよく、その結果、敏感な誘電体材質（１２１）の優れた表面状態をもたらすことができる他、敏感なＵＬＫ材質の材質特性の大きなばらつきを従来的にはもたらすことがある炭素減損を抑制することができる。 （もっと読む）

【課題】基体に形成されたトレンチ内にシリコン酸化物を埋め込むために使用するのに好適な溶液の保存安定性が良く、埋め込み性が高く、厚膜化ができ、かつ良好なクラック耐性を有するトレンチ埋め込み用縮合反応物、及びトレンチ埋め込み膜の製造方法を提供すること。
【解決手段】ポリシロキサン化合物とシリカ粒子との縮合反応物、並びに２０℃における蒸気圧が５３０Pａ以上であり、かつ、沸点が８０℃以上１３０℃未満である有機溶媒（Ａ）、及び２０℃における蒸気圧が５３０Pａ未満であり、かつ、沸点が１３０℃以上２００℃以下である有機溶媒（Ｂ）から成る混合溶媒、又は２０℃における蒸気圧が５３０Ｐａ以上であり、かつ、沸点が１３０℃以上２００℃以下である有機溶媒（Ｃ）を含むことを特徴とするトレンチ埋め込み用縮合反応物。 （もっと読む）

【課題】基板に形成されたトレンチ内に絶縁膜を埋め込むために使用するのに好適な、良好なクラック耐性を有し、硬化収縮率が小さい絶縁膜を形成する工程を提供すること。
【解決手段】ポリシロキサン化合物とシリカ粒子との縮合反応物を、トレンチ構造を含む基板に塗布する工程、前記塗布された縮合反応物を非酸化雰囲気下において焼成する工程を含むことを特徴とするトレンチ埋め込み用絶縁膜の形成方法。 （もっと読む）

【課題】アスペクト比が高くて幅が狭い凹状フィーチャーに誘電層を形成するための新規方法を提供する。
【解決手段】間隙に流動性重合膜をプラズマ強化化学気相成長（ＰＥＣＶＤ）法によって形成した後で、当該膜を誘電材料に変換するためのインサイチュ（ｉｎ−ｓｉｔｕ）処理を実行することを含む。インサイチュ処理は、純粋な熱処理プロセスまたはプラズマ処理プロセス。堆積−インサイチュ処理−堆積−インサイチュ処理というプロセスを実行して、間隙に誘電層を形成する。この一連の手順は、間隙をボトムアップ式に充填するべく必要なだけ繰り返される。エクサイチュ処理後プロセスは、間隙の充填が完了した後で実行される。特定の実施形態によると、誘電率が３．０未満の膜が形成される。上記プロセスは、フロントエンドおよびバックエンドの間隙充填に利用可能である。 （もっと読む）

【課題】プラスチックなどの有機材料で構成された基板を用いた場合であっても、高い比誘電率を有し、閾値電圧または動作電圧を低減することができるゲート絶縁膜を備えた薄膜トランジスタおよびその製造方法を提供する。
【解決手段】本発明の実施形態による薄膜トランジスタ１０は、半導体材料で形成される活性層６；活性層６に結合するソース電極４；活性層６に結合し、活性層６を通してソース電極４と導通可能なドレイン電極５；活性層に結合し、有機高分子材料と無機化合物とが混合された層が複数層積層されて構成されるゲート絶縁膜３；並びに、ゲート絶縁膜３に接し、このゲート絶縁膜３を介して活性層６にチャネル領域を形成できるよう構成されるゲート電極２；を備える。 （もっと読む）

【課題】薄膜化した場合でもＳＢＤやＳＩＬＣが生じ難く、高い絶縁破壊耐性（ＳＩＬＣ、ＴＺＤＢ、ＴＤＤＢの改善）が得られる絶縁膜、それを用いた半導体素子、信頼性の高い電子デバイスおよび電子機器を提供すること。
【解決手段】主として半導体材料で構成された半導体基板２に接触して設けられ、シリコン、酸素原子、および、これらの原子以外の少なくとも１種の原子Ｘを含有する絶縁性無機材料を主材料として構成され、水素原子を含むゲート絶縁膜３であって、その厚さ方向の少なくとも一部において、前記原子Ｘの総濃度をＡとし、前記水素原子の濃度をＢとしたとき、Ｂ／Ａが１０以下なる関係を満足する領域を有している。これにより、薄膜化した場合でもＳＢＤやＳＩＬＣが生じ難く、高い絶縁破壊耐性を得ることができる。 （もっと読む）

【課題】金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、本発明の目的は、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面特性を向上させることにより、電気的特性およびデバイス性能を向上させることである。
【解決手段】ｈｉｇｈ−Ｋ誘電体上に金属ゲートを蒸着することによりＭＯＳＦＥＴの製造においてｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面を向上させる方法は、熱アニーリングモジュール内で、その上にｈｉｇｈ−Ｋ誘電膜が蒸着された基板をアニールするアニーリングステップと、金属ゲート蒸着モジュール内で、前記アニールされた基板上に金属ゲート材料を蒸着させる蒸着ステップとを含み、真空を破ることなく、前記アニーリングステップおよび前記蒸着ステップが連続的に行なわれることを特徴とする。 （もっと読む）

【課題】電子部品の誘電材料として機能し得るセラミック酸化物材料を形成するプロセスにおいて、周囲の部品を劣化させるような温度を用いることなく、高い誘電率および低い誘電正接を有する材料を得ることができるプロセスを提供すること。
【解決手段】本発明のプロセスは、少なくとも１つのパイロクロール結晶相を含む鉛ベースのセラミック酸化物誘電材料を形成するプロセスであって、ａ）該鉛ベースのセラミック酸化物材料の少なくとも１つの非晶層を基板上に堆積させる工程と；ｂ）５５０℃を超えない温度で該非晶層に施され、それにより、少なくとも１つのパイロクロール結晶相を含む鉛ベースのセラミック酸化物誘電材料が得られる、結晶化アニール工程と；を含む。 （もっと読む）

【課題】低い等価酸化膜厚（ＥＯＴ）および低い漏洩電流を有する金属−絶縁体−金属キャパシタを提供する。
【解決手段】低温原子層堆積（ＡＬＤ）法を用いて、Ｓｒ_ｘＴｉ_ｙＯ_３ベースの金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法が開示される。好ましくは、下部電極を形成するためにＴｉＮが用いられる。キャパシタのＳｒ_ｘＴｉ_ｙＯ_３誘電体層でのＳｒ／Ｔｉ比率は、キャパシタの電気的特性を調整するために変化できる。Ｓｒ_ｘＴｉ_ｙＯ_３誘電体層の誘電率および漏洩電流は、このＳｒ_ｘＴｉ_１−ｘＯ_３誘電体層のＳｒ含有量とともに単調に減少する。Ｓｒ_ｘＴｉ_ｙＯ_３誘電体層とＴｉＮ下部電極との間の界面でのＳｒ含有量を増加させることによって、界面の等価酸化膜厚（ＥＯＴ）をさらに低減できる。 （もっと読む）

【課題】 ＳｉＯ_２膜中への窒素のドープ速度を高める
【解決手段】 反応容器内に設けられた処理室内に基板を搬入する工程と、反応容器内に設けられたガス滞留室内にガスを供給して滞留させ、滞留させたガスを処理室内に供給して基板を処理する工程と、処理済みの基板を処理室内より搬出する工程と、を有し、基板を処理する工程では、複数個の孔が面内に分散するように設けられた複数枚の邪魔板をガス滞留室内のガス流路上に所定の間隔をあけて水平姿勢で積層し、隣接する邪魔板同士の孔が互いに重なり合わないように各邪魔板をそれぞれ配置してガスを分解される温度で滞留させる。 （もっと読む）

【課題】 液相法によって所要機能を有するペロブスカイト酸化物薄膜を製造する方法、及びペロブスカイト酸化物薄膜を提供する。
【解決手段】 成膜対象のペロブスカイト酸化物を主成分とし、平均直径が略５ｎｍ以上略１５ｎｍ以下の適宜直径のナノ結晶粒子を所定溶媒中に分散させた分散液を調製し（ステップＳ１）、この分散液中に、対象電極としての所定材料の基板と対向電極とを浸漬させ、両電極間に所定の電圧を印加することによって前記基板の表面に前記ナノ結晶粒子を、乾燥時の厚さが数十ｎｍ〜数百ｎｍとなるように堆積させる（ステップＳ２）。そして、この基板を略４００℃以上略８００℃以下の適宜温度で焼成する（ステップＳ３）。 （もっと読む）