【課題】強誘電体キャパシタを備えた半導体装置とその製造方法において、信頼性を向上させること。
【解決手段】シリコン基板１０と、シリコン基板１０の上方に形成された第１の層間絶縁膜１９と、第１の層間絶縁膜１９の上に形成され、誘電体膜２８を含むキャパシタQとを有し、誘電体膜２８は、該誘電体膜２８の結晶化温度を高める元素を含み、誘電体膜２８は、初期層（第１の層）２８ｂとその上の本体層（第２の層）２８ｃとを有し、初期層２８ｂにおける上記元素の組成比は、本体層２８ｃにおける前記元素の組成比よりも多い半導体装置による。 （もっと読む）

【課題】信頼性の高い半導体装置を効率良く製造すること。
【解決手段】シリコン基板１上に強誘電体キャパシタ３１を形成する際、第２電極膜２５
上にハードマスクとして第１保護膜２７を形成する。第１保護膜２７をマスクにして第２
電極膜２５をエッチングして上部電極２８を形成する。この後、第１保護膜２７を除去せ
ずに、第１保護膜２７を膜表面側から酸化させる。これによって、第１保護膜２７は、積
層方向上側の上部領域の酸素濃度が他の領域に比べて高くなり、水素や水などの還元性物
質が強誘電体キャパシタ３１に透過することを防止する拡散防止膜となる。 （もっと読む）

【課題】キャパシタ誘電体膜を薄膜化しても容量を確保できる薄膜キャパシタを提供する。
【解決手段】薄膜キャパシタは、基板と、前記基板上に形成された単結晶金属膜よりなる下部電極と、前記下部電極上にエピタキシャルに形成された、膜厚が１００ｎｍ以下のＡＢＯ₃ペロブスカイト構造を有するチタン酸バリウムストロンチウムの単結晶薄膜よりなるキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された上部電極とを含み、前記キャパシタ絶縁膜はスカンジウム（Ｓｃ）を含む。 （もっと読む）

【課題】良好な強誘電体メモリ素子を製造する。
【解決手段】本発明の強誘電体メモリ素子の製造方法は、白金からなる表層３３２ａを含んだ第１電極３３ａを形成する工程と、第１電極３３ａの上方において、鉛を含有する第１有機金属ガスと、これを化学反応させるのに必要な量よりも少ない酸素ガスと、を供給しかつ化学反応させて、第１有機金属ガスの有機基の少なくとも一部を残した鉛化合物を生成するとともに、これを第１電極３３ａ上に成膜して不活性鉛層３４１ａを形成する工程と、不活性鉛層３４１ａ上において、強誘電体膜の金属成分を含有する第２有機金属ガスと、これを化学反応させるのに必要な量よりも多い酸素ガスと、を供給しかつ化学反応させてその生成物を第１電極３３ａの上方に成膜するとともに、この膜と不活性鉛層３４１ａとを固溶させて強誘電体膜を形成する工程と、を有する。 （もっと読む）

【課題】強誘電体キャパシタを備えた半導体装置の製造方法において、半導体装置の信頼性を向上させること。
【解決手段】半導体基板３０の上方に絶縁膜４７を形成する工程と、絶縁膜４７の上に第１の導電膜４８を形成する工程と、第１の導電膜４８の上に、結晶化した第１の強誘電体膜４９を形成する工程と、第１の強誘電体膜４９に対して第１のアニールを行う工程と、第１のアニールの後、半導体基板３０を大気に曝さないように第１の強誘電体膜４９の上に非晶質の第２の強誘電体膜５０を形成する工程と、第２の強誘電体膜５０の上に第２の導電膜５１を形成する工程と、第２の導電膜５１を形成した後、第２の強誘電体膜５０をアニールして結晶化する工程と、第１の導電膜４８、第１の強誘電体膜４９、第２の強誘電体膜５０、及び第２の導電膜５１をパターニングして強誘電体キャパシタQを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】不揮発性強誘電体メモリのセルアレイ及びコア関連回路の構造を効率的に配置し、反復的に用いられるコントロールブロック等により占められる面積を縮小させることにある。
【解決手段】本発明に係る不揮発性強誘電体メモリ装置は、データの貯蔵のためのセルアレイ等を備えるセルアレイブロック、及びセルアレイブロックにデータを貯蔵するか、又は貯蔵されたデータを読み出すための駆動信号をセルアレイブロックに印加するセルアレイブロック駆動部を備え、セルアレイ等と駆動信号が転送される駆動信号ラインがそれぞれ互いに異なるレイヤーに形成されるマルチ金属レイヤーを備える。 （もっと読む）

【課題】良好なハードマスクを形成する。
【解決手段】本発明の半導体装置の製造方法は、基板の上方に第１電極膜３３ａを形成する工程と、第１電極膜３３ａ上に強誘電体膜３４ａを形成する工程と、強誘電体膜３４ａ上に第２電極膜３５ａを形成する工程と、第２電極膜３５ａ上に、酸化アルミニウム膜４１ａと第１窒化チタン膜４２ａと第２窒化チタン膜４３ａと酸化シリコン膜とを順に形成し、かつパターニングしてマスクパターンを形成する工程と、マスクパターンをマスクに用いて、第１電極膜３３ａと強誘電体膜３４ａと第２電極膜３５ａとをエッチングし、強誘電体キャパシタを形成する工程と、を有している。マスクパターンを形成する工程では、第１窒化チタン膜４２ａをスパッタリング法で形成し、かつ第２窒化チタン膜４３ａを自己イオン化プラズマ法で形成する。 （もっと読む）

【課題】良好な強誘電体膜を備えた強誘電体メモリ素子の製造方法を提供する。
【解決手段】製造方法は、下地絶縁膜２３の上方に、アモルファス状の表層３３４を含んだ下地層イリジウム膜３３１を形成する工程と、アモルファス状の表層３３４を酸化して、酸化イリジウム層３３５とする酸化工程と、酸化イリジウム層３３５上にＭＯＣＶＤ法で強誘電体膜を形成する工程と、強誘電体膜上に電極を形成する工程と、を有する。アモルファス状の表層３３４を形成しており、表層３３４に多結晶構造がないので、これを均一に熱酸化することができる。したがって、酸化による体積膨張が均一となり、表層３３４の上面を平坦にすることができる。また、表層３３４の厚さを１０ｎｍ以上にしており酸素が表層３３４をほとんど透過しないので、下地層３３１はほとんど酸化されない。これにより、結晶性の下地層３３１が不均一に酸化されて凹凸を生じることが防止される。 （もっと読む）

【課題】良好な強誘電体膜を形成する。
【解決手段】本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極３３ａを形成する工程と、第１電極３３ａ上に、チタン膜３４１を形成する工程と、第１有機金属ガス及び第１酸素ガスを反応させることにより生成された生成物をチタン膜３４１上に成膜するとともに、この生成物とチタン膜３４１とを固溶させて、第１電極３３ａ上に第１強誘電体膜３４ａを形成する工程と、第１強誘電体膜３４ａの上方に第２電極３５ａを形成する工程と、を含む （もっと読む）

【課題】強誘電体上の電極とそれに接続される導電性プラグとの間の密着性を向上させる
半導体装置の製造方法を提供する。
【解決手段】半導体装置１の製造方法において、基板１０上に第１導電膜４０ａを形成す
る工程と、第１導電膜４０ａ上に強誘電体膜４１ａを形成する工程と、強誘電体膜４１ａ
上に第２導電膜４２ａを形成する工程と、第２導電膜４２ａ上に金属を含むハードマスク
１００を形成する工程と、第２導電膜４２ａのハードマスク１００の下の領域を残し、第
２導電膜４２ａのハードマスク１００に覆われていない領域を除去する工程と、ハードマ
スク１００及びこのハードマスク１００下の第２導電膜４２ａの表面層をドライエッチン
グにより除去する工程とを備える。 （もっと読む）

【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【課題】液体プロセスに採用し易い配向性の制御が可能な半導体装置や強誘電体素子の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、基板と、前記基板の上方に配置されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極間に配置されチャネル部を構成する有機半導体膜と、前記チャネル部との間にゲート絶縁膜を介して配置されたゲート電極とを有する半導体装置の製造方法であって、前記基板(2)の上方に絶縁性ポリマーを材料に含む液体材料(6a)を塗布する第１工程と、塗布された前記液体材料に対して送風を行いつつ加熱することにより前記ゲート絶縁膜を形成する第２工程と、を有する。かかる方法によれば、溶液プロセスにおいて簡易な方法で、ゲート絶縁膜の配向性を向上させることができる。 （もっと読む）

【課題】金属酸化物膜を使った容量可変素子において、効率的に容量を変化させる。
【解決手段】容量可変素子は、ペロブスカイト構造を有する金属酸化膜と、前記金属酸化膜を挟持し、外部電圧源に接続される第１および第２の電極膜と、前記金属酸化膜と前記第１および第２の電極膜とを含むキャパシタに対し電気的に直列に挿入されたバイアス電圧源と、を含み、前記バイアス電圧源は、前記キャパシタに、前記金属酸化膜の比誘電率の電圧依存性を最大化するバイアス電圧を印加する。 （もっと読む）

【課題】半導体装置とその製造方法において、絶縁膜のホール内に形成される導電性プラグ等の導電性材料のコンタクト抵抗が基板面内でばらつくのを防止すること。
【解決手段】シリコン基板３０の上方に第１の層間絶縁膜４５を形成する工程と、第１の層間絶縁膜４５の上方に強誘電体キャパシタQを形成する工程と、強誘電体キャパシタQの上方に、水素バリア絶縁膜５５、５７、６２と第２の層間絶縁膜５８とを有する積層膜を形成する工程と、エッチングにより積層膜にホール５８ｂ、５８ｃを形成する工程と、ホール５８ｂ、５８ｃ内に金属配線（導電性材料）６９を埋め込む工程とを有し、ホール５８ｂ、５８ｃを形成する工程において、水素バリア絶縁膜５５、５７、６２のエッチングを、第２の層間絶縁膜５８のエッチングとは異なるエッチング手法で行う半導体装置の製造方法による。 （もっと読む）

【課題】自己整合でエッチング可能かつ製造方法の容易な光変調装置およびその製造方法を提供する。
【解決手段】下部電極２と、下部電極２上に配置される強誘電体膜３と、強誘電体膜３上に配置される上部電極４とを備えた強誘電体キャパシタを含む光変調装置であって、上部電極４が、強誘電体膜３のエッチングマスクとして強誘電体膜３と自己整合パターニングされた導電膜を含んでいることを特徴とし、さらに強誘電体キャパシタを駆動するための制御回路を半導体基板１０上に有するとともに、強誘電体キャパシタを、下部電極２と上部電極４間に印加する電界に応じて強誘電体膜３の屈折率が変化するファブリーペロー型の共振器６として機能させる。 （もっと読む）

パターンを有する強誘電性重合体メモリ媒体の製造方法を開示する。本方法では、電極を基板上に形成し、強誘電性重合体の薄膜を電極上に形成し、この重合体の薄膜を型押し法でパターン化し配向させて複数のナノ構造物を形成する。また、基板上に積層された層間誘電体（ｉｎｔｅｒｌａｙｅｒ ｄｉｅｌｅｃｔｒｉｃ： ＩＬＤ）層にナノサイズのパターンを形成し、強誘電性重合体の薄膜をこのナノサイズのパターン内の該ＩＬＤ層の上に形成し、この重合体の薄膜を押圧法によってパターン化し配向させて複数のナノ構造物を形成する２つの方法も開示する。このパターン形成プロセスの後にアニーリングプロセスが実施され、これによって、特定の結晶の配向方向が促進されて、動作電圧が大幅に減少し、信号対雑音比が増加する。本発明は、このような型押し法によって配向させられた強誘電性重合体層を有するデバイス、および１０ＭＶ／ｍ以下の抗電界におけるこのようなデバイスの使用も、発明の範囲に包含する。
（もっと読む）

【課題】半導体装置とその製造方法において、エッチング生成物を直接観察することなくその有無を判断すること。
【解決手段】シリコン基板１の上方に、第１の導電膜１９、強誘電体膜２０、及び第２の導電膜２１を形成する工程と、第２の導電膜２１をパターニングして上部電極２１ａにする工程と、強誘電体膜２０をパターニングしてキャパシタ誘電体膜２０ａにする工程と、レジストパターン３０をマスクにして、該レジストパターン３０の側面を後退させながら、第１の導電膜１９をエッチングし、下部電極１９ａを形成する工程と、上部電極２０ａの上面のうち、レジストパターン３０の後退を反映して他の領域よりも高位となった段差面２１ｘの幅を測定する工程と、段差面２１ｘの幅C₁に基づいて、キャパシタ誘電体膜２０ａの側面に付着したエッチング生成物の有無を判断する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】結晶欠陥が少なく良好な特性を持つ強誘電体膜積層体を提供する。
【解決手段】強誘電体膜積層体１００は、第１電極１０２、および第２電極１０３と、第１電極１０２上に形成されたＰＺＴ系強誘電体膜１０１とを含む。強誘電体膜１０１は、Ｔｉ組成のうち、２．５モル％以上４０モル％以下をＮｂに置換し、第１電極１０２および第２電極１０３は、Ｐｔ、Ｉｒ、Ｒｕ等の白金族元素の単体または白金族元素を主体とした複合材料よりなる。電極１０２は、強誘電体膜から拡散する酸素をほぼ含まない。 （もっと読む）

【課題】メモリセル領域の外部から内部への還元性元素の侵入を抑制するための半導体装置を提供する。
【解決手段】下部電極２６、第１誘電体膜２７、上部電極３１の積層構造からなるキャパシタＱを有するメモリセル領域Ａの周囲に形成され、下側導電膜２４〜２６、第２誘電体膜２７、上側導電膜２８〜３０を含む積層構造を有する環状パターン３３を半導体基板１の上方に有し、さらに、環状パターン３３の上下には、メモリセル領域Ａをさらに囲む導電性パターン、導電プラグを有している。 （もっと読む）

【課題】酸素バリア性と水素バリア性を有し、強誘電体キャパシタの構造が簡単で製造方法が容易な強誘電体メモリ装置およびその製造方法を提供する。
【解決手段】プラグ電極２４に接続された導電性バリア膜１と、導電性バリア膜１上に配置され、導電性バリア膜１を介してプラグ電極２４に接続された下部電極２と、下部電極２上に配置された強誘電体膜３と、強誘電体膜３上に配置された上部電極４と、上部電極４上に配置された導電性水素バリア膜５と、導電性水素バリア膜５上に配置され、導電性水素バリア膜５を介して上部電極４に接続されたＶＩＡ電極２６と、導電性水素バリア膜５上、および導電性バリア膜１，下部電極２、強誘電体膜３，上部電極４，および導電性水素バリア膜５の側壁上に配置された絶縁性水素バリア膜６とを備える。 （もっと読む）