【課題】 強誘電体キャパシタ及び強誘電体メモリ装置に関し、ＰＺＴより大きな残留分極量を有する（１１１）配向性に優れた強誘電体薄膜を得る。
【解決手段】 正方晶Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ3 に、前記正方晶Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ3 よりｃ軸／ａ軸比が大きい正方晶ペロブスカイト構造を有する材料を添加して（１１１）優先配向した強誘電体膜と、前記強誘電体膜を挟む下部電極と上部電極とを設ける。 （もっと読む）

【課題】良好な特性の強誘電体キャパシタを提供する。
【解決手段】本発明の強誘電体キャパシタは、基板１０の上に設けられた下部電極３１と、下部電極３１の上に設けられた上部電極３３と、下部電極３１と上部電極３３との間に設けられた強誘電体膜３２と、下部電極３１と強誘電体膜３２と上部電極３３とを含んだ電荷蓄積部３の上に設けられ、アルミニウム酸化物を含んだ水素バリア膜３７と、水素バリア膜３７と電荷蓄積部３との間に設けられ、イリジウム酸化物からなる拡散防止膜３６と、拡散防止膜３６と電荷蓄積部３との間に設けられた絶縁膜３５と、を備えている。 （もっと読む）

【課題】メモリ機能等を有する機能膜の水による劣化を防止すること。
【解決手段】成膜装置内で、機能膜が形成された基板上に、上記機能膜を覆うように、絶縁膜を形成する絶縁膜形成工程と、形成した上記絶縁膜の表面をプラズマに曝すプラズマ処理工程とを繰り返すこと。 （もっと読む）

【課題】強誘電体膜の配向率を改善し、強誘電体膜を有するデバイスの不良品発生率を小さくすること。
【解決手段】
基板上に強誘電体材料膜を形成する第１の工程と、前記強誘電体材料膜を形成した前記基板を熱処理炉内に配置し、前記熱処理炉内に熱処理雰囲気ガスを第１の流量で供給すると共に、前記第１の流量に対応する第２の流量で前記熱処理炉内を排気しながら、前記強誘電体材料膜を加熱して強誘電体膜を形成する第２の工程とを有すること。 （もっと読む）

【課題】強誘電体キャパシタを高信頼性化する。
【解決手段】半導体記憶装置７０に設けられる強誘電体キャパシタ５０は、積層形成される下部電極膜１４、強誘電体膜１５、及び上部電極膜１６から構成される。下部電極膜１４は、メモリセルトランジスタ４０のソース及びドレインの一方の上部に設けられるコンタクトプラグ１１と電気的に接続される部分が下に凸となりコンタクトプラグ上部に埋め込まれる形状を有し、反応防止膜１３を介してコンタクトプラグ１１に接続される。上部電極膜１６は、コンタクトプラグ２３を介して配線層２５に接続される。コンタクトプラグ１１及び反応防止膜１３が接続される界面の両端部とコンタクトプラグ１１の上側面とは反応防止膜９で覆われる。強誘電体キャパシタ５０は、コンタクトプラグ１１及び２３を除く領域が反応防止膜９と反応防止膜９と接する反応防止膜１９により覆われる。 （もっと読む）

【課題】絶縁耐圧を向上し、接続プラグのリセスをなくすための高度な平坦化を不要にし、メモリの高集積化も可能にした、半導体装置及びその製造方法を提供する。
【解決手段】基板２と、駆動素子３と、駆動素子３に電気的に接続する第１プラグ８と、基板２の上方に形成されて、電極本体部１４ａの外側に延在してなる電極延在部１４ｂの底面側で、第１プラグ８に電気的に接続する下部電極１４と、下部電極１４の電極本体部１４ａ上に形成された強誘電体本体部１５ａ、及び下部電極１４の電極延在部１４ｂ上に、強誘電体本体部１５ａより薄厚に形成されてなる強誘電体延在部１５ｂ、からなる強誘電体膜１５と、強誘電体膜１５の強誘電体延在部１５ｂ上に形成されることなく、強誘電体本体部１５ａ上に形成された上部電極１６と、上部電極１６に導通して形成された第２プラグ１９と、を含む半導体装置１。 （もっと読む）

【課題】良好な特性の半導体装置を良好な歩留りで製造可能な方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、ウエハー１０Ａのチップ領域Ａ１とベベル領域Ａ３とにメタル膜４１ｂ、４２ｂ、５１を形成する工程と、チップ領域Ａ１以外の領域に形成され、且つ、少なくともベベル領域Ａ３に形成されたメタル膜５１を除去する工程と、除去する工程の後に、チップ領域Ａ１に形成されたメタル膜４２ｂの上方に強誘電体キャパシタを形成する工程と、を含む。強誘電体キャパシタを形成する工程中において、または、強誘電体キャパシタを形成する工程の後において、酸素雰囲気で熱処理する工程を備える。 （もっと読む）

【課題】不揮発性半導体メモリでは、プロセスの微細化、搭載容量の増加、低電圧化が進んでビット単位での保持電荷量が減少し、高温下環境などではさらに保持電荷量が低下し、保持データが読み出せないエラーが発生しがちなのを防止する。
【解決手段】高信頼性領域８に対してデータの書き込み、読み出しが行われる場合には、１つのワードドライバ１３によって２本のワード線ＷＬが駆動されるとともに、１つのセルプレートドライバによって２本のセルプレート線ＣＰが駆動される。そこで、同一のビット線対ＢＬ／ＸＢＬに接続される２つずつの１７が同時に選択される。 （もっと読む）

【課題】電極パッドの損傷を抑制することができる半導体装置を提供する。
【解決手段】半導体基板１１と、半導体基板１１の上方に形成された電極パッド３０とを有し、電極パッド３０は、第１の融点温度を有する材料からなる第１の層３２と、第１の層３２上に位置するとともに外に向けて表出し、第１の融点温度よりも高い第２の融点温度を有する材料からなる第２の層３３とを含むことを特徴とする。これにより、外部から電極パッド３０への圧力により第１の層３２に達する傷ができても、必要に応じて第１の融点以上の温度で加熱することにより電極パッド表面の平坦性を修復することができる。 （もっと読む）

【課題】コンタクトホールを、タングステンにより、前記構造の還元を抑制しながら充填する電子装置の製造方法の提供。
【解決手段】上部電極１２Ｃを露出するコンタクトホール１４Ａを形成する工程と、コンタクトホールの底面および側壁面を導電性バリア膜１５で覆う工程と、シランガスを第１のキャリアガスとともに供給し、導電性バリア膜をシランガスに曝露する初期化工程と、タングステンの原料ガスをシランガスおよび第２のキャリアガスとともに供給し、コンタクトホールの底面および側壁面にタングステン膜を堆積させる工程と、タングステンの原料ガスを水素ガスとともに供給し、タングステン膜上にさらにタングステン膜を堆積し、前記コンタクトホールを少なくとも部分的に充填するタングステン充填工程とを含み、第１および第２のキャリアガスの各々は不活性ガスよりなり、水素ガスを含まないか、水素ガスをシランガス流量の二倍以下の流量で含む。 （もっと読む）

【課題】良好な特性の強誘電体キャパシタを有する半導体装置を提供する。
【解決手段】本発明の半導体装置１は、下部電極３１と上部電極３３との間に強誘電体膜３２が設けられた強誘電体キャパシタ３と、強誘電体キャパシタ３の上に設けられた第１水素バリア膜３５と、第１水素バリア膜３５の上に設けられた層間絶縁膜１３と、上部電極３３の上であって、第１水素バリア膜３５と層間絶縁膜１３とに設けられたコンタクトホール３６と、コンタクトホール３６に設けられたチタンアルミニウムの窒化物からなる導電膜３７と、導電膜３７の上に設けられたチタンアルミニウムの酸化物からなる第２水素バリア膜３８と、第２水素バリア膜３８の上であって、コンタクトホール３６に設けられたプラグ３９と、導電膜３７の上に設けられた配線と、を備えている。 （もっと読む）

【課題】高いスイッチング電荷量を得ながら、リーク電流の変動を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】下地膜５１上に、Ｉｒからなる下部電極５２、ＰＺＴ膜の初期層５３、コア層５４及び終端層５５、並びにＩｒＯ₂からなる上部電極５６を形成する。初期層５３は、低酸素分圧にて５ｎｍの厚さで形成する。コア層５４の厚さは１２０ｎｍとする。終端層５５は、過剰Ｚｒ層とする。即ち、終端層５５の組成について、「Ｚｒ／（Ｚｒ＋Ｔｉ）」は０．５よりも大きく、終端層５５には、平衡組成よりもＺｒが過剰に含有される。 （もっと読む）

【課題】キャパシタの強誘電体又は高誘電体からなる容量絶縁膜が水素バリア膜から発生する水素によって劣化することを確実に防止できるようにする半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置は、半導体基板１１の上に形成された強誘電体又は高誘電体からなる容量絶縁膜１８を有するキャパシタ２０と、キャパシタ２０の下側に形成された第１の水素バリア膜１５とを有している。第１の水素バリア膜１５は、フッ素を含む窒化シリコンからなる。 （もっと読む）

【課題】強誘電体膜を薄膜化可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体装置は、ＭＯＳトランジスタ１０１と、層間絶縁膜３０７，３０８，３１６と、強誘電体キャパシタ１０２と、コンタクトプラグ３１１〜３１３と、強誘電体膜３１７ｂとを有する。まず、強誘電体膜３１７を厚く堆積し、その後に、ウエハ全体で膜厚を均一に堆積可能な層間絶縁膜３１６をストッパとして、ＣＭＰ法で強誘電体膜３１７を平坦化して、強誘電体膜３１７ａを形成する。そのため、強誘電体膜３１７ａに膜厚が薄い部分は生じず、リーク電流が流れることはなく、強誘電体膜３１７ａの膜厚がばらつくこともない。よって、半導体装置の強誘電体膜３１７ａを確実に薄膜化できる。 （もっと読む）

【課題】素子が微細化された場合においても、強誘電体キャパシタの作製工程における特性劣化を抑制し、あるいは、その特性を向上させることができる強誘電体キャパシタを提供する。
【解決手段】下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極と、少なくとも前記下部電極と前記強誘電体膜との界面、及び前記上部電極と前記強誘電体膜との界面を覆うようにして順次に形成された、化学量論組成よりも過剰の酸素を含む第第１の酸化物からなる第１の保護膜及び化学量論組成の酸素を含む第２の酸化物からなる第２の保護膜とを具えるようにして、強誘電体キャパシタを構成する。 （もっと読む）

【課題】高移動度でしきい電位安定性を有し、且つコスト面や資源的制約、プロセス的制約の少ないＺＴＯ（亜鉛錫複合酸化物）系酸化物半導体材料の適正なＺｎ／（Ｚｎ＋Ｓｎ）組成の酸化物半導体ターゲット及びそれを用いた酸化物半導体装置を提供する。
【解決手段】Ｚｎ／（Ｚｎ＋Ｓｎ）組成が０．６〜０．８である亜鉛錫複合酸化物焼結体をターゲットとする。また、ターゲット自体の抵抗率を１Ωｃｍ以上の高抵抗とする。更に、不純物の合計濃度を１００ｐｐｍ以下に制御する。 （もっと読む）

【課題】１つのチップに圧電素子と強誘電体素子とを混載させ、得られる半導体装置の小型化を図ることが可能な半導体装置とその製造方法を提供する。
【解決手段】本発明の半導体装置１は、圧電素子３と、強誘電体素子２と、を同一基板上に備える半導体装置１において、強誘電体素子２を構成する強誘電体膜１５ｂが、圧電素子３を構成する圧電体膜４の少なくとも一部と同じ材料から形成されていることを特徴とする。 （もっと読む）

【課題】絶縁層として高い誘電率を有する材料が用いられ、容量の増加および微細化が可能でリーク電流を抑制できるキャパシタ素子を備えた半導体装置を提供する。
【解決手段】キャパシタ素子に蓄積される電荷の有無によってメモリ情報の記憶動作を行う半導体装置であって、キャパシタ素子が、高い誘電率を有する金属の酸化物を含む絶縁層と、絶縁層の第１面に接して設けられ、貴金属またはその化合物からなる貴金属材料で形成された第１電極ａと、絶縁層の第２面に接して設けられ、貴金属を除く金属またはその化合物からなる第１電極ａよりも仕事関数の小さい材料で形成された第２電極ｂとを有するものであり、第１電極ａの電位が、第２電極ｂの電位以下とされている半導体装置とする。 （もっと読む）

【課題】従来よりも簡素化された製造プロセスにより、半導体記憶装置のキャパシタを構成する容量絶縁膜の水素による劣化を確実に防止できるようにする。
【解決手段】半導体基板２０１に形成されたメモリ領域３１０と、該メモリ領域と隣接して形成された周辺回路領域３００と、半導体基板２０１と第１の層間絶縁膜２０５との間に形成され、少なくともメモリ領域３１０を覆い且つ周辺回路領域にまで延伸して形成された下部水素バリア膜２１０と、メモリ領域３１０における第１の層間絶縁膜２０５の上に形成され、下部電極２１２、強誘電体を含む容量絶縁膜２１３及び上部電極２１４からなる少なくとも１つのキャパシタ２１５とを有している。さらに、キャパシタ２１５の上方の領域及び側方の領域を覆うと共に、メモリ領域３１０の周辺部においてその全体に亘って下部水素バリア膜２１０と直接に接続されて形成された上部水素バリア膜２１８を有している。 （もっと読む）

【課題】強誘電体キャパシタの下部電極とバリアメタル膜との間の酸化膜の形成を防止する半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、トランジスタＴのソース／ドレイン拡散層１１に接続するように形成された第１、第２のビアコンタクト２３、２４と、バリアメタル膜３１を介して第１、第２のビアコンタクト２３、２４に接続された強誘電体キャパシタＣとを備える。強誘電体キャパシタＣは、バリアメタル膜３１上に設けられた下部電極３２と、強誘電体膜３３と、上部電極３４とを備える。下部電極３２は、錐台形状の上部３２２と、この上部３２２に比べ水平方向に突出した鍔部を有する底部３２１とからなり、下部電極３２の底部３２１は、バリアメタル膜３１の上面を全て覆い、バリアメタル膜３１の端面、鍔部の端面、及び強誘電体膜３３の端面が水平方向において整合している。 （もっと読む）