【課題】低電圧で駆動する強誘電体キャパシタを提供する。
【解決手段】強誘電体キャパシタ１００は、白金膜２６を含む電極２０と、電極２０の上方に形成され、一般式Ａ（Ｂ_１−ＸＣ_Ｘ）Ｏ_３で表されるペロブスカイト型構造を有する酸化物からなるシード層２８と、シード層２８の上方に形成された強誘電体層３０とを含み、Ａは、Ｓｒ、Ｃａの少なくとも一方からなり、Ｂは、Ｔｉ、Ｚｒ、Ｈｆの少なくとも１からなり、Ｃは、Ｎｂ、Ｔａの少なくとも一方からなり、Ｘは、０＜Ｘ＜１の範囲である。 （もっと読む）

【課題】プラグの酸化による強誘電体キャパシタの特性低下が防止され、しかも酸素バリア膜の加工時における強誘電体キャパシタのエッチングダメージも抑えられた、強誘電体メモリ装置とその製造方法を提供する。
【解決手段】基体２上に設けられて、基体２内に埋設されたプラグ１８に接続する酸素バリア膜１３と、酸素バリア膜１３上に設けられた下部電極１４と強誘電体膜１５と上部電極１６とからなる強誘電体キャパシタ３と、を備えてなる強誘電体メモリ装置１である。酸素バリア膜１３は、強誘電体キャパシタ３の側方に拡がって形成されている。酸素バリア膜１３上でかつ強誘電体キャパシタ３の側面側には、酸素バリア膜１３よりエッチング耐性が高い絶縁材料からなるサイドウォール２０が設けられている。 （もっと読む）

【課題】強誘電体層の結晶配向をより均一にすることが可能な強誘電体メモリ装置の製造方法を提供すること。
【解決手段】下部電極１２を形成する下部電極形成工程と、有機金属原料ガスと酸素ガスとの反応により、下部電極１２上に第１強誘電体層３３を形成する第１強誘電体層形成工程と、有機金属原料ガスと酸素ガスとの反応により、第１強誘電体層３３上に第２強誘電体層３４を形成する第２強誘電体層形成工程とを備え、第１強誘電体層形成工程における酸素ガス量が、有機金属原料ガスを反応させるために必要な酸素量よりも少なく、第２強誘電体層形成工程における酸素ガス量が、有機金属原料ガスを反応させるために必要な酸素量以上であり、下部電極形成工程が、下部電極１２上に下部電極１２を構成材料の酸化物で構成される電極酸化物膜３２を成膜する電極酸化物膜成膜工程を有する。 （もっと読む）

【課題】強誘電体キャパシタが備えるキャパシタ誘電体膜の特性を向上させることが可能な半導体装置とその製造方法を提供すること。
【解決手段】第１導電膜２３の上に、少なくともゾル・ゲル法による成膜ステップを含む成膜方法により第１強誘電体膜２４ｂを形成する工程と、第１強誘電体膜２４ｂの上に、スパッタ法により第２強誘電体膜２４ｃを形成する工程と、第２強誘電体膜２４ｃの上に第２導電膜２５を形成する工程と、第１導電膜２３、第１、第２強誘電体膜２４ｂ、２４ｃ、及び第２導電膜２５をパターニングして、下部電極２３ａ、キャパシタ誘電体膜２４ａ、及び上部電極２５ａを備えたキャパシタQを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】セルプレートとなる上部電極の低抵抗化を実現しながら、上部電極と強誘電体膜、又は上部電極と絶縁膜との剥離の発生を防止し、また、強誘電体容量素子の特性ばらつきの発生を抑制できる構造を有する強誘電体メモリ装置を提供する。
【解決手段】強誘電体メモリ装置は、半導体基板１００の上に形成された下部絶縁膜１０５、１０８、１１２と、ワード線方向及びビット線方向に配列された下部電極１１０、強誘電体膜１１１及び上部電極１１３からなる複数の強誘電体容量素子と、複数の強誘電体容量素子を覆う上部絶縁膜１１５とを備える。上部電極１１３は、複数の強誘電体容量素子に共有される共通上部電極を構成し、上部絶縁膜１１５は、共通上部電極に設けられた複数の開口部１１４を介して下部絶縁膜１１２と接合している。 （もっと読む）

【課題】強誘電体を用いた容量素子を備えた半導体記憶装置において、水素による容量素子特性の劣化を防止できる水素バリア膜の構造を提供する。
【解決手段】半導体記憶装置は、半導体基板１００上に形成され、底部及び側部下部電極１０７及び１０９、容量絶縁膜１１０及び上部電極１１１がこの順に形成されてなる複数の容量素子１３０と、複数の容量素子１３０が配列されたキャパシタアレイ領域ＡＲを覆うように形成された第３の絶縁膜１１２とを備える。第３の絶縁膜１１２上に形成され、第１の上部水素バリア膜１１３及び第２の上部水素バリア膜１１４がこの順に積層されてなる積層水素バリア膜をさらに備えている。 （もっと読む）

【課題】強誘電体メモリセルを微細化し、コンタクト歩留まりの低下を抑制する半導体装置及びその製造方法。
【解決手段】半導体基板１１内にＸ方向に延在する第１の溝１０１と、第１の溝を横切るＹ方向に延在し、上部領域と下部領域を備えた第２の溝１０３と、第１の溝内に絶縁膜を埋め込まれた素子分離領域１３と、第２の溝の下部領域内にゲート絶縁膜１５を介して配置されたゲート電極１６ａ,１６ｂ,１６ｃ,１６ｄと、第２の溝内のゲート電極上に配置された層間絶縁膜１４と、第２の溝における一方の側面側の半導体基板内に形成されたソース領域１７と、第２の溝における他方の側面側の半導体基板内に形成されたドレイン領域１７と、第２の溝の層間絶縁膜上の上部領域内にＸ方向に配置され、ソース／ドレイン領域に接続されるソース／ドレイン電極２６、及びソース／ドレイン電極間に配置される強誘電体膜２７とを有する強誘電体キャパシタＣ_FEとを備える。 （もっと読む）

【課題】容量素子のキャパシタ膜を、少なくともＳｒ及びＯを含有するペロブスカイト構造の誘電体材料から形成することにより、更なる大容量化を実現するも、長期間に亘る低リーク電流を達成する。
【解決手段】容量素子におけるキャパシタ膜であるＢＳＴ薄膜について、その表面から深さ２．５ｎｍまでの部位（厚みが２．５ｎｍの表層部位）において２種の化学的状態Ｓｒ（Ｉ）及びＳｒ（ＩＩ）が存在し、Ｓｒ（Ｉ）の平均濃度をＡＣ（Ｉ）、Ｓｒ（ＩＩ）の平均濃度をＡＣ（ＩＩ）として、Ｒ＝ＡＣ（ＩＩ）／ＡＣ（Ｉ）とした場合、０＜Ｒ≦０．３、更に好ましくは０＜Ｒ≦０．１となるように調節し、キャパシタ膜を形成する。 （もっと読む）

【課題】ＭＯＣＶＤ法により、表面モフォロジの優れた強誘電体膜を所望の結晶配向で、歩留まり良く製造する方法の提供。
【解決手段】強誘電体キャパシタを有する半導体装置の製造方法は、シリコン基板上にＭＯＳトランジスタを形成する工程と、ＭＯＳトランジスタを覆うように層間絶縁膜を堆積する工程と、ＭＯＳトランジスタの拡散領域にコンタクトするビアプラグを形成する工程と、ビアプラグ上に、自己配向性を有する配向規制膜４２を形成する工程と、導電性酸素拡散バリア膜４３を形成する工程と、Ｐｂの拡散を抑制する金属酸化膜４４を拡散バリア膜として形成する工程と、Ｐｔを主成分とする金属よりなる下部電極膜４５を（１１１）配向で形成する工程と、スパッタ法またはゾルゲル法により、Ｐｂを含む第１の強誘電体膜４６を形成する工程と、Ｐｂを含む第２の強誘電体膜４７をＭＯＣＶＤ法により形成する工程と、上部電極４８を形成する工程と、を含む。 （もっと読む）

【課題】電気的特性や信頼性等に優れたスタック型ＤＲＡＭのキャパシタを提供する。
【解決手段】ＭＩＳトランジスタのソース又はドレインの一方にプラグを介して接続された下部電極と、下部電極上に形成されたキャパシタ絶縁膜と、キャパシタ絶縁膜上に形成された上部電極とからなる電荷保持用のキャパシタを有する半導体装置であって、下部電極とプラグとの間に、チタンナイトライド（ＴｉＮ）膜、チタンアルミナイトライド（ＴｉＡｌＮ）膜、チタンシリコンナイトライド（ＴｉＳｉＮ）膜、タンタルシリコンナイトライド（ＴａＳｉＮ）膜、ルテニウム（Ｒｕ）膜、イリジウム（Ｉｒ）膜、ルテニウム膜とルテニウム酸化膜との積層膜、イリジウム膜とイリジウム酸化膜との積層膜、及びこれらの膜の任意の組み合わせからなる積層膜のなかから選択されたいずれかの導電膜が、プラグに対して自己整合的に形成されている。 （もっと読む）

【課題】リーク特性等の特性が優れた高誘電体絶縁膜を提供する。
【解決手段】本発明の絶縁膜は、第１の金属と酸素からなる金属酸化物にフッ素を導入した絶縁膜であって、窒素或いは前記金属酸化物をなす第１の金属の価数よりも小さな価数の第２の金属を少なくとも１つ、前記フッ素と同時に導入したことを特徴とし、窒素または前記第２の金属の量を［Ｘ］、フッ素の量を［Ｆ］と表わすとき、｛［Ｘ］−［Ｆ］｝／２≦８．４atomic％であることを特徴とする。 （もっと読む）

【課題】 シリコン基板上に良質のペロブスカイト構造の単結晶を形成することができ、ペロブスカイト構造の単結晶を用いた素子の特性向上をはかる。
【解決手段】 ペロブスカイト構造の強誘電体膜を用いた半導体装置であって、単結晶シリコン基板１１上に形成されたＺｒ_1-x Ｓｉ_x Ｏ₂ （0.08≦ｘ≦0.10）のａ軸配向単結晶バッファ膜１３と、バッファ膜１３上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された下部電極１４と、下部電極１４上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜１５と、強誘電体膜１５上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された上部電極１６とを備えた。 （もっと読む）

【課題】強誘電体キャパシタの電気的特性を向上させることが可能な半導体装置及びその製造方法を提供すること。
【解決手段】第２導電膜をパターニングしてキャパシタQの上部電極２５ａにする工程と、強誘電体膜をパターニングしてキャパシタ誘電体膜２４ａにする工程と、第１導電膜をパターニングして下部電極２３ａにする工程とを有し、第１導電膜を形成する工程が、第１層間絶縁膜の上にイリジウム以外の貴金属で構成される下側導電層２３ｂを形成する工程と、下側導電層２３ｂとは異なる材料であって且つプラチナ以外の導電性材料で構成される上側導電層２３ｃを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ＭＯＤ法によるペロブスカイト型誘電物質からなる高誘電体膜の形成において、クラックの発生がなく、膜の収縮が小さく、かつ誘電特性に優れた誘電体膜とその形成方法を提供する。
【解決手段】基板上に、下記の工程（１）、（２）を繰返し行うことによって、３層以上積層してなる多層誘電体薄膜を作製した後、次いで、得られた多層誘電体薄膜に本焼成を行うことを特徴とする。
工程（１）：基板上に、混合溶剤に、アルカリ土類金属元素と、チタン、スズ、及びジルコニウムからなる群から選ばれる少なくとも１種の金属元素を含有する塗布組成物からなる塗布液を、一回の塗布によって形成される誘電体薄膜の膜厚が仮焼成後で３０〜１２０ｎｍとなるに十分な量だけ塗布した後、乾燥させる。
工程（２）：基板上に形成された誘電体薄膜を、酸素雰囲気中、５５０〜８００℃の温度で加熱し、仮焼成する。 （もっと読む）

【課題】強誘電体キャパシタの上部電極を低酸化度の導電性酸化物膜と高酸化度の導電性酸化物膜で形成する時生じる異常成長や、酸素空位を防止する。
【解決手段】半導体装置は、半導体基板１に形成されたＭＯＳトランジスタを覆う下部層間絶縁膜１１〜１３と、下部層間絶縁膜上方に形成された強誘電体キャパシタであって、下部電極２６と、酸化物強誘電体膜３７と、強誘電体膜３７上に形成され、化学量論的組成がＡＯ_ｘ１で表され、実際の組成がＡＯ_ｘ２である導電性酸化物で形成された第１上部電極と、化学量論的組成がＢＯ_ｙ１で表され、実際の組成がＢＯ_ｙ２であり、ｙ２/ｙ１＞ｘ２/ｘ１である導電性酸化物で形成された第２上部電極と、貴金属を含む組成を有する第３上部電極と、を有する強誘電体キャパシタと、強誘電体キャパシタを覆って、前記下部層間絶縁膜上に形成され、層間絶縁膜４３と配線２８とを含む多層配線構造と、を有する。 （もっと読む）

【課題】強誘電体メモリの使用環境下および製造工程中において、強誘電体メモリの特性の劣化を抑制する。
【解決手段】半導体基板１０と、半導体基板１０に設けられたトランジスタと、半導体基板１０の上方に設けられ、第１電極５４と、第１電極５４の上に設けられた第１強誘電体層５６と、第１強誘電体層５６の上に設けられた第２電極５８と、を含むキャパシタ５０と、キャパシタ５０を被覆して設けられ、第１絶縁体層と、第１絶縁体層の上に設けられた第２強誘電体層と、第２強誘電体層の上に設けられた第２絶縁体層とを有する積層バリア層６０と、を含む。 （もっと読む）

【課題】
熱処理により、強誘電体膜の構成元素が蒸発する問題に対処する。
【解決手段】
半導体装置は、半導体基板と、半導体基板に形成されたＭＯＳトランジスタと、ＭＯＳトランジスタを覆う下部層間絶縁膜と、下部層間絶縁膜上方に形成され、キャパシタ下部電極と、キャパシタ下部電極上に形成された酸化物強誘電体膜と、酸化物強誘電体膜上に形成されたキャパシタ上部電極と、を含む強誘電体キャパシタと、少なくとも、上部電極と酸化物強誘電体膜の露出した表面を覆う、還元性物質の透過を抑制する機能を有する第１絶縁性キャパシタ保護膜と、第１絶縁性キャパシタ保護膜を覆い、酸化物強誘電体の酸素以外の構成元素の内、少なくとも１つの元素を含む、蒸発補償膜と、蒸発補償膜を覆う、還元性物質の透過を抑制する機能を有する第２絶縁性キャパシタ保護膜と、を有する。 （もっと読む）

【課題】残留分極値を向上させることのできる誘電体キャパシタを提供する。
【解決手段】本発明にかかる誘電体キャパシタ１００は、基体１０上に形成されたＴｉＡｌＮ膜１２と、ＴｉＡｌＮ膜の上方に形成された第１電極２０と、第１電極の上方に形成された誘電体膜３０と、誘電体膜の上方に形成された第２電極４０と、を含み、ＴｉＡｌＮ膜は、結晶質であり、前記基体の表面と平行に（２００）面が優先配向している。 （もっと読む）

【課題】強誘電体層の特性が劣化する防止することができる強誘電体メモリの製造方法を提供する。
【解決手段】本発明にかかる強誘電体メモリ１２０の製造方法は、基板１０側から下部電極８２、強誘電体層８４、および上部電極８６を順に積層して強誘電体キャパシタ８０を形成する工程と、前記強誘電体キャパシタを被覆するように第１の絶縁層１００を形成する工程と、第１の絶縁層にコンタクトホールを形成して前記上部電極を露出させる工程と、３５０℃以上に加熱する工程と、コンタクトホール内に導電層を形成する工程と、を含む。 （もっと読む）

【課題】強誘電体膜を用いたキャパシタ型の不揮発性メモリにおいて、リーク電流を低減する。
【解決手段】半導体記憶装置は、基板（１１）上に形成された第１の導電膜（１２）と、第１の導電膜（１２）の上に順に形成された第１の絶縁膜（１３）、強誘電体膜（１４）及び第２の絶縁膜（１５）よりなる積層膜と、第２の絶縁膜（１５）の上に選択的に形成された第２の導電膜（１６）と、強誘電体膜（１４）の上又は下に、第１の導電膜（１２）と第２の導電膜（１６）との間の領域の少なくとも一部を挟むように配置され、且つ、第１の絶縁膜（１２）又は第２の絶縁膜（１５）と接する第１のソース電極（１７）及び第１のドレイン電極（１８）とを備えている。 （もっと読む）