【課題】誘電体層のドライエッチングによる損傷が低減され、漏れ電流の少ないキャパシタの製造方法を提供すること。
【解決手段】キャパシタ１００の製造方法は、基板１０の上に、下部電極層２０ａと、一般式ＡＢＯ３で示されるペロブスカイト型酸化物が好適な誘電体層３０ａと、上部電極層４０ａと、を順次積層する工程と、上部電極層４０ａの上にパターニングされたマスク層５０を形成する工程と、マスク層５０をマスクとして、少なくとも上部電極層４０ａと誘電体層３０ａとをパターニングする工程と、マスク層５０を除去する工程と、基板１０側にＲＦバイアスを印加したプラズマ処理を行って、誘電体層３０の露出面にプラズマを接触させるプラズマ処理工程と、を含む。 （もっと読む）

【課題】 不揮発性半導体記憶装置に関し、セル選択時に他のセルに電圧がかかるディスターブをなくして信頼性を高めるとともに、占有面積を低減する。
【解決手段】 強誘電体膜３の分極方向によってデータを記憶する情報保持部２と情報保持部２に直列に接続された選択用トランジスタ６の少なくとも一方を半導体基板１上に積層した縦型構造にするとともに、情報保持部２が強誘電体キャパシタから構成される場合には、情報保持部２と選択用トランジスタ６の両方を半導体基板１上に積層した縦型構造にし、情報保持部２が強誘電体ゲートトランジスタで構成される場合には、情報保持部２と選択用トランジスタ６の一方のみを半導体基板１上に積層した縦型構造にし、他方を半導体基板１内に横型構造で設ける。 （もっと読む）

【課題】リーク電流が低減され、しかも強誘電体膜の結晶配向性がより良好な強誘電体キャパシタの製造方法を提供することある。
【解決手段】強誘電体膜１３と、強誘電体膜１３を挟持する下部電極１２及び上部電極１４とを有する強誘電体キャパシタ３の製造方法である。強誘電体膜１３を形成する工程は、下部電極１２上に、ＡＢＯ_３の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料を有機金属化学気相堆積法で成膜し、第１の強誘電体層１３ａを形成する工程と、第１の強誘電体層上に、ＡＢＯ_３の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料をゾルゲル法で成膜し、第２の強誘電体層１３ｂを形成する工程と、を備えている。第２の強誘電体層１３ａを形成する工程は、ゾルゲル法で成膜したゾルゲル膜を、結晶化アニールする処理を有している。 （もっと読む）

【課題】強誘電体膜の結晶配向性がより良好な強誘電体キャパシタの製造方法を提供する。
【解決手段】強誘電体膜１３と、強誘電体膜１３を挟持する下部電極１２及び上部電極１４とを有する強誘電体キャパシタ３の製造方法である。強誘電体膜１３を形成する工程は、下部電極１２上に、有機金属化学気相堆積法で結晶相の第１の強誘電体層１３ａを形成する工程と、第１の強誘電体層１３ａ上に、アモルファス相の第２の強誘電体層を形成する工程と、アモルファス相の第２の強誘電体層を結晶化する工程と、結晶化した第２の強誘電体層１３ｂ上に、有機金属化学気相堆積法で結晶相の第３の強誘電体層１３ｃを形成する工程と、を備えている。 （もっと読む）

【課題】結晶状態を制御した上部電極を形成することにより、膜中空孔の発生を抑止し、特に多層配線工程におけるキャパシタ膜への水素等の浸入を防止して、キャパシタ膜の特性劣化を抑えることが可能となり、装置のスイッチング特性、初期特性及びリテンション特性の向上が実現する。
【解決手段】上部電極膜１１Ａは、化学式Ｍ₁Ｏｘ₂で表される酸化物よりなる第１の導電性酸化層１１ａと、化学式Ｍ₂Ｏｙ₂で表される酸化物よりなる第２の導電性酸化層１１ｂと、第３の導電性酸化層１１ｃとを有して構成される。ここで、第２の導電性酸化層１１ｂは、第１及び第２の導電性酸化層１１ａ，１１ｂよりも酸化の割合が高く構成され、組成パラメータｘ₁，ｘ₂，ｙ₁，ｙ₂，ｚ₁及びｚ₂の間には、ｙ₂／ｙ₁＞ｘ₂／ｘ₁，ｙ₂／ｙ₁＞ｚ₂／ｚ₁及びｚ₂／ｚ₁≧ｘ₂／ｘ₁の関係が成立する。 （もっと読む）

【課題】リーク電流が低減され、しかも強誘電体膜の結晶配向性がより良好な強誘電体キャパシタと、その製造方法を提供する。
【解決手段】強誘電体膜１３と、強誘電体膜１３を挟持する下部電極１２及び上部電極１４とを有する強誘電体キャパシタ３の製造方法である。強誘電体膜を形成する工程は、下部電極１２上に強誘電体材料を有機金属化学気相堆積法で成膜し、第１の強誘電体層１３ａを形成する工程と、第１の強誘電体層１３ａ上に、ＡＢＯ_３の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料中の、Ｂサイトの元素としてＺｒを含まない強誘電体材料を成膜し、第２の強誘電体層１３ｂを形成する工程と、第２の強誘電体層１３ｂ上に、Ｂサイトの元素としてＺｒを含む強誘電体材料を有機金属化学気相堆積法で成膜し、第３の強誘電体層１３ｃを形成する工程と、を備えている。 （もっと読む）

【課題】Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタの製造過程において、酸化物高誘電体を形成するため８００℃以上の高温でアニールした際に、下部電極を構成するＰｔ層にヒロックが発生することを防止することができる下部電極とその製造方法を提供する。
【解決手段】Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタを構成する、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層構造を有する下部電極であって、前記密着層は、表面粗さがＲａで２．５〜５ｎｍに調整された金属酸化物であることを特徴とする。 （もっと読む）

【課題】強誘電体ナノドットを有する強誘電体情報記録媒体及びその製造方法を提供する。
【解決手段】強誘電体ナノドットを有する強誘電体情報記録媒体は、基板１０と、基板１０上に形成された下部電極２０と、下部電極２０上に形成された強誘電体ナノドット３２とを具備し、強誘電体ナノドット３２は、互いに離隔するように形成され、複数の強誘電体ナノドットが１つのビット領域を形成する。ヘッド４０と下部電極２０との間に電圧パルスを印加すれば、強誘電体ナノドット３２の分極が変化しうる。電圧の符号によって、分極方向が上向きまたは下向きになる。このような分極状態の読み取りは、記録／読み取りヘッド４０を利用して検出でき、強誘電体ナノドット３２からなる１ビット領域の記録データを読み取ることが可能である。 （もっと読む）

【課題】高密度のメモリデバイスとして有用な強誘電体メソ結晶を基板表面に配向して規則正しく並んだ構造の強誘電体薄膜およびその製造方法の提供。
【解決手段】各種基板上へスピンコーティングにより原料溶液を塗布（１段目、２０００回転、１０秒、２段目、４０００回転、３０秒）し、その後、大気中で熱処理して規則的に配列されたナノサイズの細孔からなる珪酸塩メソ多孔体薄膜を作製する。次に強誘電体前駆体溶液を合成し、この溶液中に珪酸塩メソ多孔体薄膜の形成された基板をつけ込み、1日静置し、取り出した後、空気中で焼成することにより珪酸塩ナノ多孔質薄膜の細孔内に強誘電体メソ結晶が充填されてなる強誘電体担持薄膜を作製する。 （もっと読む）

【課題】信頼性が良好であって容量密度が大きなキャパシタ素子、当該キャパシタ素子を有する半導体装置、および当該キャパシタ素子を製造するキャパシタ素子の製造方法を提供する。
【解決手段】組成が（Ｂａ_１−ｘ，Ｓｒ_ｘ）Ｔｉ_１−ｚＳｃ_ｙＯ_３＋δ（但し、０<ｘ<１，０．０１<ｚ<０．３，０．００５<ｙ<０．０２，−０．５<δ<０．５）となるとともに、結晶の面内歪みεが、−０．４<ε<０．４である誘電体層と、前記誘電体層を上下に挟持する上部電極および下部電極と、前記上部電極、下部電極、および誘電体層が設置される基板と、を有することを特徴とするキャパシタ素子。 （もっと読む）

【課題】コンタクトプラグと下部電極との間の抵抗上昇を抑えるとともに、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる強誘電体メモリ装置の製造方法と、これによって得られる強誘電体メモリ装置を提供する。
【解決手段】基板の上方に下地層を形成し、下地層上に第１電極、強誘電体層、第２電極を積層する強誘電体メモリ装置の製造方法である。下地層の形成は、プラグ２０を含む層間絶縁膜上に、自己配向性を有する導電材料からなる第１導電層を形成する工程と、第１導電層をＣＭＰ法で平坦化処理し、平坦化第１導電層４１とする工程と、平坦化第１導電層４１の表面に対してアンモニアプラズマ処理を施す工程と、アンモニアプラズマ処理を施した平坦化第１導電層４１上にチタン層を形成する工程と、チタン層を窒素雰囲気中で熱処理して窒化チタン層に変化させ、第２導電層４３とする工程とを含む。 （もっと読む）

【課題】積層構造の配線を使用する場合であってもビアホールを形成する際に不具合が発生しにくく、信頼性の高い多層配線を構成できる配線構造を有する半導体装置を提供する。
【解決手段】半導体基板１０と、半導体基板１０の上方に形成された絶縁膜３２と、絶縁膜３２の上に形成され、金属パターン膜４４ａ，４４ｂの上にキャップ金属膜４４ｃが形成された主要配線部４５ａと、主要配線部４５ａを被覆する、主要配線部４５ａと異なる金属からなる金属保護膜８４とにより構成される金属配線４５と、金属配線４５の上に形成され、金属配線４５に到達するビアホール５４ａを備えた層間絶縁膜４８とを含み、金属保護膜８４はビアホール５４ａが形成される際のエッチングストップ膜として機能する。 （もっと読む）

【課題】コンタクトプラグと下部電極との間の抵抗上昇を抑えることができ、さらには、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成し、下地層上に第１電極、強誘電体層、第２電極を積層する強誘電体メモリ装置の製造方法である。下地層の形成は、プラグ２０を含む層間絶縁膜上に、自己配向性を有する窒化チタン等の導電材料からなる導電層を形成する工程と、導電層を化学機械研磨法で平坦化処理し、プラグ２０を含む層間絶縁膜上を覆った状態の平坦化導電層４１とする工程と、平坦化導電層４１の表層部を希フッ酸でエッチング処理し、平坦化導電層４１の表層部にＣＭＰ法で使用されたスラリーにより形成された酸化膜あるいは水酸化膜からなる高抵抗層４５を除去する工程と、を含む。 （もっと読む）

【課題】従来の主な強誘電体メモリはデータを破壊読み出しするので再書き込みを必要とするか、あるいはメモリセルを行列状に配置して、データを破壊しなとような制御をしていた。したがって、制御回路が複雑で、かつデータ読み出しの際のサイクルタイムが長く、一般的ＩＣの中に取り組むのが容易でなかった。
【解決手段】Ｐ型とＮ型のゲート部に強誘電体薄膜を有する電界効果型トランジスタを電源端子に対して通常の極性の逆に接続し、他端の電極とゲート電極を互いにすべて接続して入出力端子とした。 （もっと読む）

【課題】濡れ性のいっそうの上昇による塗膜の均一性、適度な粘性による膜表面の平坦性、適度な乾燥速度によるハンドリング性、及び濡れ性と粘性の上昇による厚膜化のための生産性の向上が達成され、しかも、クラックの発生がなく、膜の収縮が小さく、かつ誘電特性に優れた誘電体薄膜を形成することができる高誘電体薄膜形成用塗布組成物を効率的に製造する方法を提供する。
【解決手段】特定の混合溶剤を用いて特定の条件でアルカリ土類金属元素の有機酸塩液（Ａ）を調製する工程、特定の有機溶剤を用いて特定の条件でチタン、スズ及びジルコニウムからなる群から選ばれる少なくとも１種の元素のアルコキシド液（Ｂ）を調製する工程、有機酸塩液（Ａ）とアルコキシド液（Ｂ）を用いて特定の条件で複合有機酸塩液（Ｃ）を合成する工程、及び特定の組成の希釈液を用いて金属濃度を調整する工程を含むことを特徴とする。 （もっと読む）

【課題】パーティクル数を低減させて生産性を向上させた誘電体薄膜の製造方法及び誘電体薄膜の製造装置を提供するものである。
【解決手段】ターゲット表面を初期状態にするための目標ダミー間枚数Ｎｐを規定し、ダミー間枚数Ｎａが目標ダミー間枚数Ｎｐに到達するまで、誘電体薄膜の成膜処理を継続させた。そして、ダミー間枚数Ｎａが目標ダミー間枚数Ｎｐに到達するとき、後続する基板を成膜室に搬入する前に、成膜室にスパッタガスのみを導入してターゲットをスパッタさせるダミースパッタ処理を実行させた。 （もっと読む）

【課題】強誘電体膜と絶縁膜との良好な界面を有し、メモリ特性の優れた半導体記憶装置を提供する。
【解決手段】基板１１上にゲート電極１２、絶縁膜１３、ソース、ドレイン電極１５、１６が形成され、さらに、絶縁膜１３上には強誘電体膜１４が形成されている。絶縁膜１３と強誘電体膜１４との界面が、電界効果トランジスタのチャネルをなし、強誘電体膜１４の表面にもゲート電極１７が形成されている。ゲート電極１２、１７は、強誘電体膜１４の分極状態を制御する電圧が印加され、ソース、ドレイン電極１５、１６は、分極状態に応じてチャネルを流れる界面電流の大きさを検出する。そして、チャネルを形成する絶縁膜１３及び強誘電体膜１４の積層膜は、同一の元素からなる膜で構成されている。 （もっと読む）

【課題】高誘電体膜の電気的な特性を向上させる事ができる非揮発性メモリ素子及びその製造方法を提供する。
【解決手段】フローティングゲート１０４とコントロールゲート１２２間誘電体１２０として、酸化膜１０８，１１６の間に高誘電絶縁膜１１２を含む高誘電体膜を形成し、高誘電絶縁膜の上部及び下部、またはフローティングゲートの上部及びコントロールゲートの下部に窒素含有絶縁膜１０６，１１０，１１４，１１８を形成することにより、酸化膜と高誘電絶縁膜との間、または酸化膜とフローティングゲートまたはコントロールゲートとの間の界面反応を抑制し、高誘電体膜の誘電率、漏洩電流、絶縁破壊電圧及び電荷保存特性などの電気的な特性を向上させ、高性能及び高信頼性の高誘電体膜を製造することができる。 （もっと読む）

【課題】強誘電体膜と絶縁膜との界面をチャネルとする電界効果トランジスタを備えたメモリ特性の優れた半導体記憶装置を提供することにある。
【解決手段】強誘電体膜１３の分極状態を制御する電圧が印加されるゲート電極１２、１７と、チャネルの両端に設けられ、分極状態に応じてチャネルを流れる電流を検出するソース、ドレイン電極１５、１６とを備え、強誘電体膜１３及び絶縁膜１４は連続して形成された積層膜からなり、ソース、ドレイン電極１５、１６は、積層膜の所定領域を、少なくとも強誘電体膜１３と絶縁膜１４との界面が露出するまでエッチングして形成された開口部１８内に設けられている。 （もっと読む）

【課題】低電圧で駆動する強誘電体キャパシタの製造方法を提供する。
【解決手段】強誘電体素子１００の製造方法は、基体１０の上方にＴｉＡｌＮ膜１２、第１のイリジウム膜２２、酸化イリジウム膜２４、および白金膜２６を順に形成する工程と、ＰＺＴやＰＺＴＮやＳＢＴなどの強誘電体膜３０を成膜する工程と、オゾン、またはｐＫａ＞７であり金属元素を含まないアルコール類やアミン類等である有機液体を用いて、強誘電体膜３０の表面を洗浄する工程と、強誘電体膜３０を結晶化するための熱処理する工程と、強誘電体膜３０の上方に酸化イリジウム膜４４、及びイリジウム膜４６による金属層４０を成膜する工程と、を含む。 （もっと読む）